DE1696092C2 - Verfahren zum Herstellen von Halbleiterbauelementen - Google Patents

Verfahren zum Herstellen von Halbleiterbauelementen

Info

Publication number
DE1696092C2
DE1696092C2 DE1696092A DE1696092A DE1696092C2 DE 1696092 C2 DE1696092 C2 DE 1696092C2 DE 1696092 A DE1696092 A DE 1696092A DE 1696092 A DE1696092 A DE 1696092A DE 1696092 C2 DE1696092 C2 DE 1696092C2
Authority
DE
Germany
Prior art keywords
silicon
conductive
semiconductor
substrate body
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1696092A
Other languages
English (en)
Other versions
DE1696092A1 (de
Inventor
Hendrikus Josephus Antonius van Eindhoven Dijk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE1696092A1 publication Critical patent/DE1696092A1/de
Application granted granted Critical
Publication of DE1696092C2 publication Critical patent/DE1696092C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Halbleiterbauelementen nach dem
Oberbegriff des Anspruchs 1.
Ein Verfahren dieser Art ist aus der US-PS 30 96 262 bekannt. Aus der Zeitschrift »iBM Technical Disclosure Bulletin« Bd. 8, Nr. 1, Juni 1965, Seite 194 ist weiterhin ein Verfahren zum Hersteilen von Halbleiterbauelementen bekannt, bei dem auf einer großen Substratoberfläche eines großflächigen p-leitenden Siliciumsubstratkörpers eine N-leitende Siliciumschicht epitaktisch angebracht wird, Teile dieser epitaktischen Siliciumschicht sich längs eines Teils der Substratoberfläche erstreckende N-leitende Siliciumzonen bilden und der plattenförmige, P-Ieitende Siliciumsubstratkörper durch ein selektives elektrolytisches Ätzen abgetragen wird bis die N-leitenden Siliciumzonen ganz freiliegen, bei dem die N-leitenden Siliciumzonen jedoch nicht abgetragen werden.
Weiterhin ist aus der GB-PS 8 99 858 ein Verfahren zum Herstellen von Feldeffekttransistoren bekannt, bei dem durch selektives elektrolytisches Ätzen einer obersten, N+-leitenden Germaniumschicht mit einem spezifischen Widerstand zwischen einigen Hundertstel bis einigen Tausendstel Ω · cm, die auf einer N-leitenden Gerrnaniumschicht mit einem spezifischen Widerstand zwischen einigen bis einigen Zehntel Ω · cm angebracht ist. unter Verwendung einer Lackmaske kleine Gräben sehr geringer Tiefe in die N+ -leitende Germaniumschicht geätzt werden. Der elektrolytische Ätzvorgang, der mit einer hohen Ätzgeschwindigkeit in der N+ -leitenden Germaniumschicht verläuft, hört praktisch auf, sobald er die Grenze zwischen der N + - und der N-leitenden Germaniumschicht erreicht. Es handelt sich bei diesem bekannten Verfahren jedoch nicht um ein großflächiges Ätzen, derart, daß sich längs eines Teiles der Schichtenoberfläche der N-leitenden Germaniumschicht erstreckende Zonen ausgebildet werden sollen.
Bei den der Erfindung zugrundeliegenden Untersuchunger hat sich nun herausgestellt, daß die Verfahren, bei denen die dünnen Zonen und der Halbleitersubstrat körper PN-Übergänge bilden, zwar sehr gut zum selektiven elektrolytischen Abätzen des P-leitenden Halbleitermaterials, aber nur mit Schwierigkeiten zum selektiven elektrolytischen Abätzen des N-leitenden Halbleitermaterials anwendbar sind. Es wurde weiter gefunden, daß der spezifische Widerstand des N-leiten den Halbleitermaterials vorzugsweise nicht zu niedrig sein darf, und daß die obere Grenze der zu verwendenden Spannung für den Elektrolysevorgang zur Beibehaltung des N-leitenden Halbleitermaterials umso höher liegt, je höher der spezifische Widerstand des N-leitenden Halbleitermaterials ist. Für den selektiven eleklrolytischen Ätzvorgang zur Herstellung dünner Halbleiterplättchen ist man auf ein P-Ieitendes Halbleitersubstrat angewiesen, auf dem man die N-Ieitende Zone anbringt, die schließlich das herzustellende dünne Halbleiterplättchen bilden wird.
Der Erfindung liegt nun die Aufgabe zugrunde, bei einem Verfahren zum Herstellen von Halbleiterbauelementen, bei dem ein Halbleitersubstratkörper mit mindestens einer um Größenordnungen dünneren Obcrflächen7one versehen und der Halbleitersubstratkörper selektiv elektrolytisch abgeatzt wird, auch plattenförmige Halbleitersubstratkörper aus N-Ieitendem Halbleitermaterial und großer Substratoberl'läehe verwenden zu können, um dünne N- leitende Zonen für den Aufbau der Halbleiterbauelemente zu erhalten.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein großflächiger plattenförmiger Halbleitersub-
stratkörper aus einkristallinem N-leitendem Silicium mit einem spezifischen Widerstand von höchstens 0,01 Ω - cm verwendet wird und die Zone(n) wenigstens einen Teil einer epitaktisch auf einer der großen Substratoberflächen angebrachten Halbleiterschicht bildet (bilden) und wenigstens an der Grenze zum Halbleitersubstratkörper aus N-leitendem Silicium mit einem spezifischen Widerstand von mindestens 0,1 Ω - cm besteht (bestehen) und die selektive elektrolytische Ärjbehandlung mit einer zwischen dem Ό plattenförmigen Siliciumsubstratkörper und dem Elektrolyten angelegten Spannung einer solchen Größe durchgeführt wird, daß das N-leitende Silicidum des Halbleitersubstratkörpers abgeätzt wird, daß das N-leitende Silicium der Zone(n) an der Grenze dagegen praktisch nicht abgeätzt wird, wobei die Ätzbehandlung fortgesetzt wird, bis die Zone(n) wenigstens an der ursprünglichen Substratoberfläche freigelegt wird (werden).
Bei dieser Verfahrensweise wird ausgenutzt, daß beim elektrolytischen Ätzen eines Halbleiterkörpers aus einem N-Ieitenden Halbleitermaterial mit niedrigem spezifischen Widerstand dieser viel schneller weggeätzt wird als ein Halbleiterkörper aus einem N-Ieitenden Halbleitermaterial mit hohem spezifischen Widerstand; vergleiche auch die GB-PS 8 99 858.
Wenn man nämlich die Ätzgeschwindigkeiten, mit denen zwei N-leitende Halbleitermaterialien aus demselben Halbleitergrundmaterial mit unterschiedlichem spezifischem Widerstand elektrolytisch aufgelöst werden, miteinander vergleicht, so stellt man fest, daß von einer bestimmten Spannung an die Ätzgeschwindigkeit des Halbleitermaterials mit niedrigem spezifischem Widerstand sehr schnell zunimmt, während die Ätzgeschwindigkeit des Halbleitermaterials mit höherem spezifischem Widerstand auf einem verhältnismäßig niedrigen Wert bleibt.
Mit dem Verfahren nach der Erfindung ist der Vorteil verbunden, daß Silicium des N-Leitfähigkeitstyps von Silicium des gleichen Leitfähigkeitstyps jedoch anderen spezifischen Widerstandes großflächig und praktisch vollständig, also selektiv abgetragen werden kann, wobei eine Eibgeätzte Fläche erzeugt werden kann, die trotz ihrer Größe eine einheitliche Dicke hat.
Soll ein Halbleitersubstratkörper an der Oberfläche ^5 an einer Seite mit mehreren Zonen versehen werden und durch die selektive elektrolytische Ätzung gleichzeitig eine Aufteilung in einzelne Zonen mit geringen Abmessungen erreicht werden, wie dies z. B. aus der Zeitschrift »IBM Technical Disclosure Bulletin« a.a.O. so bekannt ist, ;;o bietet das Verfahren nach der Erfindung hierfür den Vorteil, daß die Teile der epitaktischen Halbleiterschicht zwischen den N-leitenden Zonen entweder stark N-leitend oder P-leitend dotiert werden und bei der elektrolytischen Abtragung des stark N-leitenden Siliciumsubstratkörpers in demselben Ätzvorgang mit entfernt werden können. Bekanntlich können die Bereiche, die die N-leitenden Zonen voneinander trennen, durch Dotieren durch Diffusion gebildet werden. Weiterhin können die bekannten Vorteile, nämlich das Anbringen von elektrischen Leitern fur Koniakte und Verbindungen und von Isolierbedeckungen vor dem elektrolytischen Ätzen, ebenfalls erhalten werden. Ferner können vor der elektrolytischen Ätzung in den N-leitenden Siliciumzonen flache Bereiche für die Bildung von Halbleiterbauelementen durch Diffusion dotiert werden, die so flach sind, daß an der Grenze zu dem N4-leitenden Siliciumsubstratkörper das N-leitende Silicium der Zonen bestehen bleibt.
Nach dem Verfahren nach der Erfindung kann beispielsweise auch eine dünne N-leitende Zone großer Flächenausdehnung hergestellt werden, in der ein Mosaik von flachen Diffusionsbereichen vorhanden ist, also ein Bauelementaufbau der aus der DE-PS 11 54 506 bekannten Art hergestellt werden, in dom die flachen Diffusionsbereiche vor dem elektrolytischen Ätzen gebildet werden.
In z. B. aus der Zeitschrift »IBM Technical Disclosure Bulletin« a.a.O. bekannten Weise kann vor dem Durchführen des elektrolytischen Ätzvorgangs die Seite der Zone oder der Zonen mit einem Isoliermaterial bedeckt werden, das gegen die Einwirkung des Elektrolytätzbades beständig ist. Dann kann die Einwirkung des Elektrolyten nur von der den Zonen gegenüberliegenden Oberfläche des Siliciumsubstratkörpers erfolgen. Die Seite der Zonen kann beispielsweise mit Hilfe eines Kittes an einem Körper, beispielsweise einer Glasplatte, befestigt sein.
Da durch Einwirkung von Strahlung, die Photoleitfähigkeit im Silicium erzeugen kann, das Wegätzen des N-leitenden Siliciums mit hohem spezifischem Widerstand begünstigt werden kann, wird vorzugsweise während des Ätzvorganges der Siliciumsubstratkörper der Einwirkung einer derartigen Strahlung entzogen. Die elektrolytische Ätzbehandlung wird deshalb vorzugsweise in Dunkelheit vorgenommen.
Für die Durchführung der selektiven elektrolytischen Ätzung eignet sich besonders ein Elektrolyt, der Fluorionen enthält und bei dessen Verwendung eine Ätzung des N-leitenden Siliciums mit hohem spezifischem Widerstand ganz ausbleibt, also eine Passivierung dieses Siliciums eintritt.
Bei einer Anwendung des Verfahrens nach der Erfindung können nach einem Beispiel folgende Verfahrensschritte ausgeführt werden, in eine sich längs der Substratoberfläche erstreckende N-leitende Siliciumzone hohen spezifischen Widerstands werden Rillen geätzt, die durch diese Zone ganz hindurchgehen. Diese Rillen werden in bekannter Weise zur Bildung isolierender Trennbereiche aufgefüllt. Dann wird der Siliciumsubstratkörper niedriger spezifischen Widerstands durch selektive elektrolytische Ätzung entfernt, so daß Siliciuminseln mit einer Dicke erhalten werden, die der der Siliciumzone ungefähr gleich ist.
Bei einer Anwendung des Verfahrens nach der Erfindung nach einem anderen Beispiel kann der N-leitende Siliciumsubstratkörper mit niedrigem spezifischem Widerstand an einer Seite mit einer sich längs der Substratoberfläche erstreckenden N-leitenden Siliciumzone mit hohem spezifischem Widerstand versehen und auf diese N-leitende Siliciumzone eine P-Ieitende Zone aufgebracht werden. In diese P-leitende Zone können unter Verwendung einer Maske Rillen geätzt werden, die nicht durch die N-leitende Siliciumzone hindurchgehen. Man kann dir Rillen in bekannter Weise mit Isoliermaterial füllen und den Siliciumsubstratkörper mit der Seite der voneinander getrennten P-leitenden Bereiche auf eine Isolierplatte kleben. Danach kann der Siliciumsubstratkörper durch selektives elektrolytisches Ätzen entfernt werden. Die erhaltene dünne Siliciumscheibe mit P-leitenden Siliciuminseln kann beispielsweise in einer Auftreffplatte einer Kameraröhre verwendet werden.
Ausführungsbeispieie des Verfahrens nach der Erfindung werden anhand der Zeichnungen im folgenden
näher erläutert. Es zeigen
Fig. 1 bis 3 schematisch und im Querschnitt die aufeinanderfolgenden Stadien der Herstellung von Halbleiterinseln auf einem Träger, ausgehend von einer Halbleitersubstratscheibe,
Fig. 4 schematisch einen senkrechten Schnitt durch eine Einrichtung zum elektrolytischen Ätzen einer Halbleitersubstratscheibe,
Fig. 5 bis 10 schematisch im Querschnitt die aufeinanderfolgenden Stufen eines Herstellungsbeispiels mit einer Anzahl von in einigen voneinander getrennten Halbleiterinseln ausgebildeten Halbleiterbauelementen auf einem gemeinsamen Träger,
F i g. 11 schematisch im Schnitt eine auf einem Träger angebrachte Halbleitersubstratscheibe, die elektrolytisch geätzt werden wird,
Fig. 12 und 13 schematisch im Schnitt die aufeinanderfolgenden Stufen eines weiteren Herstellungsbeispiels mit einer Anzahl von untereinander isolierten Halbleiterinseln auf einem gemeinsamen Träger.
Beispiel 1
Fig. 1 zeigt einen senkrechten Schnitt durch eine Substratscheibe aus mit Arsen dotiertem N-leitendem Silicium mit einer Dicke von ungefähr 300 μΐη und einem Durchmesser von 2 cm. Der spezifische Widerstand der Siliciumsubstratscheibe 1 beträgt 0,007 Ω · cm.
Auf der Oberfläche an einer Seite der Siliciumsubstratscheibe 1 wird auf eine bekannte Weise epitaktisch eine Schicht 2 angebracht, wobei das Material der Schicht aus N-leitendem Silicium mit einem spezifischen Widerstand von 0,5 Ω · cm besteht und eine Schichtdikke von 10 μίτι erzeugt wird.
Danach wird eine dünne Siliciumoxidschicht 4 gebildet, in der mit Hilfe einer Photomaskierung und Ätzung ein Netzwerk von Kanälen 5 angebracht wird. Die Kanäle 5 haben eine Breite von 20 bis 50 μΐη und teilen die Siliciumoxidschicht 4 in rechteckige Bereiche, beispielsweise einer quadratischen Form auf, deren Seiten ungefähr 350 μπι betragen. Danach wird in die Siliciumsubstratscheibe 1 Phosphor eindiffundiert. So werden N-leitende, sich über die ganze Dicke der epitaktischen Siliciumschicht 2 ausdehnende Trennbereiche 10 gebildet, die aus mit Phosphor dotiertem Silicium mit niedrigem spezifischem Widerstand bestehen (siehe F i g. 2).
Diese N-Ieitenden Trennbereiche 10 mit niedrigem spezifischem Widerstand schließen sich an das N-leitende Silicium mit niedrigem spezifischem Widerstand der ursprünglichen Siüciumsubstratscheibe I an, wodurch die epitaktische Siliciumschicht 2 in Zonen 11 aufgeteilt wird, die aus N-leitendem Silicium mit hohem spezifischem Widerstand bestehen, wie dies ursprünglich epitaktisch aufgebracht wurde. Nun kann die dünne Siliciumoxidschicht 4, die als Maske für die Phosphordiffusion verwendet worden ist, entfernt werden.
Der erhaltene Siliciumkörper wird nun mit der Seite 20 auf einer Glasplatte 22 befestigt und zwar mittels eines ätzbeständigen und wasserabweisenden Kittes 21, beispielsweise Kanadabalsam oder Kolophonium, wobei die gesamte Glasoberfläche beispielsweise mit Paraffin bedeckt werden kann.
Mittels einer gegen HF beständigen und aus Kunststoff, beispielsweise aus Polymethylmethacrylat, bestehenden Klemme 30 wird nun ein Platinanschluß 31 gegen die Seite 3 der Siliciumsubstratscheibe 1 geklemmt und zwar an einer Stelle 32, die an ihrem Rand liegt (siehe Fig. 4). Die Siliciumsubstratscheibe 1 wird nun einer selektiven elektrolytischen Ätzbehandlung unterworfen. Dazu verwendet man einen an der Oberseite offenen Behälter 36 aus Polyäthylen mit einer ι Elektrolytflüssigkcit 37. die aus verdünnter wäßriger Fluorwasserstoffsäure (I Volumenteil konzentrierter Fluorwasserstoffsäure 50Gew.-%) mit 10 Volumenteilen Wasser vermischt) besteht. Mittels eines nicht dargestellten) Rührers kann für eine gute Zirkulation
i» des Elektrolyten gesorgt werden. Im Elektrolytbad ist eine wettere Platinelektrode 40 angeordnet, die aus Platingaze einer quadratischen Form mit einer Seilenlänge von 4 cm besteht, und die an einem Stiel aus Platin befestigt ist, der teilweise über dem Meniskus des Elektrolyten liegt und mit dem die Elektrode elektrisch angeschlossen werden kann.
Die Siliciumsubstratscheibe 1 mit der Glasplatte 22 und der federnden Platinkontaktklemme 30,31 wird nun in senkrechter Lage, mit der Platinkontaktklemme 30 an der Oberseite und mit der Seite 3 der Platinelektrode 40 zugewandt, langsam in den Elektrolyten versenkt, wobei zwischen dem Platinkontakt 31 und der als Kathode wirksamen Platinelektrode 40 eine Spannung von 12 V angelegt wird. Der waagerechte Abstand zwischen der Platinkathode 40 und der Siliciumsubstratoberfläche beträgt ungefähr 2 cm. Die Geschwindigkeit, mit welcher die Siliciumsubstratscheibe 1 nach unten bewegt wird, beträgt 2 mm/min. Sobald der Platinkontakt 31 den Elektrolyt berührt, wird sofort der Rest der Siliciumsubstratscheibe 1 untergetaucht. Der Behälter
36 wird in einen (nicht dargestellten) dunklen Raum gebracht, damit photoleitende Effekte, die N-Ieitendes Silicium von hohem spezifischen Widerstand auflösen könnten, verhindert werden. Die Ätzgeschwindigkeit beträgt ungefähr 2 μπι/Γηίη. Durch das allmähliche Tauchen der Siliciumsubstratscheibe 1 in die Flüssigkeit
37 wird erreicht, daß die Ätzwirkung bei den Siliciumteilen, die am weitesten vom Platinkontakt 31 entfernt sind, anfängt. Von der Seite 3 her wird nun das
-to N-leitende Silicium mit geringem spezifischem Widerstand weggeätzt. Dadurch, daß die Teile, die dem Platinkontakt 31 am nächsten liegen, später geätzt werden als diejenigen Teile, die weiter vom Platinkontakt 31 entfernt sind, wird vermieden, daß durch ein
« vollständiges Durchätzen der Siliciumsubstratscheibe 1 nahe am Platinkontakt 31, die elektrische Verbindung zwischen diesem Kontakt und weiter entfernt liegenden Teilen der N-Ieitenden Siliciumsubstratscheibe 1, die noch nicht ganz abgeätzt sein würden, unterbrochen werden würde.
Wenn durch das Wegätzen des N-Ieitenden Siliciums von der Siliciumsubstratscheibe i der Elektrolyt 37 mit der epitaktischen Siliciumschicht 2 in Kontakt tritt, wird die Ätzwirkung auf die durch Diffusion erhaltenen N-leitenden Trennbereiche 10 mit niedrigem spezifischem Widerstand beschränkt, während die N-leitenden Siliciumzonen mit hohem spezifischem Widerstand an der Seite, an der sie der Elektrolyt 37 berührt, durch eine Passivierungshaut bedeckt werden, die ein weiteres Wegätzen des N-leitenden Siliciums mit hohem spezifischem Widerstand praktisch verhindert. Wenn die Trennbereiche 10 durchgeätzt sind, erhält man voneinander getrennte N-leitende Siliciumzonen 11 von ungefähr quadratischer Form mit Längen und Breiten von ungefähr 350 μίτι und Dicken von ungefähr 10 μπι (siehe F i g. 3).
Mit den erhaltenen quadratischen N-leitenden Siliciumzonen 11 können auf bekannte Weise Halbleiter-
bauelemente hergestellt werden. Dazu kann man diese dünnen quadratischen Siliciumplättchen 11 dadurch von der Glasplatte 22 entfernen, daß man das Klebemittel 21 löst, beispielsweise, falls Kanadabalsam oder Kolphonium verwendet wurde, durch Lösen in Tetrachlorkohlenstoff oder Chloroform. Obschon die erhaltenen dünnen quadratischen Siliciumplättchen 11 äußerst dünn sind, hat es sich herausgestellt, daß sie mittels Saugpipietten noch gut hantierbar sind.
Zur Bildung der wegzuätzenden Trennbereiche 10 kann man anstelle eines Donators auch einen Akzeptor örtlich eindiffundieren, beispielsweise Bor, und erhält dann P-Ieitende Trennbereiche 10 mit niedrigem spezifischem Widerstand.
Beispiel 2
Auf der Substratoberfläche an einer Seite einer Siliciumsubstratscheibe, die aus mit Arsen dotiertem N-Ieitendem Silicium mit einem spezifischem Widerstand von 0,007 Ω ■ cm besteht und mit Abmessungen nach Beispiel 1, wird N- leitendes Silicium mit einem spezifischem Widerstand von 0,5 Ω ■ cm epitaktisch bis zu einer Schichtdicke von 15μΐτι abgeschieden. Die Siliciumsubstratscheibe wird nun mit der Seite, auf der die epitaktische Siliciumschicht angebracht ist auf eine Glasplatte geklebt. Auf die in Beispiel 1 beschriebene Weise wird die Siliciumsubstratscheibe nun einer selektiven elektrolytischen Ätzbehandlung unterworfen, bei der auch hier das N-Ieitende Silicium mit niedrigem spezifischem Widerstand der Substratscheibe gelöst wird, während das epitaktisch angebrachte Silicium mit hohem spezifischem Widerstand zurückbleibt. Auf diese Weise verbleibt auf der Glasplatte eine dünne einkristalline Siliciumschicht mit einer einheitlichen Dicke von 15 μηι.
Man kann die auf die Glasplatte aufgeklebte sehr dünne Siliciumschicht nun beispielsweise in kleine Stücke aufteilen. Dazu kann man die dünne Siliciumschicht mit Hilfe einer Platinmaske in bekannter Weise längs eines Linienmusters durchätzen. Die einzelnen dünnen Siiiciumpiättchen, die beispielsweise mit einer Saugpipette trotz ihrer geringen Dicke noch ziemlich gut hantierbar sind, können, nachdem sie von der Glasplatte getrennt wurden, beispielsweise durch Lösung der Klebemittelschicht, in bekannter Weise zu Halbleiterbauelementen weiterverarbeitet werden.
Als Variation zu diesem Beispiel kann man auch vor der Entfernung der Siliciumsubstratscheibe durch selektive elektrolytische Ätzung in der epitaktischen Siliciumschicht durch Diffusion von der Oberfläche gegenüber der Siliciumsubstratscheibe her Bereiche unterschiedlicher Leitfähigkeit und unterschiedlichen Leitungstyps für die herzustellenden Halbleiterbauelemente bilden, wobei jedoch die Diffusionstiefen beschränkt bleiben, damit an diesen Stellen ein Durchätzen beim elektrolytischen Ätzen, wie dies in den Trennbereichen erfolgt, vermieden wird. Auch können zuvor Isolierschichten, wie eine dünne Siliciumoxid- oder Siliciumnitridschicht, und metallische Anschluß- und Verbindungsstreifen angebracht werden. Ferner können dauerhaftere Klebemittel, wie ein Epoxydharz, verwendet werden.
Als Variante zum Beispiel 1, bei dem von einer Siliciumsubstratscheibe 41 ausgegangen wird, die aus mit Arsen dotiertem N-leitendem Silicium mit einem spezifischen Widerstand von 0,007 Ω · cm besteht, wird zunächst gemäß dem Muster von herzustellenden Kanälen Bor oder Phosphor flach eindiffundiert (siehe
30
35
40 Fig. 5). Die Substratoberfläche an einer Seite der Siliciumsubstratscheibe 41 ist dabei völlig mit einer dünnen Siliciumoxidschicht 42 bedeckt, während die andere Seite örtlich mit einer dünnen Siliciumoxidschicht 43 derart bedeckt ist, daß ein Netzwerk von Kanälen 44 keine Silicimoxidschicht trägt, während die durch diese Kanäle umschlossenen Oberflächenteile mit der dünnen Siliciumoxidschicht 43 bedeckt sind. Die Kanäle 44 können mit Hilfe einer üblichen Photomaskierung und Ätzung erhalten sein. Bei dieser Dotierung entstehen an den Stellen der herzustellenden Kanäle flache Bereiche 50 aus hoch mit Bor bzw. Phosphor dotiertem Silicium (siehe F i g. 6). Nach Entfernung der auf der Oberfläche der Siliciumsubtratscheibe 41 noch vorhandenen dünnen Siliciumoxidschicht 43 wird die Siliciumsubtratscheibe 41 auf der Oberfläche an der örtlich mit Bor bzw. Phosphor dotierten Seite epitaktisch mit einer Schicht 51 aus N-leitendem Silicium mit einem spezifischen Widerstand von 0,5 Ω ■ cm versehen (siehe F i g. 7). Die Dicke der epitaktischen Siiiciumschicht 51 liegt beispielsweise zwischen 10 und 15μΐη. Unter Anwendung einer Diffusionsmaske werden in bekannter Weise durch Diffusion örtlich Bereiche unterschiedlichen Leitungstyps, in der epitaktischen N-Ieitenden Siliciumschicht 51 mit hohem spezifischem Widerstand g bildet, beispielsweise P-Ieitende Bereiche 60 und N-leitende Bereiche 61 (siehe F i g. 8). An der Stelle über den tiefer liegenden Bereichen 50 kann von der Oberfläche her weiter Bor bzw. Phosphor eindiffundiert werden, wobei das Bor bzw. der Phosphor sowohl von der Oberfläche der epitaktischen Siliciumschicht 51 als auch von den Bereichen 50 an der Grenze zwischen der epitaktischen Siliciumschicht 51 und der Siliciumsubstratscheibe 41 örtlich diffundiert, wodurch P-leitende bzw. niederohmige N-leitende Trennbereiche 62 gebildet werden. Die bei der Diffusion gebildeten dünnen Siliciumoxidschichten können gewünschtenfalls ganz oder teilweise durch eine frische Isolierhaut, beispielsweise eine dünne Siliciumoxidschicht, wie dies bekannt ist, ersetzt werden. Zur Kontaktierung können Fenster 63 in der dünnen Isolierschicht 64 vorgesehen und ein Metali, beispielsweise Aluminium, aufgedampft werden, während auch auf einen dünnen Teil der Isolierschicht kapazitiv steuernde Elektroden 65 und übrigens auch metallene Verbindungsstreifen auf eine bekannte Weise angebracht werden können.
Auf diese Weise können die Halbleiterschaltelemente gemeinsam eine integrierte Schaltung bilden. In Fig.8 sind als Beispiele von Schaltelementen ein Feldeffekttransistor 73. ein NPN-Transistor 74 und eine Diode 75 dargestellt.
Im allgemeinen wird man auf einer Halbleiterplatte eine Anzahl integrierte Schaltungen herstellen wollen, wobei diese integrierten Schaltungen anschließend voneinander getrennt werden, und auch die Anschlüsse für die integrierten Schaltungen vorgesehen werden müssen. Man kann dazu die Kanäle zwischen den einzelnen integrierten Schaltungen nötigenfalls örtlich oder über die ganze Länge breiter wählen, wobei die gegebenenfalls zu kontaktierenden Anschlußstreifen sich bis zu diesen Verbreiterungen erstrecken können, so daß diese Anschlußstreifen von der Seite der weggeätzten Siliciumsubstratscheibe her angeschlossen werden können.
Die Siliciumsubtratscheibe 41 mit verschiedenen, zuvor hergestellten integrierten Schaltungen, einschließlich der Isolier- und Metallbedeckungen, wird mit
der mit diesen Bedeckungen versehenen Seite mittels eines Klebemittels 71 auf eine Glasplatte 70 geklebt, beispielsweise auf die in Beispiel 1 beschriebene Weise (siehe F i g. 9); danach folgt die selektive elektrolytische Ätzung wie in Beispiel 1 beschrieben. Sowohl das N-Ieitende Silicium mit niedrigem spezifischem Widerstand der Siliciumsubstratscheibe 41 als auch die P-leitenden bzw. die stark N-Ieitenden Trennbereiche 62 werden dabei weggeätzt, während die durch diese Bereiche begrenzten N-leitenden Siliciumzonen 72, die mit ihrem N-Ieitenden Silicium hohen spezifischen Widerstandes an die Siliciumsubstratscheibe 41 und die Trennbereiche 62 grenzen, erhalten bleiben (siehe F i g. 10). Man kann nun die Glasplatte 70 entsprechend dem Muster der Kanäle zwischen den integrierten Schaltungen anreißen und durch Brechen die integrierten Schaltungen voneinander trennen. Am Rande der integrierten Schaltungen können dort, wo das Metall unter dem elektrolytisch weggeätzten Silicium frei geworden ist, beim Einbau in eine Umhüllung weitere durch die Umhüllung geführte Zuleitungen befestigt werden.
Es hat sich weiter herausgestellt, daß bei Verwendung eines aus verdünnter Fluorwasserstoffsäure bestehenden Elektrolyten etwa frei werdende Siliciumoxidschichten angegriffen werden können. Dagegen stellte es sich heraus, daß Siliciumnitrid, das ebenfalls als Material für Diffusionsmasken und zum Bedecken der Siliciumoberfläche bekannt ist, gegen eine derartige Einwirkung gut beständig ist. Vorzugsweise wird deswegen an der Stelle der anzubringenden Kanäle und mindestens an den Rändern der zu trennenden Zonen eine Schicht aus Siliciumnitrid verwendet.
Statt eines leichtlöslichen Klebemittels, wie der in Beispiel 1 erwähnte Kanadabalsam oder das Kolophonium, kann man im vorliegenden Beispiel auch ein dauerhafteres und schwer zu entfernendes Klebemittel, beispielsweise ein Epoxydharz verwenden.
Anstatt dessen, daß die Siliciumsubstratscheibe 80 mit einem gegebenenfalls löslichen Klebemittel auf eine Glasplatte geklebt wird, kann man sie auf der Oberfläche an der Seite mit der epitaktischen Siliciumschicht 81, die bereits mit einer Siliciumoxid- oder einer Siüciumnitridschicht 82 (siehe Fig. 11) versehen ist, mit einer Schicht aus polykristallinem Silicium versehen. Nach der selektiven elektrolytischen Ätzung können an der freigeätzten Oberfläche der Zone oder Zonen auf eine bekannte Weise Bereiche eindiffundiert werden; dies kann auch geschehen, wenn bereits zuvor von der anderen Seite der Zonen her Bereiche eindiffundiert worden sind. So kann eine N-ieitende Siiiciumzone mit hohem spezifischen Widerstand in einem Halbleiterbauelement mit einem Teil einer aktiven Funktion, beispielsweise die Kollektorzone in einem Transistor bilden, die mit einer N-leitenden, hechdotierten Schicht, beispielsweise durch Diffusion, versehen wird, damit ein horizontaler Spannungsabfall soweit wie möglich verringert wird. Auch können an der frei gewordenen Seite der Zonen Metallschichten angebracht werden, beispielsweise zum obenerwähnten Zweck, oder zum Anbringen von Kontaktelektroden.
Das polykristaliine Silicium kann in einer ausreichenden Schichtdicke angebracht werden, damit man ein mechanisch festes selbsttragendes System erhält, beispielsweise in einer Dicke von 100 bis 200 μπι. Man kann sich jedoch mit einer Schichtdicke der polykristallinen Siliciumschicht 83 von beispielsweise 10 μιη begnügen, und auf ihr eine Glasschicht 84 anbringen, beispielsweise durch Kathodenzerstäubung oder durch Sedimentation von pulverförmigem Glas, und mit Hilfe dieser Glasschicht 84 die polykristalline Siliciumschicht
ί "83 an einer Siliciumplatte 85 befestigen, indem durch Erhitzen das Glas erweicht und die Verbindung bewirkt wird.
In beiden Fällen wird ein temperaturbeständiger Träger erhalten, der es ermöglicht, an der durch das
iü selektive elektrolytische Ätzen frei gewordenen Seite der Siliciumzonen Dotierungssubstanzen einzudiffundieren. Es ist dadurch sogar möglich, die wesentlichen Teile der herzustellenden Halbleiterbauelemente von dieser Seite der Zonen her aufzubauen.
Wenn beim selektiven elektrolytischen Ätzen keine Trennbereiche geäi^i werden, bildet die dünne SiIiCiUiTizone ein dünnes einkristallines Siliciumplättchen mit verhältnismäßig großen lateralen Abmessungen, das isolierend auf einem temperaturbeständigen Träger befestigt ist, wobei in diesem Siliciumplättchen mit Hilfe eines bekannten Verfahrens Halbleiierschaltelemente beispielsweise für integrierte Schaltungen, gebildet werden können, die gewünschtenfalls durch Bildung von Trennbereichen voneinander isoliert werden können.
Man kann, wie im Obenstehenden beschrieben wurde, auch eine Anzahl dünner halbleitender einkristalliner Siliciuminseln 90 erhalten, die mit Hilfe einer isolierenden Siliciumoxid- o. er Siliciumnitridschicht 92 auf einer polykristallinen Siliciumschicht 91 befestigt sind. Die Kanäle 93 zwischen den Siliciuminseln 90 liegen in diesem Fall frei (siehe F i g. 12). Man kann nun die freie Oberfläche dieser Siliciuminseln oxidieren oder in anderer Weise mit einer temperaturbeständigen Siliciumoxid- öder Siliciumnitridschicht 94 bedecken, wobei diese Schicht auch die durch die Kanäle 93 begrenzte Oberfläche bedeckt; danach kann an dieser Seite der Siliciuminseln 90 und in den Kanälen 93 eine polykristalline Siliciumschicht 95 aufgebracht werden (siehe Fig. 13) und nach Fertigstellung des Halbleiter-
4« bauelements als Träger dienen. Die polykristalline Siliciumschicht 95 wird mit einer ätzbeständigen Schicht % bedeckt, wonach die polykristalline Siliciumschicht 91 an der anderen Seite, die zuvor angebracht worden war. durch chemisches Ätzen entfernt werden kann, beispielsweise mit einer bekannten Ätzlösung aus konzentrierter Salpetersäure, konzentrierter Fluorwasserstoffsäure, Eisessig und Jod. Dieses Ätzen wird durchgeführt, bis die Siliciumoxid- oder Siliciumnitridschicht 92 erreicht ist. Man hat nun eine flachere Scheibe ohne offene Rillen erhalten, die insbesondere zur Durchführung von Verfahren zur Bildung von Planarhcibieiterbaueiementen und integrierten Schaltungen geeignet ist.
Anstelle eines mechanisch steifen kann auch ein biegsamer Träger angebracht werden, so daß eine Art von geschmeidiger Folie mit darauf befestigten Halbleiterbauelementen erhalten wird.
Weiter sind bei der Durchführung des Verfahrens nach der Erfindung auch andere als die oben im Beispiel 1 angeführten Zusammensetzungen des Elektrolytätzbades anwendbar. Zum selektiven elektrolytischen Ätzen von N-Ieitendem Silicium wurden beispielsweise erfolgreich Ätzbäder verwendet, die aus Gemischen von 1 Volumenteil konzentrierter HF (50Gew.-%) und 6 bis 10 Volumenteilen einer Lösung von 200 g N H4 F in 100 g Wasser bestanden.
Hierzu 5 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zum Herstellen von Halbleiterbauelementen, bei dem an der Oberfläche einer Seite eines aus einkristallinem Halbleitermaterial bestehenden Substratkörpers mindestens eine sich wenigstens längs eines Teiles der Oberfläche erstreckende Zone angebracht wird, die um Größenordnungen dünner ist als die Dicke des Halbleitersubstratkörpers und aus demselben einkristallinen Halbleitergrundmaterial wie das darunterliegende Material des Halbleitersubstratkörpers besteht, aber an der Grenze zum darunterliegenden Halbleitermaterial von diesem unterschiedliche Leitungseigenschaften aufweist, und danach der Halbleitersubstratkörper durch ein selektives elektroh, tisches Ätzer: wenigstens zum Teil entfernt wird, bei dem dagegen die Zone(n) nicht entfernt wird (werden), dadurch gekennzeichnet, daß ein großflächiger plattenförmiger Halbleitersubstratkörper (1; 41; 80) aus einkristallinem N-Ieitendem Silicium mit einem spezifischen Widerstand von höchstens 0,01 Ω · cm verwendet wird und die Zone(n) (11; 72) wenigstens zum Teil einer epitaktisch auf einer der großen Substratoberfiächen angebrachten Halbleiterschicht (2; 51; 81) bildet (bilden) und wenigstens an der Grenze zum Halbleitersubstratkörper (1; 41; 80) aus N-Ieitendem Silicium mit einem spezifischen Widerstand von mindestens 0,1 Ω ■ cm besteht (bestehen) und die selektive elektrolytische Ätzbehandlung mit einer zwischen dem plattenförmigen Siliciumsubstratkörper und dem Elektrolyten angelegten Spannung einer solchen Größe durchgeführt wird, daß das N-Ieitende Silicium des Halbleitersubstratkörpers (1; 41; 80) abgeätzt wird, daß das N-Ieitende Silicium der Zone(n) (11; 72) an der Grenze dagegen praktisch nicht abgeätzt wird, wobei die Ätzbehandlung fortgesetzt wird, bis die Zone(n) (11; 72) wenigstens an der ursprünglichen Substratoberfläche freigelegt wird (werden). «0
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der epitaktischen Halbleiterschicht (2) auf einer der großen Substratoberflächen mehrere Zonen (11) nebeneinander gebildet und die Teile der epitaktischen Halbleiterschicht (2) zwi- « sehen diesen Zonen (11) entweder stark N-Ieitend oder P-leitend dotiert werden, so daß diese Bereiche (10) der epitaktischen Halbleiterschicht (2) beim selektiven elektrolytischen Ätzen ebenfalls weggeätzt werden. so
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß während des selektiven elektrolytischen Ätzens der plattenförmige Siliciumkörper (1, 2) der Einwirkung von Strahlung, die Photoleitfähigkeit im Silicium erzeugen kann. '5 entzogen wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß das selektive elektrolytische Ätzen in Dunkelheit vorgenommen wird.
5. Verfahren nach einem der vorhergehenden <>o Ansprüche, dadurch gekennzeichnet, daß ein Fluorionen enthaltender Elektrolyt verwendet wird.
DE1696092A 1967-02-25 1968-02-23 Verfahren zum Herstellen von Halbleiterbauelementen Expired DE1696092C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL6703014A NL6703014A (de) 1967-02-25 1967-02-25
NL676703013A NL153947B (nl) 1967-02-25 1967-02-25 Werkwijze voor het vervaardigen van halfgeleiderinrichtingen, waarbij een selectief elektrolytisch etsproces wordt toegepast en halfgeleiderinrichting verkregen met toepassing van de werkwijze.

Publications (2)

Publication Number Publication Date
DE1696092A1 DE1696092A1 (de) 1971-12-23
DE1696092C2 true DE1696092C2 (de) 1984-04-26

Family

ID=26644158

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1696092A Expired DE1696092C2 (de) 1967-02-25 1968-02-23 Verfahren zum Herstellen von Halbleiterbauelementen

Country Status (8)

Country Link
US (2) US3536600A (de)
AT (1) AT300038B (de)
BE (1) BE711250A (de)
CH (2) CH513514A (de)
DE (1) DE1696092C2 (de)
FR (2) FR1556569A (de)
GB (2) GB1225061A (de)
NL (2) NL153947B (de)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL162254B (nl) * 1968-11-29 1979-11-15 Philips Nv Halfgeleiderinrichting voor het omzetten van mechanische spanningen in elektrische signalen en werkwijze voor het vervaardigen daarvan.
NL6910274A (de) * 1969-07-04 1971-01-06
US4131524A (en) * 1969-11-24 1978-12-26 U.S. Philips Corporation Manufacture of semiconductor devices
DE2013546A1 (de) * 1970-03-20 1971-09-30 Siemens Ag Verfahren zur Herstellung isolierter Halbleiterbereiche
US3655540A (en) * 1970-06-22 1972-04-11 Bell Telephone Labor Inc Method of making semiconductor device components
US3642593A (en) * 1970-07-31 1972-02-15 Bell Telephone Labor Inc Method of preparing slices of a semiconductor material having discrete doped regions
US3661741A (en) * 1970-10-07 1972-05-09 Bell Telephone Labor Inc Fabrication of integrated semiconductor devices by electrochemical etching
JPS4936792B1 (de) * 1970-10-15 1974-10-03
US3713922A (en) * 1970-12-28 1973-01-30 Bell Telephone Labor Inc High resolution shadow masks and their preparation
US3902979A (en) * 1974-06-24 1975-09-02 Westinghouse Electric Corp Insulator substrate with a thin mono-crystalline semiconductive layer and method of fabrication
US4070230A (en) * 1974-07-04 1978-01-24 Siemens Aktiengesellschaft Semiconductor component with dielectric carrier and its manufacture
GB1485015A (en) * 1974-10-29 1977-09-08 Mullard Ltd Semi-conductor device manufacture
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US3936329A (en) * 1975-02-03 1976-02-03 Texas Instruments Incorporated Integral honeycomb-like support of very thin single crystal slices
US4115223A (en) * 1975-12-15 1978-09-19 International Standard Electric Corporation Gallium arsenide photocathodes
US4180439A (en) * 1976-03-15 1979-12-25 International Business Machines Corporation Anodic etching method for the detection of electrically active defects in silicon
GB1552268A (en) * 1977-04-01 1979-09-12 Standard Telephones Cables Ltd Semiconductor etching
JPS6047725B2 (ja) * 1977-06-14 1985-10-23 ソニー株式会社 フエライトの加工法
DE2917654A1 (de) * 1979-05-02 1980-11-13 Ibm Deutschland Anordnung und verfahren zum selektiven, elektrochemischen aetzen
IT1212404B (it) * 1979-02-22 1989-11-22 Rca Corp Metodo comportante un singolo attacco per la formazione di un mesa presentante una parete a piu'gradini.
EP0018556B1 (de) * 1979-05-02 1984-08-08 International Business Machines Corporation Anordnung und Verfahren zum selektiven, elektrochemischen Ätzen
US5362682A (en) * 1980-04-10 1994-11-08 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US4554059A (en) * 1983-11-04 1985-11-19 Harris Corporation Electrochemical dielectric isolation technique
EP0142737B1 (de) * 1983-11-04 1993-10-06 Harris Corporation Elektrochemische Technik für die Herstellung einer dielektrischen Isolationsstruktur
FR2675824B1 (fr) * 1991-04-26 1994-02-04 Alice Izrael Procede de traitement de la surface gravee d'un corps semi conducteur ou semi-isolant, circuits integres obtenus selon un tel procede et appareil d'oxydation anodique pour mettre en óoeuvre un tel procede.
EP0563625A3 (en) * 1992-04-03 1994-05-25 Ibm Immersion scanning system for fabricating porous silicon films and devices
KR100380701B1 (ko) * 1994-07-26 2003-07-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 표면장착용반도체장치제조방법및표면장착용반도체장치
US6027958A (en) * 1996-07-11 2000-02-22 Kopin Corporation Transferred flexible integrated circuit
US6737360B2 (en) * 1999-12-30 2004-05-18 Intel Corporation Controlled potential anodic etching process for the selective removal of conductive thin films
US6709953B2 (en) * 2002-01-31 2004-03-23 Infineon Technologies Ag Method of applying a bottom surface protective coating to a wafer, and wafer dicing method
DE10235020B4 (de) * 2002-07-31 2004-08-26 Christian-Albrechts-Universität Zu Kiel Vorrichtung und Verfahren zum Ätzen großflächiger Halbleiterscheiben
CN102061474B (zh) * 2010-10-01 2012-06-27 绍兴旭昌科技企业有限公司 一种半导体晶圆的超厚度化学减薄方法
CN112442728B (zh) * 2020-12-02 2024-05-24 无锡市鹏振智能科技有限公司 一种旋转式电解抛光设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2939825A (en) * 1956-04-09 1960-06-07 Cleveland Twist Drill Co Sharpening, shaping and finishing of electrically conductive materials
FR1210880A (fr) * 1958-08-29 1960-03-11 Perfectionnements aux transistors à effet de champ
US3096262A (en) * 1958-10-23 1963-07-02 Shockley William Method of making thin slices of semiconductive material
USB161573I5 (de) * 1961-12-22
DE1213056B (de) * 1962-08-16 1966-03-24 Siemens Ag Elektrolytisches AEtzverfahren zum Verkleinern von pn-UEbergangsflaechen und/oder zum Beseitigen von Oberflaechenstoerungen an pn-UEbergaengen bei Halbleiterkoerpern von Halbleiterbauelementen
US3254280A (en) * 1963-05-29 1966-05-31 Westinghouse Electric Corp Silicon carbide unipolar transistor
US3265599A (en) * 1963-06-25 1966-08-09 Litton Systems Inc Formation of grain boundary photoorienter by electrolytic etching

Also Published As

Publication number Publication date
AT300038B (de) 1972-07-10
GB1226153A (de) 1971-03-24
DE1696084A1 (de) 1972-03-09
US3536600A (en) 1970-10-27
NL6703014A (de) 1968-08-26
NL6703013A (de) 1968-08-26
BE711250A (de) 1968-08-23
FR1556569A (de) 1969-02-07
FR1562282A (de) 1969-04-04
NL153947B (nl) 1977-07-15
DE1696092A1 (de) 1971-12-23
DE1696084B2 (de) 1972-12-28
GB1225061A (en) 1971-03-17
CH517380A (de) 1971-12-31
CH513514A (de) 1971-09-30
US3616345A (en) 1971-10-26

Similar Documents

Publication Publication Date Title
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2745857C2 (de)
DE2229457B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2928923C2 (de)
DE6606541U (de) Halbleiteranordnung
DE1764155C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper
DE1564547B2 (de) Integrierte, monolithische Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2328090C2 (de) Verfahren zur Herstellung eines Halbleiterkondensators
DE2920108A1 (de) Halbleiteranordnung mit einer anzahl in reihe geschalteter photoempfindlicher zellen
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2453279C3 (de) Halbleiteranordnung
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE2608813C3 (de) Niedrigsperrende Zenerdiode
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2105164C2 (de) Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2001468A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: NEHMZOW-DAVID, F., PAT.-ASS., 2000 HAMBURG

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee