DE2615438A1 - Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat - Google Patents

Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat

Info

Publication number
DE2615438A1
DE2615438A1 DE19762615438 DE2615438A DE2615438A1 DE 2615438 A1 DE2615438 A1 DE 2615438A1 DE 19762615438 DE19762615438 DE 19762615438 DE 2615438 A DE2615438 A DE 2615438A DE 2615438 A1 DE2615438 A1 DE 2615438A1
Authority
DE
Germany
Prior art keywords
area
areas
substrate
silicon dioxide
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19762615438
Other languages
English (en)
Inventor
Ingrid Emese Magdo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2615438A1 publication Critical patent/DE2615438A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/036—Diffusion, nonselective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/082—Ion implantation FETs/COMs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Description

VERFAHREN ZUR HERSTELLUNG VON SCHALTUNGSKOMPONENTEN
ι INTEGRIERTER SCHALTUNGEN IN EINEM SILIZIUMSUBSTRAT
j Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung von Schaltungskomponenten integrierter Schaltungen in einem Siliziumsubstrat, wobei die Komponenten durch in Vertiefungen abgesenkte Bereiche dielektrisch isoliert sind.
In den letzten Jahren wurden Siliziumnitridmasken zu einem gesuchten Mittel bei der Herstellung integrierter Schaltungen. Ursprünglich verwendete die Technik Maskierungsschichten aus Siliziumnitrid, das direkt auf Siliziumsubstrate aufgetragen wurde. Dadurch entstanden Probleme, die
4.V/0_8_CH
26T5 4T8
mit mechanischen Spannungszuständen zusammenhängen, die auf dem darunterliegenden Siliziumsubstrat durch die Siliziumnitrid-Siliziumtrennfläche erzeugt werden. In vielen Fällen wurde festgestellt, daß diese Spannungen Versetzungen im Silizumsubstrat hervorrufen, die unerwünschte Leckströme und
: sonstige negative Einflüsse auf die elektrischen Eigenschaften der Trennfläche bewirken. Um solche Spannungen in der Trennfläche bei Siliziumnitridschichten möglichst klein zu halten, wurde es üblich, eine dünne Schicht aus Siliziumdioxid zwischen dem Siliziumsubstrat und der Siliziumnitridschicht auszubilden. Während diese Lösung relativ wirksam war in Fällen, wo diese Siliziumdioxid-Siliziumnitridzusammensetzung nur zur Passivierung benutzt
; wurde, entstanden Probleme dort, wo diese Zusammensetzungen als Masken und
] insbesondere als Masken gegen thermische Oxidation verwendet wurden. Bei ; einer solchen thermschen Oxidation tritt zusätzlich ein nennenswertes seit- : liches Eindringen von Siliziumoxid von der thermischen Oxidation unterhalb j des Siliziumnitrids auf. Dieses seitliche Eindringen ist an der
Trennfläche zwischen Maske und Substrat am größten und ergibt
; Fl 974 038 - 2 -
xasJH
eine seitlich abfallende Struktur, die bisher als unerwünschte "Vogelschnäbel" bekannt sind.
Die Publikationen "Local Oxidation of Silicon; New Technological Aspects", von J.A. Appels u.a., Philips Research Report'2.6, Seiten 157-165, Juni 1971, und "Selective Oxidation of Silicon and Its Device Application", von E. Looi u.a., Semiconductor Silicon 1973, veröffentlicht in Electrochemical Society, herausgegeben von H.R. Huff und R.R. Burgess, Seiten 860-879, sind repräsentativ für die Erkennung dieser Probleme mit Masken, die aus Silizium-Dioxid und -Nitrid zusammengesetzt sind.
Die "Vogelschnäbel" sind ein Problem besonderer Bedeutung bei der Verwendung dieser Masken für die Bildung von Siliziumdioxid in Vertiefungen, das als dielektrische Isolation benutzt werden soll. Bei dieser Technik wird die aus Siliziumdioxid und Siliziumnitrid zusammengesetzte Maske zuerst als Aetzbarriere benutzt, während Vertiefungen durch die Maskenöffnungen in das Siliziumsubstrat geätzt werden.
Diese Vertiefungen werden nachfolgend der vorher erwähnten thermischen Oxidation ausgesetzt, um abgesenkte Silizium-
FI9-74-038 -. 3 -
B0984A/080A
dioxidbereicho zu bilden, die eine von der Oberfläche in das Siliziumsubstrat hinein sich erstreckende dielektrische Isolationsschicht darstellen. Solche abgesenkte Siliziumdioxidbereiche sollten mit dem Rest der Siliziumoberfläche koplanar verlaufen. Aber es bildet sich an der Oberfläche eine Beule, ein sogenannter "Vogelkopf" in der Grössenordnung etwa 4000 bis 5000 A hoch. Noch wichtiger ist aber, dass aufgrund des "Vogelschnabels" ein seitlicher Uebergang oder eine Kante des abgesenkten Siliziumdioxid-Isolationsbereiches sehr ungenau definiert ist. Bei jeder abgesenkten Oxidisolation ist es sehr erwünscht, dass die seitlichen Kanten des Siliziumdioxids im wesentlichen vertikal, d.h. rechtwinkelig zur Oberfläche des Halbleitersubstrats verlaufen. Aufgrund des "Vogelschnabels" neigen sich stattdessen die Kanten des Siliziumdioxids allmählich zur Siliziumoberfläche in Winkeln zwischen 15 und 30 anstelle des gewünschten Winkels von 90°.
Wegen dieses allmählichen seitlichen Ueberganges im abgesenkten Siliziumdioxid begrenzt letzteres anstossende
Bereiche, die entweder durch Diffusion oder durch Ionenimplantation gebildet worden sind, nur ungenau, und das
FI9-74-038 -" 4 -
609844/08 04
gilt insbesondere für nicht tiefe, anstossende Bereiche. Es besteht die Gefahr, dass während der nachfolgenden Aetzschritte ein Teil des "Vogelschnabels" an der Oberfläche weggeätzt \tfird und so eine unerwünschte Freisetzung des P-N~Ueberganges oder eines anderen Ueberganges des anstossehden, flachen Bereiches erfolgt.
Auch bei tieferen durch Diffusion gebildeten Bereichen macht es die unklare Begrenzung des seitlichen Ueberganges des anstossenden, abgesenkten Siliziumdioxidbereiches schwierig, seitliche Abmessungen eines eingeführten Bereiches zu beherrschen. Dadurch entsteht der Bedarf nach weiteren Toleranzen der seitlichen Abmessungen in der Anlage der integrierten Schaltung.
Der oben erwähnte Mangel an klarer Begrenzung aufgrund der "Vogelschnäbel" wird besonders hervorgehoben, wenn die abgesenkten Siliziumdioxidbereiche, die an den Siliziumbereich anstossen, dazu benutzt werden, einen Bereich gegebener Leitfähigkeit zu definiei'en, der in einen Substratbereich eingebracht wurde und neben solche abgesenkte Siliziumdioxidbereiche zu liegen kommt. In einem solchen Fall ist einer
FI9-74-038 - 5 -
609844/0804
der Ilauptvorteile des Verfahrens mit abgesenkten Oxidbereichen, wie es bisher gelehrt wui'de, die Möglichkeit, Schritte der genauen Maskenausrichtung beim Einbringen besagten Leitfähigkeitsbereiches zu eliminieren. Nach dem Stand der Technik ist es wünschenswert, zuerst die Oberflache des Substrates mit einer Schicht Isoliermaterial insbesondere Siliziumdioxid abzudecken. Dann folgt ein Schritt mit einer nur sehr groben Maskierung, gekoppelt mit Tauchätzung, um genaue Maskenausrichtung bei der Bildung von Oeffnungen in der Siliziumdioxidschicht zu vermeiden, durch welche die die Leitfähigkeit bestimmenden Verunreinigungen in das Siliziumsubstrat einzubringen sind. Der Aetzvorgang wird gerade solange ausgedehnt, als er zur Entfernung des niedergeschlagenen Siliziumdioxids von der Oberfläche des gewählten Substratbereiches nötig ist. Die Wahl der Bereiche wird natürlich durch eine grobe Abdeckmaske bestimmt. Das Aetzen darf aber den umgebenden abgesenkten Siliziumdioxidbereich nicht beeinträchtigen. Wegen des "Vogelschnabels" ist jedoch die Ausdehnung dieses umgebenden Oxidbereiches insbesondere an der Substratoberfläche verschwommen, und die Grosse der freigelegten Fläche des Siliziumsubstrats kann sich abhängig von der Form des "Vogelschnabels" wesent-
FI9-74-038 - -6 -
6 0-9 844/0804
lieh ändern. Wegen der Abweichungen in der Öffnungsgröße kann somit der eingebrachte Bereich in der seitlichen Dimension wesentlich abweichen .
Wegen dieser Abweichung der seitlichen Dimensionen können Kontaktöffnungen .in nachträglich gebildeten Isolierschichten zu solchen eingebrachten Bereichen nicht mit genügender Klarheit oder Genauigkeit hergestellt werden, weil sie an der Oberfläche einen Übergang zwischen dem eingebrachten Bereich und einem anstoßenden Bereich aus Halbleitermaterial freilegen können. Damit ist ein weiterer Vorteil der Technik zur Ablagerung von Siliziumdioxid in Vertiefungen, nämlich die Abgrenzung von Kontaktöffnungen zu anstoßenden um Substrat ausgebildeten Bereichen, nicht realisierbar.
j Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung dielektrisch isolierender Bereiche in einem Siliziumsubstrat mit integrierten Schaltungen unter Vermeidung aller geschilderten Nachteile aufzuzeigen.
Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben. Es zeigen:
FI 974 038 - 7 -
: . . 6η9J
2B15438
Fig. 1 bis 3' Schnittansichten eines Teiles einer
integrierten Schaltung zur Darstellung des Problems der "Vogelschnäbel" bei der bisherigen Technik des Einbringens von Dotierungsmaterial und der Bildung von Kontakten,
Fig. AA bis 4E' Schnittansichten einer integrierten Schaltung als Ausführungsbeispiel zur Darstellung des bevorzugten Verfahrens der vorliegenden Erfindung,
Fig. 5 in einer Schnittansicht einen Teil einer
integrierten Schaltung, ein Aequivalent der Ansicht in Fig. 4E,-zur Illustration einer Variation in der Ausführung der vorliegenden Erfindung und
Fig. 6A bis 6E Schnittansichten eines Teiles einer integrierten Schaltung zur Darstellung eines weiteren Ausführungsbeispieles der vor-
liegenden Erfindung.
FI9-74-038 - 8 -
609844/0 804
Bevor die bevorzugten Ausführungsbeispiele der vorliegenden Erfindung beschrieben werden, werden zuerst Probleme der herkömmlichen Technik, die zur Ausbildung von "Vogelschnäbeln" in den abgesenkten Siliziumdioxidbereichen führen, besprochen. Insbesondere werden Schwierigkeiten während der Bildung der Bereiche ausgewählter Leitfähigkeit, die in das Substrat neben den, "Vogelschnäbeln" einzubringen sind, sowie Probleme bei der Bildung von Kontaktöffnungen in Isolierschichten als Zugang zum Siliziumsubstrat neben den "Vogelschnäbeln" behandelt.
In der in den Fig. 1 und I1 gezeigten Struktur ist ein Teil eines Siliziumsubstrates 10 dargestellt, das durch benachbarte abgesenkte Siliziumdioxidbereiche 11,definiert ist. Diese Oxidbereiche wurden unter Verwendung konventioneller Aus Siliziumdioxid und Siliziumnitrid zusammengesetzten Masken gebildet, welche die "Vogelschnäbel" und die damit verbundenen Probleme entstehen lassen, wie sie in Fachkreisen hinreichend bekannt und in der Fachliteratur beschrieben wurden. Bei der in den Fig. 1 und I1 gezeigten Struktur ist die Bildung.der abgesenkten Oxidbereiche 11 bereits abgeschlossen, die Masken aus Siliziumdioxid und
FI9-74-038 -' 9 -
6 0 9 8 4 4/0804
Siliziumnitrid sind entfernt, und die Struktur ist mit einer Oberflächenschicht aus Siliziumdioxid 12 bedeckt, die man am einfachsten durch thermische Oxidation nach Entfernung der Oxid-Nitrid-Masken gebildet hat. Jeder der vertieften Siliziur.idioxidbereiche 11 hat einen "Vogelkopf" oder eine Erhebung 13 sowie einen "Vogelschnabel" 14, der seitlich vom Kopf ausgeht und tatsächlich in die Siliziumdioxid-Deckschicht übergeht.
In der in den Fig. 1 und 1' gezeigten Struktur sind die abgesenkten Oxidbereiche 11 unter Verwendung von Masken aus Siliziumdioxid und Siliziumnitrid mit im wesentlichen gleichen seitlichen Abmessungen gebildet worden. Da jedoch eine klare seitliche Begrenzung der "Vogelschnäbel" fehlt, sind in der in Fig. 1 gezeigten Struktur die benachbarten "Vogelschnäbel" 14 seitlich weiter in die in der Mitte liegenden N-Siliziumtasche 10 eingedrungen als die äquivalenten "Vogelschnäbel" 14 in der in Fig. 1" gezeigten Struktur. Das lässt sich leicht an den gleichen Paaren paralleler Strich-Punkt-Linien in den Fig. 1 und I1 erkennen. Diese Linien stellen die Grosse der in der Isolierschicht durch konventionelle Aetztechnik zu bildenden Oeffnungen dar,
FI9r74-038 τ 10·-
609844/0804
was im Zusammenhang mit den Figuren 2 und 2' beschrieben wird. Die Struktur der Fig. 1 und 1' wurde mit einer Photowiderstandsmaske 15 belegt, die gegen Aetzmittel unempfindlich ist, um das nachfolgende Aetzen zur Bildung einer Oeffnung in den Schichten 12 für die Diffusion vorzubereiten. Als nächstes ist gezeigt, dass die Oeffnung in Fig. 2 engere Abmessungen hat als die Oeffnung 16' in Fig. 2', wenn die gezeigten Strukturen lange genug einem konventionellen Aetzvorgang zur Entfernung einer Oxidschicht in der Dicke der Schicht 12 unterworfen waren, weil die "Vogelschnäbel" nicht an denselben Stellen liegen und somit auch die Ausdehnungen der deckenden Oxidschichten in der Dicke der Schicht 12 voneinander abxveichen. Wenn N-Verunreinigungen wie Arsen oder Phosphor in konventioneller thermischer Diffusion zur Bildung von N+-Bereichen 17 und 17' in den Fig. 2 und 2' eingeführt werden, ergibt sich also eine wesentliche Abweichung der seitlichen Abmessungen dieser zwei Bereiche.
An diesem Punkt wäre festzustellen, dass auch bei Bildung
der Bereiche 17 und 17' durch konventionelle Ionenimplantation (die in den Zeichnungen nicht dargestellt ist), wobei
FI9-74-038 - -11 -
609 844/08 04
die Implantation von N-Verunreinigungen direkt durch die Oxidschicht 12 hindurch erfolgen könnte, die seitlichen Abmessungen der Implantationsbereiche noch nennenswerte seitliche Abweichungen aufweisen würden. Dies wäre eine Folge der Abweichung der seitlichen Dimensionen derjenigen Oberflächenbereiche, in denen die Siliziumdioxidschicht 12 eine gleichmässige Dicke hat.
Die Probleme der "Vogelschnäbel" in der herkömmlichen Technik werden noch komplizierter, wenn bei den nachfolgenden Schritten zur Herstellung der integrierten Schaltung ein metallischer Kontakt wie 18 und 18' an den Bereichen 17 bzw. 17' gemäss Darstellung in den Fig. 3 und 3' angebracht wird. Zur Illustration der bisherigen Technik wird angenommen, dass die N+-Bereiche 17 und 17' als Kontaktbereich zum N-Substrat 10 dienen, um einen besseren Ohm1sehen Kontakt zwischen dem metallischen Kontakt 18 und 18' einerseits und dem Substrat anderseits zu sichern.
Für die Herstellung der Kontakte 18 und 18' wird zuerst eine Siliziumdioxidschicht zum Abdecken der Oeffnungen 16 und 16' neu gebildet, und danach wird eine Siliziumnitridschicht 19
FI9-74-038 -' 12 -
609844/0804
über der gesamten Struktur niedergeschlagen. Die Kontaktöffnungen 20 werden durch das Siliziumnitrid und das Siliziumdioxid hindurch ausgespart und die Bereiche 17 und 17' freigelegt, worauf die Kontakte 18 und 18' in üblicher Weise niedergeschlagen werden.
Beim Vergleich der Kontakte zum Substrat in den Fig. 3 und 3' stellt man fest, dass der Kontakt 18' nur mit dem N+-Bereich 17' in der Struktur der Fig. 3' in Berührung steht und so den gewünschten Ohm'sehen Kontakt zum Substrat liefert. Wegen der oben erwähnten Probleme bei den "Vogelschnäbeln" steht anderseits der Kontakt 18 in Berührung mit dem N+-Bereich 17, was einen Ohm'sehen Kontakt ergibt. Er steht aber ebenso in Berührung mit den umgebenden X-Bereichen 21, wodurch sich Schottky-Sperrkontakte ergeben, die im wesentlichen parallel zum Ohm'sehen Kontakt liegen. Die üblichen Metalle für die Kontakte 18 und 18' wie Aluminium oder Platin bilden nur Kontakte mit N+-Bereichen, d.h. dort,
20 ' 3 wo Cn grö'sser ist als 10 Atome/cm , während Schottky-
υ f
18 Sperrkontakte mit N-Bereichen mit C„ weniger als 10 Atomen/cm gebildet werden. Hat man eine Schottky-Diode parallel zu einem Ohm'sehen Kontakt geschaltet wie in der
FI9-74-038 -·13 -
609844/0804
in Fig. 3 gezeigten Struktur, so ist das darum sehr nachteilig, weil man dadurch dem Widerstand des Ohm1 sehen Kontaktes, der in bezug auf Spannung und Strom linear sein muss, um richtig funktionieren zu können, einen nichtlinearen Diodeneffekt aufzwingt.
Während bisher nur die Prob lerne beschrieben worden sind, welche die "Vogelschnäbel" bezüglich der seitlichen Abmessung der in das Substrat eingeführten Bereiche allgemein und bei der Bildung von Kontaktöffnungen verursachen, treten ähnliche Probleme bei der Bildung von P-Widerständen in einem N-Substrat mit ihren Kontakten oder bei der Bildung von N+-Widerstandsbereichen in einem N-Substrat auf. Die bishei'ige Technik steht vor den gleichen Problemen der "Vogelschnäbel" bei dem Versuch, einen Kontakt zu einem N+-Emitter zu öffnen, der in einen P-Basisbereich eingebracht worden ist, der seinerseits durch abgesenktes Siliziumdioxid begrenzt wird, wenn mindestens ein Teil des Emitters seitlich ebenfalls durch das abgesenkte Oxid begrenzt ist. Das gilt insbesondere, wenn mit dieser Technik versucht würde, mit abgesenktem Oxid einen Teil des Emitterkontaktes abzugrenzen. In einem solchen Fall wird durch die
FI9-74-038 -'14 -
609844/0804
unbestimmte Lage des "Vogelschnabels" eindeutig die Möglichkeit eröffnet, den P-N-Basisübergang freizulegen, wenn ein Zugang für den Emitterkontakt geöffnet werden soll.
Das in Fig. 4A gezeigte geeignete Substrat 40 aus N-Silizium wird am besten aus einer epitaxialen Schicht
18 3
mit Cn < 10 Atome/cm gebildet, und der N+-Bereich 41 wird mit konventioneller photolithographischer Maskierungstechnik geformt, \\rozu die Maskierung der Substratoberfläche mit einer üblichen Siliziumoxidmaske gehört. Wie dargestellt, kann z.B. eine Siliziumdioxidschicht 42 in geeigneter Weise durch thermische Oxidation gebildet werden. Verwendet man dann eine Photowiderstandsmaske 43, so wird eine Oeffnung in die Siliziumdioxidschicht 42 geätzt. Der N+-Bereich 41 wird durch diese Oeffnung hindurch konventionell mittels thermischer Diffusion von Verunreinigungen wie Phosphor, Arsen, Antimon oder dgl. bis zu einer Ober-
21 ■ 3
flächenkonzentration von 10 Atomen/cm hergestellt. Anderseits kann der N+-Bereich auch durch herkömmliche Ionen-
implantation für die Einführung von N-Verunreinigungen gebildet werden.
FI9-74-038 - 15 -
609844/0804
Die abgebildete und beschriebene Struktur ist nur ein kleiner Teil einer integrierten Schaltung und soll zeigen, wie das Verfahren der vorliegenden Erfindung bei der Herstellung abgesenkter Siliziumdioxidbereiche arbeitet, wobei der Effekt der "Vogelschnäbel" bezüglich der Abgrenzung von Bereichen ausgewählter Leitfähigkeit im Substrat oder von Oeffnungen für elektrische Kontakte möglichst klein gehalten wird. Zur Illustration wurde hier die seitliche Ausdehnung der "Vogelschnäbel" in der Zeichnung etwas übertrieben dargestellt, um deutlich die Auswirkungen der "Vogelschnäbel" auf die seitlichen Abmessungen und die Oeffnungsgrössen zu zeigen.
Eine detaillierte Beschreibung der einzelnen Schritte zur Bildung der abgesenkten Oxidbereiche ist bei Bedarf der US-Patentschrift Nr. 3 858 231 zu entnehmen.
Nach Darstellung in Fig. 4B wird als nächstes die Oberfläche des Siliziumsubstrates 40 einer thermischen Oxidation ausgesetzt, um eine Schicht Siliziumdioxid über dem N+-Bereich 41 bis zu einer Dicke von 1000 A neu wachsen zu lassen, nachdem natürlich die Photowiderstandsschicht 43 entfernt wurde.
FI9-74-038 - 16 -
609844/0804
Die resultierende Oxidschicht wird jetzt mit der Bezugsziffer 44 bezeichnet. Als nächstes \^ird eine Schicht 45 aus Siliziumnitrid mit einer Dicke von 1000 A über der ganzen Struktur niedergeschlagen. Die Siliziumnitridschicht 45 kann konventionell wie durch chemischen Dampfniederschlag oder die Einwirkung von Silan und Ammoniak gebildet v/erden. Diese Reaktion wird nur bei einer Temperatur von etwa 1000 0C durchgeführt. Anderseits kann die Siliziumnitridschicht 45 auch durch das übliche Hochfrequenzsprühen niedergeschlagen werden. Während die Schicht 16 vorzugsweise nur aus Siliziumnitrid gebildet wird, kann sie auch eine Zusammensetzung haben, in der vorherrschend Siliziumnitrid mit kleinen Mengen Siliziumoxid oder -dioxid. verwendet wird.
Fig. 4C zeigt, wie als nächstes mit der bekannten photolithographischen Aetztechnik zuerst Oeffnungen durch die Siliziumnitridschicht 45 geätzt wei'den. Ein gewohntes Vorgehen zum Aetzen von Oeffnungen durch die Siliziumnitridschicht besteht im Niederschlagen einer Siliziumdioxidmaske (nicht dargestellt) nach der Photowiderstandsmethode auf der Siliziumnitridschicht 45, wobei in der Maske Oeffnungen verbleiben, und anschliessendem Aetzen mit einem für Siliziumnitrid
FI9-74-038 -"17 -
6098AA/080A
geeigneten Aetzmittel wie heisser Phosphorsäure oder heissem Phosphorsalz. Die Siliziumdioxidmaske (nicht dargestellt) für die Siliziumnitridschicht wird dann entfernt. Das verbleibende Siliciumnitrid dient nun als Maske für die nachfolgende Bildung von Oeffnungen in der Oxidschicht 44, die mit den Oeffnungen in dei- Siliziumnitridschicht 45 übereinstimmen. Ein geeignetes Aetzmittel für Siliziumdioxid ist gepufferte Flussäure.
Als nächstes wird die Kombination der Maske 44 aus Siliziumdioxid und der Maske 45 aus Siliziumnitrid als Maske benutzt und aus dem N+-Bereich 41 die Vertiefungen 46 geätzt. Benutzt werden konventionelle Aetzmittel für Silizium wie eine Zusammensetzung aus Salpetersäure und verdünnter Flusssäure. Die Vertiefungen 46 sind ungefähr 0,35 um tief und resultieren in der in Fig. 4C gezeigten Struktur. Diese Struktur wird dann einem Oxidationszyklus unterworfen, wobei sie bei erhöhter Temperatur zwischen 970 und 1100 C einer Oxidationsatmosphäre ausgesetzt wird, der Wasser zugesetzt ist, um die in Fig. 4D gezeigten abgesenkten Siliziumdioxidbereiche 47 auszubilden. Die Oxidation wird foi'tgesetzt, bis die Bereiche 47 im wesentlichen koplanar
FI9-74-038 - 1$ -
609844/0804
mit der Oberfläche des N+-Bereiches 41 liegen. Während der Bildung des abgesenkten Oxids wird ein Teil des Siliziumsubstrates 40 verbraucht, so dass der abgesenkte Oxidbereich 47 ungefähr 1,0 ym unter der ehemaligen Oberfläche der Schicht 40 liegt. Dann wird die Maske 45 von der Oberfläche des Bereichs 41 entfernt. Die in Fig. 4D gezeigte resultierende Struktur hat "Vogelköpfe" 49 sowie "Vogelschnäbel" 50. Ungeachtet möglicher seitlicher Abweichungen in der Lage der "Vogelköpfe" und "Vogelschnäbel", die in Fig. 4D durch die gestrichelten Linien gezeigt sind, stossen die Seiten des N+-Bereiches 41 an die abgesenkten Oxidbereiche 47 an.
Nach Darstellung in den Fig. 4E und 4E1 wird als nächstes durch -Niederschlagen einer Siliziumnitridschicht von ungefähr 1500 A Dicke, wie vorher beschrieben, eine Siliziumnitridmaske 51 über der Struktur gebildet. In der Siliziumnitridschicht 51 wird, wie abgebildet und bereits beschrieben, eine Oeffnung ausgespart und die darunterliegende Siliziumdioxidschicht 48 zur Bildung der Oeffnungen 52 durchgeätzt, wobei die Nitridschicht 51 als Maske dient. Bei der in Fig. 4E gezeigten Struktur haben "Vogelkopf"
FI9-74-038 -» 19 -
·; 60984 A /080A
und "Vogelschnabel" im Querschnitt eine Position äquivalent derjenigen in Fig. 4D, während diese Position bei der Struktur in Fig. 4E1 derjenigen der gestrichelten Linien in Fig. 4D entspricht.
Wenn metallische Kontakte 53 aus Aluminium oder Platin niedergeschlagen werden, wird daher bei den gezeigten Strukturen ein rein Ohm1scher Kontakt mit dem Bereich 41 hergestellt, ungeachtet der seitlichen Position der "Vogelschnägel", seien sie nun in der weiter entfernten Position der Fig. 4E oder in der engeren Position der Fig. 4E1. Bei Anwendung des erfindungsgemässen Verfahrens werden daher die Probleme der Schottky-Diodenstrecken parallel zu Ohm1 sehen Kontakten, wie sie die in Fig. 3 dargestellte Struktur entsprechend dem Stand der Technik zeigt, eliminiert. In gleicher Weise entfällt auch die Gefahr, einen P-N-Uebergang in der Kontaktöffnung aufgrund der ungenauen seitlichen Begrenzung durch einen "Vogelschnagel" freizulegen.
Während das Verfahren der vorliegenden Erfindung im Zusammenhang mit der Bildung eines den ganzen durch anstossende abgesenkte Oxidbereiche 47 definierten Bereich 41 berührenden
FI9-74-038 - 20 -
609844/08 0 4
Kontaktes beschrieben wurde, lassen sich die Vorteile des vorliegenden Verfahrens natürlich ebenso auf Strukturen anwenden, wo der Kontakt sich nicht über die Oberfläche des ganzen Bereiches erstreckt, sondern nur eine Seite des Bereiches berührt, die an einen abgesenkten Oxidbercich anstösst, Die in Fig. 5 gezeigte Struktur umfasst beispielsweise ein N-Substrat 55, in dem der Bereich 56' durch die Einführung von P-Verunreinigungen nach den Verfahren hergestellt werden kann, die im Zusammenhang mit den Fig. 4A bis 4E beschrieben wurden. Die Siliziumnitrid-Maske 57 wird zur Definition des Paares der Oeffnungen 58' durch die Siliziumdioxidschicht 60' benutzt. Der abgesenkte Oxidbereich 61 dient zur Definition einer Kante der linken Kontaktöffnung 58',und der andere abgesenkte Oxidbereich 62 definiert eine Kante der rechten Kontaktöffnung 58'. Da der Bereich 56' vor der Bildung der abgesenkten Oxidbereiche 61 und 62 ausgebildet wurde, kann der P-N-Uebergang in keiner der Kontaktöffnung 58' freigelegt werden, ungeachtet der seitlichen Lage der zu den Oxidbereichen 61 oder 62 gehörenden "Vogelschnäbel".
FI9-74-038 - 21 -
ß0 98 A A/08 0 4
Wenn mehrere Bereiche mit ausgewählter Leitfähigkeit wie der Bereich 41 in Fig. A in das Substrat einzuführen sind, kann man mit dem im Zusammenhang mit den Fig. 4A bis 4E beschriebenen Verfahren mehrere diskrete Bereiche wie den Bereich 41 an ausgewählten Stellen im Substrat einführen. Wie in-den Fig. 6A bis 6E gezeigt ist, kann aber auch in einem Substrat 65 mit derselben Zusammensetzung, wie sie das Substrat 40 aufweist, am Anfang eine Abdeckdiffusion über dem ganzen Substrat oder einem wesentlichen Teil davon vorgenommen und ein N+-Bereich 66 eingeführt werden, der in der Zusammensetzung dem N+-Bereich 41 äquivalent ist. Dann wird eine Maske bestehend aus einer Siliziumdioxidschicht 67 und einer Siliziumnitridschiclit 68 nach dem im Zusammenhang mit den Fig. 4B und 4C beschriebenen Verfahren gebildet, und es ergibt sich die in' Fig. 6B gezeigte Struktur mit mehreren Maskenöffnungen 68.
Unter Anwendung des im Zusammenhang mit Fig. 4C beschriebenen Aetzverfahrens werden als nächstes Vertiefungen 69 durch den K+-Bereich 66 hindurch in das N-Substrat 65 geätzt und die in Fig. 6C gezeigte Struktur erzeugt, die
FI9-74-038 - 22.-
609844/0804
sich von der in Fig. 4C gezeigten Struktur nur dadurch unterscheidet, dass mehrere definierte N+-Bereiche 66 vorhanden sind.
Mit der vorher im Zusammenhang mit Fig. 4D beschriebenen thermischen Oxidation werden jetzt auf dem Substrat mehrere abgesenkte Siliziumdioxidbereiche 70 erzeugt, die mehrere N+-Bereiche 66 definieren. Dann lvird, wie oben beschrieben, eine Siliziumdioxidschicht 71 über der Oberfläche der Struktur gebildet.
Mit dem oben im Zusammenhang mit Fig. 4E beschriebenen Verfahren wird schliesslich eine Siliziumnitridmaske 72 über dem Substrat und mehrere Kontaktöffnungen 73 gebildet. Dann werden Kontakte zum Substrat aus einem geeigneten Metall 74 aufgebracht und die in Fig. 6E gezeigte Struktur erzeugt, Sie hat mehrere Bereiche, von denen jeder die Vorteile der in Fig. 4E gezeigten Struktur aufweist.
In der Praxis des im .Zusammenhang mit den Fig. 6A bis 6E
beschriebenen Verfahrens ist wichtig, dass die im Substrat
FI9-74-038 - 23 -
609844/0804
gebildeten Vertiefungen 69 über die Tiefe der N+-Bcreiche 66 hinausgehen. Andernfalls besteht eindeutig die Gefahr, dass eingeführte Verunreinigungen, welche die N+-Bereiche ausmachen und unter den Vertiefungen 69 liegen, während der thermischen Oxidation zur Bildung der Bereiche 70 in einer Art- "Schneepflugeffekt" in das Substrat unter die abgesenkten Bereiche 70 getrieben werden. Sie würden um den abgesenkten. Bereich 70 herum eine N+-Bahn bilden, die mit den benachbarten N+-Bereichen 66 Verbindung hat.
FI9-74-038 - 24 -
609844/0804

Claims (1)

  1. is
    PATENTANSPRÜCHE
    Verfahren zur Herstellung von Schaltungskomponenten integrierter Schaltungen in einem Si.liziumsubstrat, wobei die Komponenten durch in Vertiefungen abgesenkte Bereiche dielektrisch isoliert sind, dadurch gekennzeichnet, daß an der Oberfläche des Substrats wenigstens ein erster Bereich mit vorgegebener Leitfähigkeit durch Einbringen von Dotierungsmaterial gebildet wird, daß über wenigstens einem Teil des genannten ersten Bereichs eine Maske enthaltend Siliziumnitrid aufgebracht wird, daß ferner in unmaskierte Teile des Substrats Vertiefungen eingeätzt werden, und daß schließlich durch thermische Oxidation des Substrats in den genannten Vertiefungen Siliziumidioxidbereiche gebildet werden, die an den ersten Bereich mit vorgegebener Leitfähigkeit anstoßen und diesen seitlich begrenzen,
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die genannte Maske aus einer unteren Schicht aus Siliziumdioxid und darüber einer oberen Schicht aus Siliziumnitrid zusammengesetzt wird.
    Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Dotierungsmaterial mittels Diffusion eingebracht wird.
    Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Dotierungsmaterial mittels Ionenimplantation eingebracht wird.
    5. Verfahren nach den Ansprüchen 3 oder 4, dadurch gekennzeichnet,
    daß der erste mit Dotierungsmaterial durchsetzte Bereich auf die ganze Substratoberfläche ausgedehnt wird und daß die in Vertiefungen abgesenkten Oxidbereiche derart angeordnet werden, daß sie das Substrat annähernd senkrecht zu seiner Oberfläche in eine Anzahl Teilbereiche mit vorgegebener Leitfähigkeit auftrennen und jeden dieser Teilbereiche seitlich begrenzen.
    Fl 974 038 - 25 -
    609844/0804
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die genannten
    Vertiefungen tiefer eingeätzt werden, als der Tiefe des ersten Bereichs
    mit vorgegebener Leitfähigkeit entspricht.
    7. Verfahren nach den Ansprüchen 1 bis 6, gekennzeichnet durch j folgende Schritte: ι
    - Bilden einer elektrisch isolierenden Schicht auf dem Substrat \
    nach der thermischen Oxidation,
    - Bilden wenigstens einer Kontaktöffnung in der vorgenannten i
    isolierenden Schicht zwecks Freilegens wenigstens eines Teils J
    des genannten ersten Bereichs, wobei am Rande des ersten Bereichs auch Teile eines anstoßenden abgesenkten Oxidbereichs ! freigelegt werden, und
    - Niederschlagen von Metall in der ganzen Ausdehnung der Kontakt- j
    ι Öffnung zur Bildung wenigstens eines Anschlußes an den ge- i
    nannten ersten Bereich. !
    8. Verfahren nach Anspruchs, dadurch gekennzeichnet, daß für die
    Kontaktöffnung die gesamte durch Oxidbereiche abgegrenzte Oberfläche des ersten Bereichs sowie deren Rand entlang Teile der
    genannten anstoßenden Oxidbereiche freigelegt werden.
    Fl 974 038 - 2 6 -
    6 0 9844/0804
DE19762615438 1975-04-16 1976-04-09 Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat Pending DE2615438A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/568,636 US4044454A (en) 1975-04-16 1975-04-16 Method for forming integrated circuit regions defined by recessed dielectric isolation

Publications (1)

Publication Number Publication Date
DE2615438A1 true DE2615438A1 (de) 1976-10-28

Family

ID=24272102

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762615438 Pending DE2615438A1 (de) 1975-04-16 1976-04-09 Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat

Country Status (13)

Country Link
US (1) US4044454A (de)
JP (1) JPS51124386A (de)
AU (1) AU497861B2 (de)
BE (1) BE839579A (de)
BR (1) BR7602384A (de)
CA (1) CA1045724A (de)
CH (1) CH592959A5 (de)
DE (1) DE2615438A1 (de)
FR (1) FR2308204A1 (de)
GB (1) GB1515639A (de)
IT (1) IT1064171B (de)
NL (1) NL7603747A (de)
SE (1) SE411814B (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5275989A (en) 1975-12-22 1977-06-25 Hitachi Ltd Production of semiconductor device
JPS6035818B2 (ja) * 1976-09-22 1985-08-16 日本電気株式会社 半導体装置の製造方法
FR2422257A1 (fr) * 1977-11-28 1979-11-02 Silicium Semiconducteur Ssc Procede de sillonnage et de glassiviation et nouvelle structure de sillon
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
FR2476912A1 (fr) * 1980-02-22 1981-08-28 Thomson Csf Procede d'isolement des interconnexions de circuits integres, et circuit integre utilisant ce procede
US4536947A (en) * 1983-07-14 1985-08-27 Intel Corporation CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
US4505026A (en) * 1983-07-14 1985-03-19 Intel Corporation CMOS Process for fabricating integrated circuits, particularly dynamic memory cells
US4519128A (en) * 1983-10-05 1985-05-28 International Business Machines Corporation Method of making a trench isolated device
US4594769A (en) * 1984-06-15 1986-06-17 Signetics Corporation Method of forming insulator of selectively varying thickness on patterned conductive layer
US4983537A (en) * 1986-12-29 1991-01-08 General Electric Company Method of making a buried oxide field isolation structure
US5061654A (en) * 1987-07-01 1991-10-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having oxide regions with different thickness
EP0309788A1 (de) * 1987-09-30 1989-04-05 Siemens Aktiengesellschaft Verfahren zur Erzeugung eines versenkten Oxids
JP2886183B2 (ja) * 1988-06-28 1999-04-26 三菱電機株式会社 フィールド分離絶縁膜の製造方法
US5049520A (en) * 1990-06-06 1991-09-17 Micron Technology, Inc. Method of partially eliminating the bird's beak effect without adding any process steps
JPH06349820A (ja) * 1993-06-11 1994-12-22 Rohm Co Ltd 半導体装置の製造方法
JP2911394B2 (ja) * 1995-08-22 1999-06-23 株式会社アルテクス 超音波接合装置及び共振器
US5882982A (en) * 1997-01-16 1999-03-16 Vlsi Technology, Inc. Trench isolation method
DE69723044T2 (de) * 1997-01-31 2004-05-06 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Herstellung von einer Randstruktur um ein integriertes elektronisches Bauelement zu versiegeln, sowie ein entsprechendes Bauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL159817B (nl) * 1966-10-05 1979-03-15 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
NL170348C (nl) * 1970-07-10 1982-10-18 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een tegen dotering en tegen thermische oxydatie maskerend masker wordt aangebracht, de door de vensters in het masker vrijgelaten delen van het oppervlak worden onderworpen aan een etsbehandeling voor het vormen van verdiepingen en het halfgeleiderlichaam met het masker wordt onderworpen aan een thermische oxydatiebehandeling voor het vormen van een oxydepatroon dat de verdiepingen althans ten dele opvult.
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
JPS5710569B2 (de) * 1972-03-31 1982-02-26
NL7204741A (de) * 1972-04-08 1973-10-10
US3808058A (en) * 1972-08-17 1974-04-30 Bell Telephone Labor Inc Fabrication of mesa diode with channel guard
US3853633A (en) * 1972-12-04 1974-12-10 Motorola Inc Method of making a semi planar insulated gate field-effect transistor device with implanted field
JPS5214594B2 (de) * 1973-10-17 1977-04-22
US3962779A (en) * 1974-01-14 1976-06-15 Bell Telephone Laboratories, Incorporated Method for fabricating oxide isolated integrated circuits
US3904450A (en) * 1974-04-26 1975-09-09 Bell Telephone Labor Inc Method of fabricating injection logic integrated circuits using oxide isolation
US3899363A (en) * 1974-06-28 1975-08-12 Ibm Method and device for reducing sidewall conduction in recessed oxide pet arrays
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem

Also Published As

Publication number Publication date
JPS5413349B2 (de) 1979-05-30
FR2308204A1 (fr) 1976-11-12
AU1295776A (en) 1977-10-20
CA1045724A (en) 1979-01-02
BE839579A (fr) 1976-07-01
NL7603747A (nl) 1976-10-19
FR2308204B1 (de) 1978-09-01
JPS51124386A (en) 1976-10-29
AU497861B2 (en) 1979-01-25
GB1515639A (en) 1978-06-28
BR7602384A (pt) 1976-10-12
US4044454A (en) 1977-08-30
IT1064171B (it) 1985-02-18
CH592959A5 (de) 1977-11-15
SE7603315L (sv) 1976-10-17
SE411814B (sv) 1980-02-04

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2615754C2 (de)
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2626738A1 (de) Verfahren zur bildung versenkter dielektrischer isolationszonen bei monolithisch integrierten halbleiterschaltungen
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2149766A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2265257A1 (de) Verfahren zum herstellen von inselartigen einkristallbereichen fuer integrierte halbleiterschaltungen
DE2628382A1 (de) Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2058442C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE1764372C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
OHW Rejection