DE2628407C2 - Verfahren zum Herstellen von dielektrischen Isolationszonen - Google Patents

Verfahren zum Herstellen von dielektrischen Isolationszonen

Info

Publication number
DE2628407C2
DE2628407C2 DE2628407A DE2628407A DE2628407C2 DE 2628407 C2 DE2628407 C2 DE 2628407C2 DE 2628407 A DE2628407 A DE 2628407A DE 2628407 A DE2628407 A DE 2628407A DE 2628407 C2 DE2628407 C2 DE 2628407C2
Authority
DE
Germany
Prior art keywords
silicon
layer
openings
silicon dioxide
depressions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2628407A
Other languages
English (en)
Other versions
DE2628407A1 (de
Inventor
Igor Pleasant Valley N.Y. Antipov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2628407A1 publication Critical patent/DE2628407A1/de
Application granted granted Critical
Publication of DE2628407C2 publication Critical patent/DE2628407C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von in Vertiefungen liegenden dielektrischen Isolationszonen für integrierte Schaltungen in einem Siliciumsubstrat durch Bilden einer aus Siliciumdioxid bestehenden Schicht auf einer Oberfläche des Siliciumsubstrats, Aufbringen einer aus Siliciumnitrid bestehenden, mit einer Anzahl von Öffnungen versehenen Maskenschicht auf der Siliciumdioxidschicht, Ätzen einer Anzahl von mit den öffnungen in der Siliciumnitridschicht ausgerichteten, jedoch größere seitliche Abmessungen aufweisenden Öffnungen durch die maskierte Silicium dioxidschicht hindurch, so daß am Umfang der Maskenöffnungen die Siliciumnitridschicht einen Überhang bildet, Ausätzen einer Reihe von mit den öffnungen in der Siliciumnitridschicht und den öffnungen in der Siliciumdioxidschicht ausgerichteten Vertiefungen in dem Siliciumsubstrat und thermische Oxidation des an die Vertiefungen anschließenden Siliciums zu sich im wesentlichen koplanar mit den nicht vertieft liegenden Teilen des Siliciumsubstrats erstreckenden in den Vertiefungen liegenden Siliciumdioxidbereichen.
Ein Verfahren dieser Art ist aus der CH-PS 542 514 bekannt.
In den letzten Jahren hat man bei der Herstellung von integrierten Schaltungen häufig von Siliciumnitridmasken Gebrauch gemacht. Ursprünglich hat man aus Siliciumnitrid bestehende Maskenschichten unmittelbar auf Siliciumsubstrate aufgebracht. Dabei ergaben sich aber an der Siliciumnitrid-Silieium-Trennfläche durch auf das darunterliegende Siliciuinsubstrat einwirkende Spannungszustände erhebliche Schwierigkeiten. Diese Spannungszusländc haben in vielen Fällen in dem Siliciumsubstrat kristalline Versetzungen hervorgerufen, wodurch sich unerwünschte Leckstromwege ergaben und die elektrischen Eigenschaften der Trennfläche auch in anderer Weise nachteilig beeinflußt wurden. Um solche, an der Trennfläche zwischen Silicium und Siliciumnitridschichten auftretenden Spannungszustände möglichst nicht aufkommen zu lassen, hat man zunächst eine dünne Schicht aus Siliciumdioxid zwischen dem Siliciumsubstrat und der Siliciumnitridschicht vorgesehen. Dieses Verfahren war insbesondere dann relativ wirksam, wenn diese zusammengesetzte Schicht aus Siliciumidoxid und Siliciumnitrid nur zur Passivierung verwendet wurde, führte jedoch dann zu 2i) Schwierigkeiten, wenn diese zusammengesetzte Siliciumdioxid-Siliciumnitridschicht als Maske verwendet wurde und insbesondere dann, wenn eine solche Doppelschicht als Maske gegen thermische Oxidation benutzt wurde. Während einer solchen thermischen Oxidation tritt eine wesentliche zusätzliche seitliche Durchdringung des Siliciumoxids von der thermischen Oxidation unterhalb des Siliciumnitrids auf. Dieses seitliche Eindringen ist am größten an der Trennfläche zwischen der Maske und dem Substrat und ergibt eine )ii nach der Seite abfallende Struktur, die im Stand der Technik allgemein als »bird's beak« bezeichnet worden ist.
Die Aufsätze »Local Oxidation of Silicon; New Technological Aspects« von J. A. Appels und anderen, in ιί Philips Research Reports 26, Seiten 157 bis 165, vom Juni 1971 und »Selective Oxidation of Silicon and Its Device Application«, von E. Kooi der Electrochemical Society, herausgegeben von H. R. Huff und R. R. Burgess, Seiten 860 bis 879, sind Beispiele aus dem Stand ■to der Technik für die bei zusammengesetzten Masken aus Siliciumdioxid und Siliciumnitrid auftretenden Schwierigkeiten.
Diese Schwierigkeiten sind insbesondere dann besonders bedeutsam, wenn eine aus Siliciumdioxid und Siliciumnitrid zusammengesetzte Maske bei der Bildung einer in einer Vertiefung liegenden Siliciumdioxidschicht für dielektrische Isolation benutzt wird. Bei der Herstellung einer derartigen Oxidschicht wird die aus Siliciumdioxid und Siliciumnitrid zusammengesetzte Maske zunächst als Sperrschicht beim Ätzen benutzt, während die Vertiefungen in dem Siliciumsubstrat durch Öffnungen in der Maske geätzt werden. Diese Vertiefungen werden anschließend einer thermischen Oxidation ausgesetzt und man erhält damit in den Vertiefungen liegende Siliciumdioxidbereiche, die eine dielektrische Isolation ergeben, die sich von der Oberfläche in das Siliciumsubstrat hinein erstreckt. Es ist dabei in höchstem Maße erwünscht, daß derartige Siliciumdioxidbereiche mit der übrigen Oberfläche des Siliciums koplanar sind. Der seitliche Übergang oder die Kante der in der Vertiefung liegenden Siliciumdioxidlsolationsschicht ist jedoch sehr schlecht definiert. Bei jeder in einer Vertiefung liegenden, aus Oxid bestehenden Isolationsschicht ist es in höchstem Maße ·>■> erwünscht, daß die seitlichen Kanten der in der Vertiefung liegenden Siliciumdioxidschicht im wesentlichen senkrecht, d. h. senkrecht zur Oberfläche des Halbleitersubstrats verlaufen. Statt dessen erhält man
eine Struktur, bei der die Kanten der Siliciumdioxidschicht allmählich in bezug auf die Siliciumoberflächc ansteigen und mit der Oberfläche des Substrats einen Winkel bilden, der zwischen 15° und 30" schwankt, statt der erwünschten 90°.
Wegen dieses allmählichen Übergangs des in der Vertiefung liegenden Siliciumdiox:ds werden durch diese vertieften Bereiche, die anschließend entweder durch Diffusion oder Ionenimplantation eingeführten Bereiche, insbesondere flache anschließende Zonen, nicht genau abgegrenzt. Im Fall von flachen anschließenden Zonen besteht sogar die hohe Wahrscheinlichkeit, daß während nachfolgender Ätzschritte ein Teil dieser überstehenden Bereiche an der Oberfläche abgeätzt wird, wodurch sich ein unerwünschtes Freilegen eines sich an die flache Zone anschließenden PN- oder anderen Übergangs ergibt.
Selbst bei tiefer hineinreichenden, durch Diffusion gebildeten Zonen wird es durch die Unbestimmtheit des seitlichen Übergangs der sich anschließenden vertieft liegenden Siliciumdioxidschicht schwierig, die seitlichen Abmessungen der eindiffundierten Zone genau zu bestimmen, so daß größere seitliche Toleranzen in der gesamten Anordnung der integrierten Schaltung erforderlich werden.
Der hier erwähnte Mangel an Pistimmtheit der seitlichen Begrenzung wird dann besonders ausgeprägt, wenn die sich an eine Siiiciumzone anschließenden Siliciumdioxidbereiche dazu benutzt werden, eine Zone eines gegebenen Leitungstyps zu begrenzen, der in der Nachbarschaft solcher in einer Vertiefung liegender Siliciumdioxidbereiche in ein Siliciumsubstrat eingerührt worden ist. In einem solchen Fall war ja gerade ein wesentlicher Vorteil der mit in Vertiefungen liegenden Siliciumdioxidschichten arbeitenden Technik die Möglichkeit, eine genaue Ausrichtung von Masken beim Einführen einer solchen Zone eines bestimmten Leitungstyps zu vermeiden. Gemäß dem Stande der Technik ist es zunächst erwünscht, die Oberfläche eines Substrats mit einer Schicht aus isolierendem Material, insbesondere Siliciumdioxid, zu überziehen, worauf anschließend in einem weiteren Verfahrensschritt nur eine sehr grobe Maskierung zusammen mit Tauchätzen verwendet wird, um eine solche Maskenausrichtung bei der Bildung von Öffnungen in der Siliciumdioxidschicht zu vermeiden, durch welche die den Leitungstyp bestimmenden Slörelemente in das Siliciumsubstrat eingeführt werden sollen. Das Tauchätzen wird so lange durchgeführt, bis gerade die niedergeschlagene Siliciumdioxidschichl von der Oberfläche des ausgewählten Bereichs des Siliciumsubslrats entfernt ist (die Auswahl der Bereiche wird natürlich durch die grobe Sperrschichtmaske bestimmt), wobei jedoch die in einer Vertiefung liegende Siliciumdioxidzone nicht beeinträchtigt wird. Wegen des »bird's beak« wird jedoch das Ausmaß der umgebenden, in einer Vertiefung liegenden Oxidzone, insbesondere an der Substratoberfläche nicht genau bestimmbar sein und der Teil der Siliciumsubstratoberfläche, der für eine nachfolgende Diffusion freiliegt, hängt dabei im wesentlichen von dem Ausmaß des seitlichen Übergangs ab. Wegen der unterschiedlichen Größe der öffnungen können die seitlichen Abmessungen einer so eingebrachten Zone wesentlich voneinander abweichen.
Wegen der Unterschiede in den seitlichen Abmessungen lassen sich Kontaktöffnungen, die durch später gebildete Isolierschichten hindurch nach solchen Zonen hergestellt werden sollen, nicht mit der erforderlichen Genauigkeit herstellen, da solche Kontaktöffnungen einen Oberflächenübergang zwischen der eingeführten Zone und einer anschließenden Zone aus Halbleitermaterial freilegen können. Demgemäß läßt sich ein weiterer Vorteil der Technik mit in Vertiefungen lief enden Siliciumdioxid-Isolationsbereichen, d. h. die genaue Bestimmung des Ortes von Kontaktöffnungen zu anschließenden, in dem Substrat hergestellten Zonen, nicht verwirklichen.
in Daher ist es Aufgabe der Erfindung, ein Verfahren der eingangs genannten Art so auszubilden, daß damit bei in Vertiefungen liegenden Oxidbereichen eine genauere Begrenzung von in das Substrat eingebrachten Zonen ausgewählten Leitungstyps ermöglicht wird. Dabei soll
i) die Begrenzung einer so eingebrachten Zone durch die oben erwähnten Schwierigkeiten praktisch nicht beeinflußt werden. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß vor der thermischen Oxidation in den Vertiefungen und unter den überhängenden Abschnitten der Siliciumnitridschicht eine Siliciumschicht niedergeschlagen wird.
Vorzugsweise geht man dabei so vor, daß die Vertiefungen durch chemischen Niederschlag aus der Dampfphase nur zum Teil mit Silicium aufgefüllt werden
"> und daß Silicium auch über der Siliciumnitrid-Maskenschicht niedergeschlagen wird.
Für beste Ergebnisse sollte in diesem Fall die sich durch die Siliciumdioxidschicht erstreckende Öffnung ebenfalls größere seitliche Abmessungen aufweisen als
jo die Vertiefungen in dem Siliciumsubstrat.
Das erfindungsgemäße Verfahren wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen im einzelnen erläutert. In den Zeichnungen zeigt
J") Fi g. I bis 6 schematisch Schnittansichten eines Teils einer integrierten Schaltung zur Erläuterung einer bevorzugten Ausführungsform.
In einem Halbleiterplättchen 10 aus P-leitendem Material, beispielsweise in einem Siliciumsubstrat mit
■»" einem spezifischen Widerstand von 10 Ohm · cm wird unter Anwendung üblicher photolithographischer Maskenverfahren mit einer Siliciumdioxidmaske auf der Oberfläche des Substrats eine N+ -leitende Zone 11 gebildet. Diese Zone kann entweder durch lonenim-
4r> plantation oder durch thermische Diffusion von Störelementen wie z. B. Phosphor, Arsen, Antimon oder dergleichen bis zu einer N + -Oberflächenkonzeniralion von 102' Atomen/cm3 hergestellt werden. Durch ein gleichartiges Verfahren wird eine die Zone 11
■><> umgebende P+ -leitende Zone 12 hergestellt. Das den Leitungstyp bestimmende Störelement in der Zone 12 kann beispielsweise Bor oder Gallium mit einer Oberflächenkonzentration von etwa 5 · 10|l) Atomen/cm3 sein. Diese Struktur ist in F i g. 1 gezeigt.
In diesem Zusammenhang sei darauf hingewiesen, daß die hier dargestellte Struktur natürlich nur ein sehr kleiner Teil einer integrierten Schaltung ist und nur zur Darstellung des Maskenverfahrens gemäß der vorliegenden Erfindung bei der Herstellung von in Vertiefun-
w) gen liegenden Siliciumdioxidbereichen dient, die Zonen in dem Siliciumsubstrat dielektrisch isolieren. Mit Ausnahme des Verfahrens zum Herstellen der Unterschneidung und dem Niederschlag von Silicium sind die zui Herstellung von in vertieften Bereichen liegenden
b"> Siliciumdioxid-Isolationszonen in integrierten Schaltungen verwendeten Verfahrensschritte im wesentlichen in der US-Patentschrift 38 58 231 beschrieben.
Gemäß Fig. 2 wird auf dem Substrat 10 cine
N-lcitende Epitaxialschicht 13 mil einer maximalen Störelementkonzcnlration von etwa 10lb Atomen/cm1 durch epitaxialen Niederschlag bei einer Temperatur in der Größenordnung von 950 bis 11500C über eine Dauer von 15 bis 30 min niedergeschlagen. Während des , Niederschlags der epitaxialen Schicht 13 findet aus den Zonen 11 und 12 eine teilweise Ausdiffusion in diese epitaxiale Schicht 13 statt. Die Dicke der epitaxialen Schicht liegt, abhängig von den Daten der integrierten Schaltung in der Größenordnung von 1 bis 4 μΐη. Für die in vorliegende Erfindung sei die Dicke der epitaxialen Schicht 2 μιτι. Die epitaxiale Schicht kann mit einer Vorrichtung und einem Verfahren hergestellt werden, wie sie in der US-Patentschrift 34 24 629 beschrieben sind. ι -,
Anschließend wird auf der Oberfläche der epitaxialen Schicht 13 eine Schicht 14 aus Siliciumdioxid mit einer Stärke von etwa 100 nm hergestellt. Diese Schicht kann entweder durch thermische Oxidation oder durch Niederschlag aus der Dampfphase hergestellt werden. :»
Anschließend wird gemäß Fig. 2 eine Schicht 15 aus Siliciumnitrid mit einer Dicke von etwa 100 nm über der gesamten Struktur aufgebracht. Das Siliciumnitrid kann dabei durch chemische Reaktion aus der Dampfphase zwischen Silan und Ammoniak niedergeschlagen >-, werden. Diese Reaktion wird normalerweise bei einer Temperatur in der Größenordnung von 1000°C durchgeführt. Andererseits läßt sich die aus Siliciumnitrid bestehende Schicht 15 auch durch Hochfrequenzzerstäubung aufbringen. jo
Durch bekannte photolithographische Ätzverfahren werden dann anschließend gemäß Fig. 3 durch die Siliciumnitridschicht 15 öffnungen in einem Muster geätzt, das den Bereichen von in Vertiefungen liegenden Siliciumdioxid-lsolationszonen entspricht, die anschlie- j5 ßend in dem Substrat hergestellt werden sollen. Dazu wird mit üblichen Photolackverfahren eine Siliciumdioxidmaske (nicht gezeigt) auf der Siliciumnitridschicht 15 zur Bestimmung der Öffnungen 16 aufgebracht, worauf mit einem für Siliciumnitrid geeigneten Ätzmittel, wie z. B. heiße Phosphorsäure oder heißes Phosphorsalz die Ätzung durchgeführt wird. Die (nicht gezeigte) Siliciumdioxidmaske für die Siliciumnitridschicht wird dann wieder entfernt, so daß die Öffnungen 16 in Fig. 3 übrigbleiben. Anschließend werden mit bekannten Photolackverfahren Öffnungen 17 durch die Siliciumdioxidschicht 14 hindurchgeätzt. Ein dafür geeignetes Ätzmittel ist gepufferte Fluorwasserstoffsäure.
Anschließend wird die aus Siliciumdioxid und Siliciumnitrid zusammengesetzte Maske benutzt und die epitaxiale Schicht 13 wird unter Verwendung eines Ätzmittels, wie z. B. einer Mischung aus Salpetersäure und verdünnter Fluorwasserstoffsäure in den Bereichen 18 abgeätzt. Die Bereiche 18 sind etwa 0,4 bis 0,5 μΐη tief, so daß sich eine mesaähnliche Struktur ergibt. Es sei 5"> darauf verwiesen, daß nach diesem Ätzschritt die Vertiefungen 18 die zusammengesetzte Maske unterschneiden, d. h., daß diese Vertiefungen 18 größere seitliche Abmessungen haben als die miteinander ausgerichteten Öffnungen 16 und 17. Für Vertiefungen Mi in der Größenordnung von 0,5 Mikron Tiefe beträgt die seitliche Unterschneidung an der Kante der Öffnung etwa 500 nm.
Anschließend wird gemäß F i g. 4 die in F i g. 3 gezeigte Struktur mit einem Ätzmittel für Siliciumdio- h-·. xid, d. h. dem oben beschriebenen Ätzmittel so lange behandelt, daß die seitlichen Abmessungen der Öffnungen 17 in der Siliciumdioxidschicht 14 vergrößert werden, so daß die Siliciumnitridschicht 15 in den Bereichen 19 unterschnitten wird. Die seitliche Ausdehnung dieser Unterschneidung im Bereich 19 liegt in der Größenordnung von 900 nm, von der Kante der Öffnungen 16 aus gemessen.
Anschließend wird gemäß F i g. 5 durch Niederschlag aus der Dampfphase eine Schicht aus Silicium mit einer Dicke zwischen 150 und 200 ηm über der gesamten Struktur niedergeschlagen. Der Teil 20 dieser in den Vertiefungen 18 niedergeschlagenen Siliciumsehicht hat eine monokrisialline Struktur und füllt die Unterschneidungen 19 vollständig aus, während der Teil 21 der auf der Siliciumnitridschicht 15 niedergeschlagenen Siliciumsehicht eine polykristalline Struktur aufweist. Andererseits kann diese Siliciumsehicht auch durch Aufdampfen aufgebracht werden. Man kann beispielsweise ein chemisches Aufdampfverfahren mit Betriebstemperaturen in der Größenordnung von 8000C verwenden. Bei einer derartig niedrigen Temperatur hat der Teil 20 der in den Vertiefungen niedergeschlagenen Siliciumsehicht statt der monokristallinen Struktur eine polykristalline Struktur. Das hat jedoch keinen Einfluß, da diese Siliciumsehicht anschließend zu Siliciumdioxid oxidiert wird.
Diese Struktur durchläuft anschließend einen Oxidationszyklus und wird bei einer erhöhten Temperatur zwischen 970°C und 11000C einer oxidierenden Atmosphäre unter Beigabe von Wasserdampf ausgesetzt, so daß die aus Siliciumdioxid bestehenden Bereiche 22, F i g. 6, gebildet werden, die im wesentlichen mit der Oberfläche der Struktur koplanar liegen. Es sei darauf verwiesen, daß während dieses thermischen Oxidationsschrittes die chemisch aus der Dampfphase in den Vertiefungen niedergeschlagene Siliciumsehicht 20 bei der Bildung des Siliciumdioxids in eben derselben Weise verbraucht wird wie ein Teil der aus Silicium bestehenden epitaxialen Schicht 13, so daß die Siliciumdioxidbereiche 22 sich bis auf die P+ -leitenden Zonen 12 hinab erstrecken.
Diese thermische Oxidation wird so lange durchgeführt, bis die Oberfläche der in Vertiefungen liegenden Siliciumdioxidbereiche 22 etwa die Höhe der Oberfläche der Siliciumdioxidschicht 23 erreicht hat, die bei diesem Schritt aus der polykristallinen Siliciumsehicht 21 gebildet wird. Während dieses Oxidationszyklus nimmt die Höhe der in Vertiefungen liegenden Siliciumdioxidbereiche mit der Zeit zu, da die sich an die Vertiefungen anschließende epitaxiale Schicht 13 aus Silicium einen Vorrat aus Silicium darstellt, der bei der Vergrößerung der Höhe der Siliciumdioxidschicht mit verbraucht werden kann. Andererseits ist aber bei der Bildung der Siliciumdioxidschicht 23 der durch die poiykrisiaüine Siliciurnschicht 21 gegebene Vorrat begrenzt, da die darunterliegende Siliciumnitridschicht als eine Oxidationssperrmaske wirkt und eine Oxidation von darunterliegendem Silicium verhindert Um nun eine im wesentlichen ebene Struktur zu erhalten, wird der Oxidationszyklus so lange fortgesetzt bis die Höhe der in Vertiefungen liegenden Siliciumdioxidbereiche 22 die festliegende Höhe der Siliciumdioxidschicht 23 erreicht hat
Wie man aus F i g. 6 erkennt enthält die Oberfläche der so erzielten Struktur immer noch einige Unregelmäßigkeiten oder Erhöhungen 24. Diese sind als sogenannte »bird's heads« oder Vogelköpfe bekannt Diese sind ebenfalls in den bereits erwähnten Veröffentlichungen beschrieben. Dort wird zwischen den beiden Phänomena klar unterschieden, und man sieht aus der Neigung
der Seitenkanten 25 der aus Siliciumdioxid bestehenden vertieften Zonen 22, daß diese Kanten relativ steil verlaufen, so daß die Schwierigkeiten mit einer schlechten Definition der Kanten dieser isolierenden Bereiche im wesentlichen beseitigt sind.
Hierzu 1 Blatt Zeichnunecn

Claims (2)

Patentansprüche:
1. Verfahren zum Herstellen von in Vertiefungen liegenden dielektrischen Isolationszonen für integrierte Schaltungen in einem Siliciumsubstrat durch Bilden einer aus Siliciumdioxid bestehenden Schicht auf einer Oberfläche des Siliciumsubstrats, Aufbringen einer aus Siliciumnitrid bestehenden, mit einer Anzahl von Öffnungen versehenen Maskenschicht auf der Siliciumdioxidschicht, Ätzen einer Anzahl von mit den öffnungen in der Siliciumnitridschicht ausgerichteten, jedoch größere seitliche Abmessungen aufweisenden öffnungen durch die maskierte Siliciumidoxidschicht hindurch, so daß am Umfang der Maskenöffnungen die Siliciumnitridschicht einen Überhang bildet. Ausätzen einer Reihe von mit den Öffnungen in der Siliciumnitridschicht ;md den Öffnungen in der Siliciumdioxidschicht ausgerichteten Vertiefungen in dem Siliciumsubstrat und thermische Oxidation des an die Vertiefungen anschließenden Siliciums zu sich im wesentlichen koplanar mit den nicht verlieft liegenden Teilen des Siliciumsubstrats erstreckenden, in den Vertiefungen liegenden Siliciumdioxidbereichen, dadurch gekennzeichnet, daß vor der thermischen Oxidation in den Vertiefungen (18) und unter den überhängenden Abschnitten der Siliciumnitridschicht (15) eine Siliciumschicht (20) niedergeschlagen wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Vertiefungen (18) durch chemischen Niederschlag aus der Dampfphase nur zum Teil mit Silicium aufgefüllt werden und daß Silicium auch über der Siliciumniirid-Maskenschicht (15) niedergeschlagen wird.
DE2628407A 1975-06-30 1976-06-24 Verfahren zum Herstellen von dielektrischen Isolationszonen Expired DE2628407C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/592,015 US3961999A (en) 1975-06-30 1975-06-30 Method for forming recessed dielectric isolation with a minimized "bird's beak" problem

Publications (2)

Publication Number Publication Date
DE2628407A1 DE2628407A1 (de) 1977-01-20
DE2628407C2 true DE2628407C2 (de) 1982-10-21

Family

ID=24368923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2628407A Expired DE2628407C2 (de) 1975-06-30 1976-06-24 Verfahren zum Herstellen von dielektrischen Isolationszonen

Country Status (7)

Country Link
US (1) US3961999A (de)
JP (1) JPS525288A (de)
CA (1) CA1043473A (de)
DE (1) DE2628407C2 (de)
FR (1) FR2316735A1 (de)
GB (1) GB1493212A (de)
IT (1) IT1063394B (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038110A (en) * 1974-06-17 1977-07-26 Ibm Corporation Planarization of integrated circuit surfaces through selective photoresist masking
US4044454A (en) * 1975-04-16 1977-08-30 Ibm Corporation Method for forming integrated circuit regions defined by recessed dielectric isolation
JPS5246784A (en) * 1975-10-11 1977-04-13 Hitachi Ltd Process for production of semiconductor device
JPS5253679A (en) * 1975-10-29 1977-04-30 Hitachi Ltd Productin of semiconductor device
CA1090006A (en) * 1976-12-27 1980-11-18 Wolfgang M. Feist Semiconductor structures and methods for manufacturing such structures
US4187125A (en) * 1976-12-27 1980-02-05 Raytheon Company Method for manufacturing semiconductor structures by anisotropic and isotropic etching
US4098618A (en) * 1977-06-03 1978-07-04 International Business Machines Corporation Method of manufacturing semiconductor devices in which oxide regions are formed by an oxidation mask disposed directly on a substrate damaged by ion implantation
US4131497A (en) * 1977-07-12 1978-12-26 International Business Machines Corporation Method of manufacturing self-aligned semiconductor devices
JPS54115085A (en) * 1978-02-28 1979-09-07 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
JPS55156366A (en) * 1979-05-24 1980-12-05 Toshiba Corp Semiconductor device
US4261761A (en) * 1979-09-04 1981-04-14 Tektronix, Inc. Method of manufacturing sub-micron channel width MOS transistor
NL7907434A (nl) * 1979-10-08 1981-04-10 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.
US4333227A (en) * 1979-11-29 1982-06-08 International Business Machines Corporation Process for fabricating a self-aligned micrometer bipolar transistor device
US4303933A (en) * 1979-11-29 1981-12-01 International Business Machines Corporation Self-aligned micrometer bipolar transistor device and process
US4287661A (en) * 1980-03-26 1981-09-08 International Business Machines Corporation Method for making an improved polysilicon conductor structure utilizing reactive-ion etching and thermal oxidation
US4465705A (en) * 1980-05-19 1984-08-14 Matsushita Electric Industrial Co., Ltd. Method of making semiconductor devices
JPS5735341A (en) * 1980-08-12 1982-02-25 Toshiba Corp Method of seperating elements of semiconductor device
JPH0128135Y2 (de) * 1981-01-13 1989-08-28
US4493740A (en) * 1981-06-01 1985-01-15 Matsushita Electric Industrial Company, Limited Method for formation of isolation oxide regions in semiconductor substrates
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4372033A (en) * 1981-09-08 1983-02-08 Ncr Corporation Method of making coplanar MOS IC structures
US4658497A (en) * 1983-01-03 1987-04-21 Rca Corporation Method of making an imaging array having a higher sensitivity
US4536947A (en) * 1983-07-14 1985-08-27 Intel Corporation CMOS process for fabricating integrated circuits, particularly dynamic memory cells with storage capacitors
US4505026A (en) * 1983-07-14 1985-03-19 Intel Corporation CMOS Process for fabricating integrated circuits, particularly dynamic memory cells
JPS6054453A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4691222A (en) * 1984-03-12 1987-09-01 Harris Corporation Method to reduce the height of the bird's head in oxide isolated processes
US4612701A (en) * 1984-03-12 1986-09-23 Harris Corporation Method to reduce the height of the bird's head in oxide isolated processes
US4749662A (en) * 1984-12-14 1988-06-07 Rockwell International Corporation Diffused field CMOS-bulk process
JPS6281727A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd 埋込型素子分離溝の形成方法
US4685194A (en) * 1985-10-21 1987-08-11 The United States Of America As Represented By The Secretary Of The Air Force Direct moat self-aligned field oxide technique
US4775644A (en) * 1987-06-03 1988-10-04 Lsi Logic Corporation Zero bird-beak oxide isolation scheme for integrated circuits
US5061654A (en) * 1987-07-01 1991-10-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit having oxide regions with different thickness
JP2886183B2 (ja) * 1988-06-28 1999-04-26 三菱電機株式会社 フィールド分離絶縁膜の製造方法
NL8801772A (nl) * 1988-07-13 1990-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting waarbij op een oppervlak van een halfgeleiderlichaam geisoleerde geleidersporen worden aangebracht.
US4948456A (en) * 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
US5045151A (en) * 1989-10-17 1991-09-03 Massachusetts Institute Of Technology Micromachined bonding surfaces and method of forming the same
US5039625A (en) * 1990-04-27 1991-08-13 Mcnc Maximum areal density recessed oxide isolation (MADROX) process
US5175123A (en) * 1990-11-13 1992-12-29 Motorola, Inc. High-pressure polysilicon encapsulated localized oxidation of silicon
US5246537A (en) * 1992-04-30 1993-09-21 Motorola, Inc. Method of forming recessed oxide isolation
US5455194A (en) * 1995-03-06 1995-10-03 Motorola Inc. Encapsulation method for localized oxidation of silicon with trench isolation
KR100215843B1 (ko) * 1996-10-24 1999-08-16 구본준 반도체 소자의 격리층 형성 방법
KR100216266B1 (ko) * 1996-12-26 1999-08-16 구본준 반도체 장치의 제조방법
TW358236B (en) * 1997-12-19 1999-05-11 Nanya Technology Corp Improved local silicon oxidization method in the manufacture of semiconductor isolation
DE102007046557A1 (de) * 2007-09-28 2009-04-02 Infineon Technologies Austria Ag Halbleiterstruktur mit verfüllter Ausnehmung
US8772902B2 (en) 2012-04-19 2014-07-08 International Business Machines Corporation Fabrication of a localized thick box with planar oxide/SOI interface on bulk silicon substrate for silicon photonics integration

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3424629A (en) * 1965-12-13 1969-01-28 Ibm High capacity epitaxial apparatus and method
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
NL166156C (nl) * 1971-05-22 1981-06-15 Philips Nv Halfgeleiderinrichting bevattende ten minste een op een halfgeleidersubstraatlichaam aangebrachte halfge- leiderlaag met ten minste een isolatiezone, welke een in de halfgeleiderlaag verzonken isolatielaag uit door plaatselijke thermische oxydatie van het half- geleidermateriaal van de halfgeleiderlaag gevormd isolerend materiaal bevat en een werkwijze voor het vervaardigen daarvan.
NL7204741A (de) * 1972-04-08 1973-10-10
US3858231A (en) * 1973-04-16 1974-12-31 Ibm Dielectrically isolated schottky barrier structure and method of forming the same
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US3886000A (en) * 1973-11-05 1975-05-27 Ibm Method for controlling dielectric isolation of a semiconductor device

Also Published As

Publication number Publication date
DE2628407A1 (de) 1977-01-20
US3961999A (en) 1976-06-08
GB1493212A (en) 1977-11-30
FR2316735B1 (de) 1978-11-17
IT1063394B (it) 1985-02-11
JPS525288A (en) 1977-01-14
FR2316735A1 (fr) 1977-01-28
JPS5346703B2 (de) 1978-12-15
CA1043473A (en) 1978-11-28

Similar Documents

Publication Publication Date Title
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2745857C2 (de)
DE2626738C2 (de) Verfahren zur Bildung versenkter dielektrischer Isolationszonen bei monolithisch integrierten Halbleiterschaltungen
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE2615754C2 (de)
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0030640A2 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3014363C2 (de)
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2707693B2 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
EP0009097B1 (de) Verfahren zum Herstellen einer Isolationsstruktur in einem Halbleiterkörper
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE19806300C2 (de) Halbleiteranordnung mit einem Elementisolationsbereich vom Grabentyp und ein Verfahren zu deren Herstellung
DE2705468A1 (de) Verfahren zur herstellung von transistoren durch ionenimplantation
DE2453279B2 (de) Halbleiteranordnung, insbesondere integrierte Schaltung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee