DE2758283C2 - Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen - Google Patents

Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen

Info

Publication number
DE2758283C2
DE2758283C2 DE2758283A DE2758283A DE2758283C2 DE 2758283 C2 DE2758283 C2 DE 2758283C2 DE 2758283 A DE2758283 A DE 2758283A DE 2758283 A DE2758283 A DE 2758283A DE 2758283 C2 DE2758283 C2 DE 2758283C2
Authority
DE
Germany
Prior art keywords
mask
wells
layer
side walls
tubs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2758283A
Other languages
English (en)
Other versions
DE2758283A1 (de
Inventor
Wolfgang Martin Burlington Mass. Feist
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of DE2758283A1 publication Critical patent/DE2758283A1/de
Application granted granted Critical
Publication of DE2758283C2 publication Critical patent/DE2758283C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen nach dem Oberbegriff des Anspruchs 1, wie es aus der US-PS 48 187 bekannt ist.
Bekanntlich können Halbleiterschaltungen, die auf einem monokristallinen Körper angeordnet sind, dadurch voneinander isoliert werden, daß zwischen ihnen Isolationswannen angeordnet werden. Die Isolationswannen erstrecken sich von der Oberfläche einer auf einem Halbleitersubstrat aufgebrachten epitaktischen Schicht durch diese Schicht hindurch in das Substrat. Ein Oxid mit einer Dielektrizitätskonstanten, die vorzugsweise kleiner ist als die Dielektrizitätskonstante des Kristallkörpers in den Isolationswannen bewirkt die dielektrische Isolation zwischen den Halbleiterschaltungen. Es ist mitunter erwünscht, den Grad der Isolation zu vergroßem, indem Zonen hoher Leitfähigkeit ausgebildet werden, in denen sich Störstellen von einem Leitungstyp befinden, der das entgegengesetzte Vorzeichen des Leitungstyps der epitaktischen Schicht besitzt, die in dem Substrat den Bodenflächen der Isolationswannen benachbartist.
Aus der US-Patentschrift 37 48 187 und der US-Patentschrift 39 01 737 ist es bekannt, mittels eines isotropen Ätzmittels durch Fenster einer ätzbeständigen Maske hindurch in einen zur Herstellung der voneinander isolierten Halbleiterschaltungen verwendeten Halbleiterkörper die Isolierwannen in solcher Weise einzuätzen, daß diese Isolierwannen im Querschnitt etwa U-förmige Gestalt besitzen und an den Seiten die Ätzmaske unterschneiden, so daß bei einer nachfolgenden Ionenimplantation die Bodenflächen der Wannen von den Fenstern der Ätzmaske freigegeben werden, während die Ränder der Fenster der Ätzmaske die Seitenwände der Isolationswannen für die Ionenimplantation abschatten.
Es zeigt sich, daß die Verwendung eines isotropen Ätzmittels zu verhältnismäßig tiefen Isolationswannen führt und die Übergänge zwischen den Seitenwänden der Isoliert annen und den Oberflächenbereichen der epitaktischen Schicht des Halbleiterkörpers dergestalt sind, daß nach dem Aufbringen einer sowohl die Isolierwannen als auch die angrenzenden Oberflächenbereiche der epitaktischen Schicht überdeckenden Isolierschicht eine anschließende Metallisierung zur Bildung von über die Isolierwannen hinweg verlaufenden Kontaktschichten Schwierigkeiten bereitet.
Aus der vorstehend bereits erwähnten US-Patentschrift 39 01 737 ist es außerdem bekannt, durch Einwirkenlassen eines anisotropen Ätzmittels durch die Fenster einer Ätzmaske hindurch Isolierwannen von trapezförmiger Querschnittsgestalt zu erzeugen, wobei aber eine ausreichende Unterschneidung der Ätzmaske an den Seitenwänden der Isolierwannen nicht an allen Seitenwandbereichen zuverlässig erreicht werden kann und sich wiederum vergleichsweise tiefe Isolierwannen ergeben.
Durch die Erfindung soll die Aufgabe gelöst werden, ein Verfahren mit den Merkmalen des Oberbegriffes von Anspruch 1 so auszugestalten, daß ein Metallisierungsprozeß zur Erzeugung von Leiterbahnen, die über den Isolierwannen verlaufen, erleichtert wird.
Diese Aufgabe wird durch die kennzeichnenden Merkmale von Anspruch 1 gelöst.
Es wird also zunächst eine ätzmittelbeständige Maske, in der Fenster angeordnet sind, auf der Oberfläche eines Halbleiterkörpers angebracht und Isolationswannen in die Halbleiterkörper eingeätzt, indem ein anisotropes Ätzmittel mit der durch die Fenster exponierten Oberfläche des Halbleiterkörpers in Verbindung gebracht wird. Dadurch werden Wannen gebildet, deren Seitenwände die Oberfläche des Halbleiterkörpers unter einem spitzen Winkel schneiden. Die auf diese Weise in dem Halbleiterkörper ausgebildeten Wannen werden dann weiter geätzt, indem das anisotrope Ätzmittel durch ein isotropes Ätzmittel ersetzt wird. Dieses isotrope Ätzmittel greift den Halbleiterkörper unier der ätzmittelbeständigen Maske derart an, daß die Maske sich danach über die Seitenwände der resultierenden Wannen erstrecken und deren Bodenfläche unterhalb
der Fenster liegen. Da die Maske die Seitenwände der Wannen abschirmt, können durch Ionenimplantation Teilchen ausschließlich in die Bodenfläche der Wannen implantiert werden. Durch die verstärkte Unterschneidung entfällt also die Abschirmung durch t:ine zusätzliehe Oxidschicht Trotzdem können die Isolationswannen flacher ausgebildet werden, wobei die geneigten Seitenwände die nachfolgende Metallisierung zur Ausbildung der Verbindungsleiterbahnen erleichtern.
Ausgestaltungen der Erfindung sind in den Unteran-Sprüchen gekennzeichnet.
Im folgenden werden Ausführungsbeispiele anhand der Zeichnungen näher erläutert:
F i g. 1 bis 6 zeigen Querschnittszeichnungen eines Teiles einer integrierten Halbleiterschaltung in verschiedenen Hersteilungsphasen. Sie dienen zur Veranschaulichung des Herstellungsverfahrens eines Ausführungsbeispiels der Erfindung,
Γ i g. 7 und 8 zeigen Querschnittansichten eines Bereiches einer integrierten Halbleiterschaltung ji verschiedenen Fertigungsphasen. Sie dienen zur Veranschaulichung eines Herstellungsverfahrens für ein weiteres Ausführungsbeispiel der Erfindung,
Fig.9 und 10 zeigen Querschnittszeichnungen eines Teiles einer integrierten Halbleiterschaltung in verschiedenen Stadien ihrer Herstellung. Sie dienen zur Veranschaulichung der Fertigungsmethoden eines dritten Ausführungsbeispiels der Erfindung.
In Fig. 1 ist ein Einkristall-Halbleiterkörper 10 dargestellt mit einem im folgenden als »Wafer« bezeichneten Teil 12 der aus p-leitendem Silizium besteht und eine ebene Oberfläche 14 besitzt, die parallel zu der (lOO)-Kristallgitterebene des Halbleiter-Einkristallkörpers orientiert ist. In den Wafer 12 kann eine (nicht dargestellte) Subkollektorzone entgegengesetzten Leitungstyps, d. h. mit η+-Leitfähigkeit, eindiffundiert werden, wobei die üblichen photolithographischen und Diffusions-Prozesse Anwendung finden. Auf der Oberfläche 14 des Wafers 12 wird in üblicher Weise eine epitaktische Schicht 18 mit η-Leitfähigkeit aufgebracht die im vorliegenden Fall 2,0 bis 3,0 μπι, vorzugsweise 2,5 μίτι Dicke aufweist. Die epitaktische Schicht 18 besitzt eine ebene Oberfläche 20, die parallel zu der (lOO)-Kristallgitterebene des Wafers 12 orientiert ist. Auf der Oberfläche 20 der epitaktischen Schicht ist eine Siliziumdioxidschicht 22 von 100 bis 200 nm, vorzugsweise von 150 nm aufgebracht, die im vorliegenden Fall in der dargestellten Weise auf eine der bekannten Arten thermisch aufgewachsen ist. Unter Verwendung üblicher photolithographischer Verfahren ist in die Siliziumdioxidschicht ein Fenster eingebracht, das eine Diffusionsmaske zur Bildung der Basiszone darstellt. Obwohl nur ein Fenster 24 gezeigt ist, sei hier erwähnt, daß in der Praxis eine Vielzahl derartiger Fenster ausgebildet wird, um die Basiszonen weiterer (nicht dargestellter) Halbleiteranordnungen zu bilden, die auf demselben Wafer 12 entstehen sollen. Die erwähnte Diffusion wird ferner für die an sich bekannte Bildung von (nicht dargestellten) Widerständen angewendet. Zur Vereinfachung der Darstellung wird im folgenden die Bildung eines einzelnen Transistors erläutert. Es versteht sich von selbst, daß in der epitaktischen Schicht 18 eine Vielzahl von aktiven und/oder passiven Bauelementen ebenfalls ausgebildet werden können. Die Basiszone 26 (Fi g. 1) wird in der epilaktischen Schicht 18 unter Verwendung üblieher Diffusionsverfahren gebildet, indem ein p-leitender Dotierungsstoff eindiffundiert wird. Es handelt sich im vorliegenden Fall um Bor mit einer Oberflächenkonzentration in der Größenordnung vcn 1020 Atomen/cm3. Die Basis-Diffusion erfolgt — wie erwähnt — nach einem der bekannten Verfahren; die Tiefe der Basisregion 26 hat jedoch eine Dicke von 100 bis 150 nm. (Dieser vergleichsweise flachen Ablagerung der Boratome folgt ein Prozeß, der diese Boratome in der weiter unten beschriebenen Weise tiefer in die epitaktische Schicht 18 hineintreibt.) Nachdem die Basiszone 26 in der beschriebenen Weise ausgebildet ist, wird die Siliziumoxidschicht 22 auf bekannte Weise entfernt. Es sei hier noch erwähnt, daß die Basiszone 26 durch Implantation von Bor-Ionen durch das Fenster 24 gebildet werden kann, wobei die Siliziumdioxidschicht 22 als Maske dient. Alternativ kann eine photoresistive Maske an Stelle der Siliziumdioxidmaske zur Implantation der Borionen bei der Bildung der Basiszone 26 verwendet werden.
Im folgenden sei auf Fig.2 Bezug genommen: Eine Siliziumdioxidschicht 28. die im vorliegenden Fall eine Dicke von 300 bis 800 nm Dicke aufweist, wird in der dargestellten Weise auf der Oberfläche 20 der epitaktischen Schicht 18 gebildet. Im vorliegenden Fall wird im wesentlichen die gesamte Siliziumdioxidschicht 28 auf der Oberfläche 20 der epitaktischen Schicht 18 unter Verwendung eines mit vergleichsweise niedriger Temperatur (d. h. weniger als 900°C) arbeitenden chemischen Dampfablagerungsprozeß gebildet, um zu verhindern, daß der Basis-Dotierungsstoff in irgendwie beträchtlichem Ausmaß weiter in die epitaktische Schicht 18 hineinwächst.
In der Siliziumdioxidschicht 28 werden unter Verwendung üblicher photolithographischer Verfahren Fenster 30 ausgebildet, um diejenigen Teile der Oberfläche 20 der epitaktischen Schicht 18, an denen um die aktiven Halbleiterelemente, z. B. einen Transistor, herum Isolierwannen entstehen sollen, freizulegen. Die (nicht dargestellte) Maske, mittels derer Teile der Oberfläche 20 bei der Bildung von Fenstern 30 exponiert werden, ist längs der (HO)-Kristallgitterebene des Siliziumkörpers orientiert. Somit dient die Siliziumdioxidschicht 28 mit den darin ausgebildeten Fenstern 30 als ätzmittelbeständige Maske zur Bildung der Isolationswannen 32. Diese Wannen 32 werden in die epitaktische Schicht 18 (im vorliegenden Fall in einem Teil der Basiszone 26) eingeätzt, indem zunächst ein anisotropisches Ätzmittel — es handelt sich im vorliegenden Fall um eine Äthylen-Diamin-Brenzkatechin-Lösung — mit den Teilen der Oberfläche 20 in Verbindung gebracht wird, die durch die Fenster 30 freigelegt sind. Alternativ kann auch irgendein anderes anisotropes Ätzmittel, beispielsweise eine gesättigte Lösung von Natriumhydroxid (NaOH) in Wasser Verwendung finden. Derartige anisotrope Ätzmittel ätzen diejenigen Teile der epitaktischen Schicht 18, die durch die Fenster 30 exponiert sind, wobei das Silizium, das sich unterhalb der Siliziumdioxidschicht 28 befindet, nur außerordentlich wenig beeinflußt wird. Die Wannen 32 besitzen Seitenwände, die zu der (111)-KH-stallgitterebene des Wafers 12 parallel liegen. Diese Seitenwände 34 bilden einen spitzen Winkel θ von im vorliegenden Fall 54,7° mit der ebenen Oberfläche 20. Die Breite der Fenster 30 beträgt im vorliegenden Fall 2,5 μΐη. Der Ätzprozeß dauert so lange an, bis die Bodenflächen 36 der Wannen 32 eine Tiefe in der Größenordnung von 0,3 bis 0,8 μίτι, vorzugsweise von 0,5 μπι von der Oberfläche 20 erreichen.
Es sei hier erwähnt, daß der anisotrope Ätzprozeß beendet wird, wenn die Bodenflächen 36 der Wannen 32 sich noch in der eDitaktischen Schicht 28 befinden Das
heißt, daß dann, wenn die Wannen 32 anisotrop bis zu einer Tiefe von 0,5 um geätzt sind, das anisotrope Ätzmittel abgezogen wird und die Wannen 32 anschließend mit einem isotropen Ätzmittel (im vorliegenden Falle 9 HNO3:0,9 HF : 3 CH3OOH Volumenteile) geätzt werden, indem dieses isotrope Ätzmittel mit dem durch die Fenster 30 exponierten Silizium in Kontakt gebracht wird. Wie aus Fig.3 erkennbar ist, verschiebt das isotrope Ätzmittel alle Begrenzungen der zuvor anisotrop geätzten Wannen 32 weiter in die epitaktische Schicht 18 (und in die Basiszone 26). Es ist ferner erkennbar, daß der spitze Winkel, den die Seitenwände 34 mit der Oberfläche 20 bilden, im wesentlichen beibehalten wird, wenn das isotrope Ätzmittel das unterhalb der Siliziumdioxidschicht 28 befindliche Silizium ätzt. Das bedeutet, daß die trapezförmige Querschnittsgestalt der Wannen 32, die ursprünglich durch das anisotrope Ätzmittel erzeugt wurde, durch die Einwirkung des isotropen Ätzmittels im wesentlichen beibehalten wird. (Die ursprünglich durch das anisotrope Ätzmittel erzeugten Wannen 32 sind in F i g. 3 in strichlierter Darstellung angedeutet.) Das Wegätzen des Siliziums unterhalb der Siliziumdioxidschicht 28 bewirkt, daß diese Schicht 28 ein Dach bzw. eine Abdeckung über den Seitenwänden 34 bildet, während die Fenster 32 die Bodenflächen 36 in der dargestellten Weise exponieren. Das bedeutet, daß die Siliziumdioxidschicht 28 eine Maske bildet, die sich über die Seitenwände 24 der resultierenden Wannen 32 erstrecken und daß die Bodenflächen 36 dieser Wannen 32 unterhalb der Fenster 30 angeordnet sind. Es sei noch erwähnt, daß der isotrope Ätzprozeß beendet wird, bevor die Wannen 32 durch die Oberfläche 14 des Wafers 12 hindurchtretan. (Im vorliegenden Fall besitzen die Bodenflächen 36 einen Abstand von 0,6 bis 0,8 μπι von der Oberfläche 14). Das bedeutet, daß die Wannen 32 vorzugsweise ganz innerhalb der epitaktischen Schicht 18 gebildet werden. (Während die Tiefe der Wannen 32 durch einen Ätzprozeß erzeugt wird und derartige Prozesse vergleichsweise genau steuerbar sind, ist der Prozeß zur Bildung der Dicke der epitaktischen Schicht 18 nicht mit dieser Genauigkeit steuerbar. Es ist daher möglich, daß — falls die epitakiische Schicht 18 dünner ist als der beim Entwurf zugrunde gelegte Wert — die Bodenflächen 36 auf der Oberfläche 14 oder in geringem Ausmaß in den Wafer 12 hineinragend ausgebildet werden.) Es ist ferner ersichtlich, daß die Ausbildung von relativ flachen Wannen 32 einen Metallisierungsprozeß begünstigt da die Tiefe, bis zu der in diesem Metallisierungsprozeß die über die Isolationswannen 32 verlaufenden Verbindungsbahnen gebildet werden müssen, dann ebenfalls vergleichsweise gering ist.
Zur Vergrößerung des Isolationsgrades der verhältnismäßig flachen Wannen 32 wird ein p-leitender Dotierungsstoff, im vorliegenden Fall Borionen in Form von B ■*■ Yr Primärionen in die Bodenflächen 36 unter Anwendung bekannter Implantationsprozesse implantiert so daß Zonen 38 entstehen. Die Ionenimplantation ist in F i g. 3 durch nicht näher bezeichnete Pfeile angedeutet. Der Siliziumdioxidschicht 28 kommt damit zusätzlich zu ihrer Funktion als ätzmittelbeständige Maske bei der Bildung der Wannen 32 die Funktion einer Maske für den Ionenimplantationsprozeß zu, in dem sie die Seitenwände 34 gegen die Ionen abschirmt, während die Fenster 30 den Durchtritt der Ionen durch die Bodenflächen 36 ermöglichen. Die Verwendung von B + F2-Ionen bietet den Vorteil, daß sich einerseits leicht erhältliche Ionenimplantationsapparaturen mit hohem lonenstrom verwenden lassen, die in vergleichsweise kurzer Zeit implantieren und daß sich andererseits eine verhältnismäßig geringe Eindringtiefe (d. h. 100—180 nm) ergibt. Um eine derartig geringe Eindringtiefe bei der Verwendung reiner Borionen zu erreichen, ist üblicherweise ein Implantationsenergieniveau von 10—18 KeV erforderlich. Um bei diesem Energieniveau mit reinen Borionen eine kurze Implantationszeit zu erreichen, benötigt man eine Apparatur, die mit verhältnismäßig großen Stromwerten arbeitet. Derartige, mit niedrigem Energieni- veau und hohem Strom arbeitende Apparaturen stehen üblicherweise nicht so leicht zur Verfügung wie Apparaturen, die mit hohem Energieniveau und hohen lonenströmen arbeiten. Die B+F2 Primärionen werden hier mit einem Energieniveau von 70 KeV implantiert, wobei die Eindringtiefe in die Siliziumdioxidschicht kleiner als 150 nm gehalten wird. Wegen dieser geringen Eindringtiefe, d. h. von weniger als 150 nm, bieten die überhängenden oder abschirmenden Bereiche der Siliziumdioxidschicht 28, die eine nominale Dicke von 600 nm besitzen, eine hinreichende Abschirmung gegen das Eindringen von Ionen in die Seitenwände 34, obwohl die Kanten dieser Schicht 28, in der die Fenster 30 ausgebildet sind, sich infolge des Ätzprozesses leicht bis zu einer Dicke von 200 nm verjüngen, (wie dies durch die gestrichelten Linien 40 in F i g. 3 angedeutet ist. Die Dosierungen der Ionenimplantation liegen im vorliegenden Fall im Bereich von 1012 bis 1015 Ionen pro cm2, vorzugsweise bei 1013 Ionen pro cm2.
Der in dieser Weise ausgebildete Halbleiterkörper 10 wird anschließend für etwa 20 Minuten bei einer Temperatur im Bereich von 900°C bis 1000°C in einer inerten Atmosphäre, beispielsweise in einer Stickstoff- oder Argonatmosphäre erhitzt, um irgendwelche Schäden der Siliziumkristallstruktur auszuheilen, die durch den Ionenimplantationsprozeß verursacht sind. Danach wird die Siliziumdioxidschicht 28 entfernt. Dies geschieht im vorliegenden Fall mit einer Lösung aus Flußsäure (HF). Dann wird der Halbleiterkörper 10 in einer oxidierenden Atmosphäre von gesättigtem Sauerstoff auf eine Temperatur von 1000° C erhitzt, wodurch über die gesamte Oberfläche 20 einschließlich der Seitenwände 34 und der Bodenfläche 36 der Wannen 32 eine neue Siliziumdioxidschicht 42 wächst (Fig. 4). Im vorliegenden Fall ist die Siliziumdioxidschicht 42 auf eine Dikke von 300 nm angewachsen. Da der Halbleiterkörper 10 bei einer Temperatur im Bereich von 900° C bis 1000°C behandelt wurde, werden der Bor-Dotierungsstoff in der Basiszone 26 und die Borionen in den Zonen unter den Bodenflächen 36, d. h. die Zone 38, tiefer in den Halbleiterkörper 10 eingetrieben. Der Bor-Dotierungsstoff in der Basiszone 26 bildet dabei eine Basiszone 26, die eine Tiefe von 0,6 bis 0,8 μπι gemessen von der Oberfläche 20 besitzt. Das implantierte Bor wird ebenfalls weiter in den Körper 10 hineingetrieben und dehnt die Isolationszone 38 von den Bodenflächen 36 in der dargestellten Weise zumindest bis in das Substrat 12 aus. Man erkennt also, daß der Erhitzungsprozeß, der dazu dient, den Bor-Dotierungsstoff in die Basiszone 26 und das in die Zone 38 ionenimplantierte Bor bis zur jeweils gewünschten Tiefe weiter in den Halbleiterkörper 10 hineinzutreiben, gleichzeitig in der beschriebenen Weise die neue Siliziumdioxidschicht 42 bildet. Falls gewünscht, kann die Dicke der Schicht 42 gleichmäßig vergrößert werden, in dem Siliziumdioxid unter Anwendung eines üblichen chemischen Dampfablagerungsprozeß zugefügt wird.
Unter Verwendung eines üblichen photolithographischen Prozesses werden in der Siliziumdioxidschicht 42
öffnungen 48, 50 und 51 (F i g. 5) angebracht, die zur Bildung einer p-Ieitenden Basiskontaktzone 56, einer nleitenden Emitterzone 52 und einer η-leitenden Kollektorkontaktzone 54 dienen. Dabei können übliche Diffusions- oder Ionenimplantationsprozesse angewendet werden.
Sodann werden unter Anwendung üblicher Metallisierungsprozesse über Teilen der Siliziumdioxidschicht 42 und durch die in dieser Schicht gebildeten Fenster metallische Leiter 58b, 58e und 58c ausgebildet. Diese Leiter stellen den galvanischen Kontakt mit der Basis-, Emitter- und Kollektorzone 56,52 bzw. 54 her. Die resultierende Struktur ist in F i g. 6 dargestellt.
Im vorangehenden wurde die Bildung eines aktiven Halbleiterelementes, im vorliegenden Fall eines Transistors beschrieben. Dieses Halbleiterelement wird durch die ionenimpiantierten Zonen 38 und die in den herausgeätzten Wannen gebildete Oxidschicht 42 von den anderen (nicht dargestellten) aktiven oder passiven Halbleiterelementen isoliert, die auf der epitaktischen Schicht 18 ausgebildet sind und außerhalb der durch die Wannen 32 begrenzten Region liegen. Die ionenimplantierte Zone 38 bildet eine auf einem pn-übergang beruhende Isolierung während die herausgeätzten und oxidierten Wonnen 32 eine dielektrische Isolierung für das Halbleiterelement bilden. Durch die Ausbildung der ionenimplantierten Zonen 38 verringert sich die erforderliche Tiefe für die Wannen zur dielektrischen Isolation im Vergleich zu der Tiefe, die für diese Wannen erforderlich ist, wenn die ionenimplantierten Zonen nicht vorgesehen sind und die obenerwähnte zusätzliche Übergangs-Isolierung beitragen. Der oben beschriebene selbstausrichtende Prozeß, bei dem die ätzmittelbeständige Maske, die zur Bildung der Wannen 32 benötigt wird, auch als Maske zur Ionenimplantation dient stellt sicher, daß die ionenimplantierten Zonen 38 genau plaziert sind. Die anfängliche Verwendung eines anisotropen Ätzmittels bewirkt, daß die Wannen 32 mit vergleichsweise geringen Ungleichförmigkeiten zwischen der Oberfläche der epitaktischen Schicht 18 und den Seitenwänden 34 der Wannen 32 gebildet werden. Die fiache Tiefe der Wannen 32 und die geringen Ungleichförmigkeiten zwischen der Oberfläche der epitaktischen Schicht 18 und den Seitenwänden 34 der Wannen 32 erleichtern den Metalläsierungsprozeß, verringern damit die Herstellungskosten und verbessern die Fertigungsausbeute. Die Verwendung eines einzigen Erhitzungsprozesses, durch den gleichzeitig die Oberfläche des Halbleiterkörpers oxidiert wird und die Dotierungsstoffe der Basiszone 26 und der Zonen 38 weiter in den Halbleiterkörper 10 bis zu den jeweils gewünschten Tiefen hineingetrieben werden, verbessert ebenfalls die Fertigungsausbeute.
Bei einer ersten alternativen Variante wird nach der Ausbildung der Basiszone 26 und der Entfernung der Siliziumdioxidschicht 22, die in Verbindung mit Fig. 1 beschrieben wurden, eine verhältnismäßig dünne Siliziumdioxidschicht 80 die im vorliegenden Fall 50 nm dick ist, auf der Oberfläche 20 der epitaktischen Schicht 18 und der Basiszone 26 ausgebildet, wie dies aus F i g. 7 erkennbar ist Über dieser Siliziumdioxidschicht 80 wird eine Schicht 82 aus Siliziumnitrid (S13N4) von 50 bis 200 nm, vorzugsweise von 200 nm ausgebildet Hierzu wird irgendein übliches Verfahren, im vorliegenden Fall chemische Abscheidung aus der Dampfphase verwendet (Statt dessen kann auch ein Kathodenzerstäubungsprozeß stattfinden.) Die Bildung der dünnen Siliziumdioxidschicht 80 zwischen der epitaktischen Schicht 18 und der Siliziumnitridschicht 82 verhindert, daß sich in der Siliziumnitridschicht 82 innere Spannungen entwikkeln, wie sie im allgemeinen auftreten würden, wenn die Siliziumnitridschicht 82 unmittelbar auf der epitaktischen Schicht 18 ausgebildet wäre. Nach der Bildung der relativ dünnen Siliziumdioxidschicht 80 und der Siliziumnitridschicht 82 werden in diesen Schichten unter Anwendung üblicher photolithographischer Prozesse Fenster 30' ausgebildet. Die unerwünschten Bereiche der Siliziumnitridschicht 82 können alternativ auch durch eines der bekannten Hochfrequenz-Plasmaätzverfahren und eine photoresistive Maske entfernt werden. In dem Siliziumkörper 10 werden Wannen 32' gebildet, indem zunächst ein anisotropes und anschließend ein isotropes Ätzmittel angewendet wird, wie dies im Zusammenhang mit F i g. 2 erläutert wurde. Die Fenster 30' legen Bereiche der Oberfläche 20 der epitaktischen Schicht 18 frei, in denen Isolationswannen 32' um das aktive Halbleiterelement, im vorliegenden Fall einen Transistor, gebildet werden sollen. Somit dienen die Siliziumdioxidschicht 80 und die Siliziumnitridschicht 82 als ätzmittelbeständige Maske für die Bildung der Isolationswannen 32'. Die Isolationswannen 32' werden in die epitaktische Schicht 18 eingeätzt, indem zunächst ein anisotropes Ätzmittel mit der Oberfläche 20 in Berührung gebracht wird, die durch die Fenster 30 freigelegt ist. Hierdurch werden Wannen 32 mit abgeflacht keilförmigem Querschnitt erzeugt, deren Seitenwände 34' parallel zur (111)-Kristallgitter-Ebene des Substrats 12 verlaufen. Die Seitenwände 34' bilden deshalb mit der Oberfläche 20 einen spitzen Winkel. Die Wannen 32' werden sodann weiter geätzt, indem ein isotropes Ätzmittel mit dem durch die Fenster 30' freigelegten Silizium in Verbindung gebracht wird. Das isotrope Ätzmittel wirkt unter die Oxid-Nitrid-Schichten 80 bzw. 82, so daß diese Schichten 80 bzw. 82 ein Dach oder eine Abschirmung über den Seitenwänden 34' bilden, während die Fenster 32' die Bodenflächen 36' exponieren. Der zuletzt genannte Ätzprozeß wird beendet, bevor die Bodenflächen 36' der flachen Wannen 32' durch die Oberfläche 14 des Substrats 12 hindurchwandern, wie dies anhand von F i g. 3 beschrieben wurde.
Wie ebenfalls in Verbindung mit F i g. 3 beschrieben wurde, wird zur Verbesserung der von den flachen Wannen 32' gebildeten Isolierungen ein Dotierungsstoff aus p-leitenden Teilchen in die Zonen 38' unterhalb der Bodenflächen 36' ionenimplantiert, wie dies in F i g. 8 erkennbar ist. Die Oxid-Nitrid-Schichten 80 bzw. 82 dienen sowohl als ätzmittelbeständige Masken zur Bildung der Wannen 30' als auch als Maske für den Ionenimplantationsprozeß, da diese Schichten 80 bzw. 82 die Seitenwände 34' gegen diese Ionen abschirmen, während die Fenster 30' den Durchtritt der Ionen in die Bodenflächen 36' ermöglichen. Der Ionenimplantationsprozeß und der Prozeß zur Bildung der Wannen sind selbstausrichtende Prozesse, die sicherstellen, daß die Zonen 38' sich in den Bodenflächen 36' der Wannen 32' befinden.
Nach dem Ionenimplantationsprozeß werden die Siliziumdioxidschicht 80 und die Siliziumnitridschicht 82 von dem Halbleiterkörper 10 entfernt, wobei eine Lösung aus Flußsäure (HF) zur Entfernung der Oxidschicht 80 und eine geeignete heiße Phosphorsäurelösung zur Entfernung der Nitridschicht 82 verwendet werden. Nach der Entfernung der Schichten 80 und 82 wird die Oberfläche 20 oxiden, wie dies in Verbindung mit F i g. 4 beschrieben wurde. Dieser Oxidationsprozeß treibt den Bor-Dotierungsstoff in die Basiszone 26 und die B+F2-Ionen weiter in den Halbleiterkörper 10 bis zu
Q den gewünschten Tiefen und bildet gleichzeitig eine
:,C neue Siliziumdioxidschicht. Diese neue Siliziumdioxid-
ίί■» schicht wird in Zusammenhang mit der Ausbildung der
■V, Basis-, Emitter- und Kollektorzonen und anschließen-
!■/! den Metallisierung verwendet, wie dies in Verbindung
\"'; mit F i g. 5 und 6 beschrieben wurde.
:i Bei einer zweiten alternativen Ausführungsform wird
Ϊ% nach der Bildung der epitaktischen Schicht 18 eine ver-
;S gleichsweise dünne Siliziumdioxidschicht 80' von im
f>: vorliegenden Fall 50 nm Dicke auf der epitaktischen
p Schicht 18 ausgebildet, wie dies in F i g. 9 dargestellt ist.
;■; Eine Schicht aus Siliziumnitrid 82' wird auf der Silizium-
I dioxidschicht 80' gebildet, wie dies anhand von F i g. 7
;y. erläutert wurde. In den Schichten 80' und 82' werden
]';, Fenster 30" ausgebildet. In der epitaktischen Schicht 18
if werden isoiationswannen 32" ausgebildet, in dem der
ff anhand von F i g. 7 und 8 beschriebene anisotropische-
!?; isotropische Ätzprozeß angewendet wird. Ionen, die im
; vorliegenden Fall p-Leitfähigkeit besitzen, werden in
y den Halbleiterkörper 10 in der Nachbarschaft der Bo-
j> denflächen 36" implantiert, wobei der in Verbindung
)i mit F i g. 7 und 8 beschriebene selbstausrichtende Pro-
'?■ zeß Anwendung findet. Der Halbleiterkörper 10 wird in
ΐ eine oxidierende Atmosphäre eingebracht. Die aus SiIi-
i. zium bestehenden Seitenwände 34" und Bodenflächen
;| 36" der Wannen 32" oxidieren in dieser Atmosphäre
I und bilden eine Schicht 90 aus Siliziumdioxid auf den
j- Seitenwänden 34" und den Bodenflächen 36". Die Silizi-
■y. umnitridschicht 82' wird hingegen nicht oxidiert, und
ΐ, daher werden die Wannen 32" in der in F i g. 9 darge-
's stellten Weise mit dem Siliziumdioxid der Schicht 90 um
¥ 0,8 bis 1,2 μπι wieder aufgefüllt. Während dieses Erhit-
S zungsprozesses werden gleichzeitig der Bor-Dotie-
w rungsstoff in der Basiszone 26 und die in die Dotierungs-
,;i zonen 38" implantierten Ionen in den Halbleiterkörper
I 10 hineingetrieben, wie dies anhand von Fig.4 be-
[' schrieben wurde.
ί Nach dem Wiederauffüllen der Wannen 32" durch die
μ Bildung einer Siliziumdioxidschicht 90 wird heiße
f: Phosphorsäure angewendet, um die Siliziumnitrid-
:; schicht 82' zu entfernen. Anschließend wird eine Lösung
i: aus Flußsäure (HF) mit dem Halbleiterkörper 10 in Ver-
t bindung gebracht um 25 nm von Schicht 80' abzutragen.
!:' Da die hervorstehenden Kanten 95 dieser Schicht 80'
JS durch die Säure von oben und von unten angegriffen
|i; werden, werden von diesen vorstehenden Kanten 95
I 50 nm abgetragen, wenn von der Schicht 80' im übrigen
ϊ 25 nm abgetragen werden. Die nach oben weisende
[·; Oberfläche des Halbleiterkörpers 10 wird anschließend
|£ nach irgendeinem üblichen Verfahren, im vorliegenden
ψ. Fall durch chemische Dampfabscheidung mit einer SiIi-
f; ziumdioxidschicht 92 von im vorliegenden Fall 0,3 bis
p 1,0 μπι Dicke überzogen. Die Siliziumdioxidschicht 92
fif dient als Maske zur Bildung der Basis-, Emitter- und
Ii Kollektorkontaktzonen 56,52 bzw. 54. Metallische Lei-
H terbahnen 58b, 58e bzw. 58c werden nach der anhand
I von Fig.6 beschriebenen Weise ausgebildet. Da die
|i Schicht 92 selektiv in den Wannen 32' ausgebildet wird,
J| ist die Oberfläche, auf der die über die Wannen verlau-
I fenden Leiterbahnen ausgebildet werden, glatter als die
% in F i g. 6 dargestellte Oberfläche.
Hierzu 3 Blatt Zeichnungen
65

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen, bei dem auf einer Oberfläche (20) eines Körpers (10) aus Halbleitermaterial eine ätzbeständige Maske (28) mit Fenstern (30) angebracht wird und durch diese Fenster Isolierwannen (32) mittels eines isotropen Ätzmittels so in den Körper (10) eingeätzt werden, daß infolge der Unterschneidung der Maske die Seitenwände der Wannen (32) von der Maske überdeckt werden und die Fenster über Bodenflächen (36) der Wannen (32) liegen, und bei dem unter Beibehaltung der Maske (28) in die Bodenfläche (36) der Wannen (32) Ionen implantiert und dadurch Isolationszonen (38) ausgebildet werden, dadurch gekennzeichnet, daß vor Einwirken des isotropen Ätzmittels die Bereiche des Körpers innerhalb der Fenster (30) einem anisotropen Atzmittel ausgesetzt werden, so daß infolge der unterschiedlichen Ätzreaktion gegenüber den verschiedenen Kristallgitterebenen trapezförmige Wannen (32) mit ebenen Bodenflächen (36) und geneigten Seitenwänden (34) im wesentlichen ohne Unterschneidung der Maske (28) gebildet werden, daß auf die Oberfläche (20) des Körpers (10) einschließlich der Seitenwände (34) und der Bodenflächen (36) der Wannen (32) eine Oxidschicht (42) aufgebracht wird und daß in einem Metallisierungsprozeß auf der Oxidschicht (42) über die Wannen (32) verlaufende Verbindungsbahnen (58) gebildet werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Ionenimplantation durch Erhitzen des Körpers (10) die Oxidschicht (42) gebildet wird und dabei die implantierten Ionen weiter in den Körper (10) hineingetrieben werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Maske (80, 82), welche eine Schicht (82) aus nicht oxidierbarem Material enthält, verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Seitenwände (34 bzw. 34' bzw. 34") der Wannen (32, 32' bzw. 32") parallel zu einer (111) oder (331) oder (113)-Kristallgitterebene des Körpers (10) gebildet werden.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß vor Aufbringen der Maske (28, 80, 82) auf einem Halbleiterkörper (12) eine epitaktische Schicht (18) mit ebener Oberfläche gebildet wird, in die die Wannen (32 bzw. 32' bzw. 32") eingeätzt werden.
DE2758283A 1976-12-27 1977-12-27 Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen Expired DE2758283C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US75472376A 1976-12-27 1976-12-27

Publications (2)

Publication Number Publication Date
DE2758283A1 DE2758283A1 (de) 1978-07-06
DE2758283C2 true DE2758283C2 (de) 1986-06-12

Family

ID=25036034

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2758283A Expired DE2758283C2 (de) 1976-12-27 1977-12-27 Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen

Country Status (7)

Country Link
US (1) US4155783A (de)
JP (1) JPS5383585A (de)
CA (1) CA1090006A (de)
DE (1) DE2758283C2 (de)
FR (1) FR2375720A1 (de)
GB (1) GB1548778A (de)
IT (1) IT1090820B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572052A (en) * 1978-11-27 1980-05-30 Fujitsu Ltd Preparation of semiconductor device
US4677456A (en) * 1979-05-25 1987-06-30 Raytheon Company Semiconductor structure and manufacturing method
US4289550A (en) * 1979-05-25 1981-09-15 Raytheon Company Method of forming closely spaced device regions utilizing selective etching and diffusion
US4255212A (en) * 1979-07-02 1981-03-10 The Regents Of The University Of California Method of fabricating photovoltaic cells
GB2115609B (en) * 1982-02-25 1986-04-30 Raytheon Co Semiconductor structure manufacturing method
JPH073858B2 (ja) * 1984-04-11 1995-01-18 株式会社日立製作所 半導体装置の製造方法
US4824795A (en) * 1985-12-19 1989-04-25 Siliconix Incorporated Method for obtaining regions of dielectrically isolated single crystal silicon
JPS6327188U (de) * 1986-08-05 1988-02-23
US5399901A (en) * 1994-04-20 1995-03-21 General Instrument Corp. Semiconductor devices having a mesa structure and method of fabrication for improved surface voltage breakdown characteristics
US6822332B2 (en) * 2002-09-23 2004-11-23 International Business Machines Corporation Fine line circuitization
TWI404136B (zh) * 2010-04-13 2013-08-01 Univ Nat Taipei Technology 製作底切蝕刻微結構的製程方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3716425A (en) * 1970-08-24 1973-02-13 Motorola Inc Method of making semiconductor devices through overlapping diffusions
US3801390A (en) * 1970-12-28 1974-04-02 Bell Telephone Labor Inc Preparation of high resolution shadow masks
US3725160A (en) * 1970-12-30 1973-04-03 Texas Instruments Inc High density integrated circuits
US3748187A (en) * 1971-08-03 1973-07-24 Hughes Aircraft Co Self-registered doped layer for preventing field inversion in mis circuits
US3796612A (en) * 1971-08-05 1974-03-12 Scient Micro Syst Inc Semiconductor isolation method utilizing anisotropic etching and differential thermal oxidation
JPS4984380A (de) * 1972-12-19 1974-08-13
US4047195A (en) * 1973-11-12 1977-09-06 Scientific Micro Systems, Inc. Semiconductor structure
US3986200A (en) * 1974-01-02 1976-10-12 Signetics Corporation Semiconductor structure and method
US3901737A (en) * 1974-02-15 1975-08-26 Signetics Corp Method for forming a semiconductor structure having islands isolated by moats
US3920482A (en) * 1974-03-13 1975-11-18 Signetics Corp Method for forming a semiconductor structure having islands isolated by adjacent moats
JPS5289484A (en) * 1975-04-25 1977-07-27 Toyo Dengu Seisakushiyo Kk Semiconductor ic device
US3966514A (en) * 1975-06-30 1976-06-29 Ibm Corporation Method for forming dielectric isolation combining dielectric deposition and thermal oxidation
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
DE2529598C3 (de) * 1975-07-02 1978-05-24 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung mit bipolaren Transistoren
JPS5244173A (en) * 1975-10-06 1977-04-06 Hitachi Ltd Method of flat etching of silicon substrate
US4066473A (en) * 1976-07-15 1978-01-03 Fairchild Camera And Instrument Corporation Method of fabricating high-gain transistors

Also Published As

Publication number Publication date
FR2375720B1 (de) 1982-07-30
IT1090820B (it) 1985-06-26
JPS6123657B2 (de) 1986-06-06
DE2758283A1 (de) 1978-07-06
JPS5383585A (en) 1978-07-24
FR2375720A1 (fr) 1978-07-21
CA1090006A (en) 1980-11-18
US4155783A (en) 1979-05-22
GB1548778A (en) 1979-07-18

Similar Documents

Publication Publication Date Title
DE3628488C2 (de) Verfahren zur Herstellung von Isolationsstrukturen in MOS-Bauelementen
DE10345346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2703877C2 (de) MIS-Transistor von kurzer Kanallänge und Verfahren zu seiner Herstellung
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE2745857C2 (de)
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE3334624C2 (de)
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE4235534A1 (de) Verfahren zum isolieren von fets
DE3014363C2 (de)
DE3129558C2 (de)
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2615754C2 (de)
DE3588129T2 (de) Verbesserungen von Verfahren zum Herstellen von Chips mit einer integrierten Schaltung und auf diese Art hergestellte Chips
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE2640981C2 (de) Verfahren zur Herstellung von Halbleiteranordnungen durch Ionenimplantation
DE19709002A1 (de) Verfahren zur Erzeugung von überbrückten, dotierten Zonen
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee