DE3014363C2 - - Google Patents

Info

Publication number
DE3014363C2
DE3014363C2 DE3014363A DE3014363A DE3014363C2 DE 3014363 C2 DE3014363 C2 DE 3014363C2 DE 3014363 A DE3014363 A DE 3014363A DE 3014363 A DE3014363 A DE 3014363A DE 3014363 C2 DE3014363 C2 DE 3014363C2
Authority
DE
Germany
Prior art keywords
layer
mask
region
semiconductor body
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3014363A
Other languages
English (en)
Other versions
DE3014363A1 (de
Inventor
Michel Xavier Marie De Brebisson
Marc Caen Fr Tessier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3014363A1 publication Critical patent/DE3014363A1/de
Application granted granted Critical
Publication of DE3014363C2 publication Critical patent/DE3014363C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung entsprechend dem Oberbegriff des Pa­ tentanspruchs 1.
Es ist bekannt, daß die Eigenschaften von Halbleiteranordnun­ gen von der Form und den Abmessungen der verschiedenen im Halb­ leitermaterial gebildeten Elemente abhängig sind. Um das Verhal­ ten dieser Anordnungen bei sehr hohen Frequenzen zu verbessern, wird versucht, die Abmessungen zu verkleinern und die Genauig­ keit in den Positionierungen der Gebiete zu vergrößern.
Ein Verfahren der obengenannten Art ist u. a. aus der US-PS 39 40 288 bekannt. Bei diesem bekannten Verfahren wird eine Maske mit drei aufeinander liegenden Schichten aus abwechselnd Silicium­ oxid und Siliciumnitrid verwendet. Auf diese Weise ist es möglich, außer einem Emitter mit sehr kleinen Abmessungen eine Basis mit niedrigem Basiswiderstand r bb zu erhalten. Es ist aber mit dem­ selben Verfahren nicht möglich, eine gleichzeitige Selbstregistrie­ rung der Basiskontaktöffnung, der Emitterkontaktöffnung und der Kollektorkontaktöffnung und gegebenenfalls der Isolierzonen zu erhalten, wodurch es möglich wäre, diese Öffnungen in einem mini­ malen gegenseitigen Abstand ohne Berücksichtigung der Ausricht­ toleranzen aufeinanderfolgender Masken anzubringen.
Aus der DE-OS 28 13 673 (siehe Fig. 9-14) ist ein Verfahren be­ kannt, bei dem eine Maske mit mehreren Teilschichten verwendet wird, und bei dem die Emitterzone, die Emitterkontaktelektrode, und die Basiskontaktzone und Basiskontaktelektrode selbstregi­ strierend gebildet werden können. Die Kollektorkontaktzone und die Kollektorkontaktelektrode werden in einer gesonderten Insel angebracht, die von einem tiefen Isoliergebiet aus Siliciumoxid umgeben und mittels einer vergrabenen Schicht mit der Kollektor­ zone verbunden ist.
Der vorliegenden Erfindung liegt die Aufgabe zu­ grunde, ein Verfahren der eingangs genannten Art zu schaffen, bei dem Kontaktöffungen des Emitters, der Basis und des Kollektors selbstregistrierend erhalten und zu gleicher Zeit Kontaktöffnungen und Diffusionsfenster oder Implantationsfenster minimaler Breite mit minimalen Abständen zwischen diesen Öffnungen und diesen Fenstern hergestellt werden können.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Kontaktöffnungen und die Grenzen der verschiedenen Gebiete, die durch das Verfahren nach der Erfindung erzeugt werden, sind alle durch die Maske bestimmt, die am Anfang des Vorgangs gebil­ det ist.
Die Fenster, die zu beiden Seiten des genannten zweiten Masken­ teils durch selektive Entfernung der zwei Ränder der unteren Teil­ schicht gebildet werden, weisen eine Breite auf, die praktisch gleich der Tiefe der Unterätzung der unteren Teilschicht ist, wodurch diesen Fenstern, die als Kontaktöffnungen dienen müssen, eine minimale Abmessung gegeben werden kann.
Der gegenseitige Abstand des Basiskontaktfensters und des Kollek­ torkontaktfensters, die zu beiden Seiten des zweiten Maskentei­ les gebildet werden, ist von der Breite dieses Teiles abhängig. Diesem gegenseitigen Abstand kann ein optimaler Wert gegeben wer­ den, der erwünschtenfalls sehr klein sein kann und nur durch Iso­ lationsbedingungen zwischen den Kontakten beschränkt wird. Ebenso wird der gegenseitige Abstand des Emitters und des Basiskontaktes durch den gegenseitigen Abstand der beiden Maskenteile in der ge­ nannten Maske bestimmt. Dieser gegenseitige Abstand kann einen sehr geringen Wert aufweisen.
Außer den Vorteilen einer minimalen Emitterbreite und eines sehr geringen inneren Basiswiderstandes r bb ermöglicht das Ver­ fahren nach der Erfindung eine Selbstregistrierung der Zonen und Fenster, die für die Emitter-, Basis- und Kollektorkontakte benötigt werden.
Die Weiterbildung der Erfindung nach Anspruch 2 weist u. a. den Vorteil auf, daß die Auswahl unter verschiedenen Materialien für die Bildung der Maske vergrößert wird, wodurch es möglich ist, eine Kombination von Schichten zu bestimmen, die die Selektivität der Ätzung unter den einfachsten Betriebsbedingungen gewährlei­ sten.
Das Verfahren nach der Erfindung ermöglicht nicht nur eine Selbst­ registrierung der aktiven Gebiete und Zonen des Transistors so­ wie der Fenster für die Kontakte, sondern auch eine Selbstregi­ strierung tiefer Isolierzonen einer integrierten Schaltung, ins­ besondere wenn sie durch dielektrisches Material gebildet werden.
Zur Herstellung der Teile der Maske erforderliche Abdeck­ schichten bestimmen nicht die Abmessungen der Gebiete und der Öffnungen und erfordern daher keine große Genauigkeit in der Abmessung oder der Lage in bezug auf die Maske selber. Diese Abdeck­ schichten können aus lichtempfindlichem Lack oder aus einem organischen Material vom Polyamidtyp hergestellt werden, wenn die aktiven Gebiete und Kontaktzonen durch Ionenimplantation erzeugt werden.
Die durch das Verfahren nach der Erfindung hergestellte Anordnung weist eine Struktur auf, die für die Anwendung bei hohen Frequenzen besonders günstig ist: Die Abmessungen sind minimal und genau. Die inneren Basiswiderstände sind sehr gering. Au­ ßerdem wird der Abstand zwischen der Basiskontaktzone und der Kollektorkontaktzone mit großer Genauigkeit erhalten.
Einige Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im fol­ genden näher beschrieben. Es zeigen
Fig. 1A bis 1H schematische Schnitte durch eine Halbleiteranordnung entsprechend den wich­ tigsten aufeinanderfolgenden Stufen der Herstellung durch ein erstes Ausführungsbeispiel der Verfahren nach der Erfindung,
Fig. 1I einen schematischen Schnitt durch einen anderen Transistortyp, der durch das anhand der Fig. 1A bis 1H beschriebene Verfahren hergestellt werden kann, in der Endstufe seiner Herstellung,
Fig. 2A bis 2N schematische Schnitte durch eine Halbleiteranordnung, die gemäß einem wei­ teren Ausführungsbeispiel der Erfindung hergestellt ist,
Fig. 3A bis 3I Draufsichten entsprechend den Schnitten nach den Fig. 2A bis 2N, und
Fig. 4A bis 4D eine Abwandlung des an Hand der Fig. 2 beschriebenen Ausführungsbeispiels des Verfahrens nach der Erfindung.
Es sei bemerkt, daß in den Figuren die Ver­ hältnisse, insbesondere was die Dicke der verschiede­ nen Schichten anbelangt, der Deutlichkeit halber nicht berücksichtigt sind.
Fig. 1A bis 1H zeigen in verschiedenen Stufen ihrer Herstellung eine Halbleiteranordnung mit mindestens einem Transistor mit seinen drei aufeinan­ derfolgenden Gebieten, deren Leitungstypen sich ab­ wechseln: einem sehr schmalen Emitter, einer Basis und einem Kollektor. Das Basisgebiet enthält mehrere Teile: einen inneren Teil, der unter dem Emitter liegt, und einen äußeren Teil, der einen sich fluchtrecht zu dem inneren Teil er­ streckenden ersten Teil, eine Basiskontaktzone und ei­ ne Verbindungszone zwischen dem ersten Teil und der Kontaktzone enthält.
Die Anordnung wird, ausgehend von einem flachen Halbleiterkörper, im allgemeinen aus Silizium, hergestellt, von dem mindestens der Oberflächenteil, in dem der Kollektor gebildet werden wird, einen er­ sten Leitungstyp aufweist. Dieser Oberflächenteil des Halbleiterkörpers ist in den Fig. 1A bis 1H mit 1 bezeichnet.
Auf der oberen Fläche dieses Halbleiter­ körpers 1 wird eine Maske aus mehreren Schich­ ten gebildet, unter denen mindestens eine erste, untere Teilschicht 2 und eine zweite Teilschicht 3, die über der unteren Teilschicht 2 angebracht ist. Diese Schichten sind aus verschiede­ nen in bezug aufeinander selektiv ätzbaren Materialien hergestellt, so daß die untere Teilschicht 2 selektiv in bezug auf die zweite Teilschicht geätzt werden kann, und umge­ kehrt.
Als untere Teilschicht kann z. B. eine Schicht 2 aus Siliziumnitrid mit einer Dicke von 0,06 bis 0,1 µm und als zweite Teilschicht eine Schicht 3 aus Siliziumoxid mit einer Dicke von 0,1 bis 0,2 µm verwendet werden. Die Maske ist in Fig. 1A dargestellt und enthält einen ersten Maskenteil 4 und Öffnungen, wie die Öffnung 5, die an den Rand des Teiles 4 grenzt. Die Maske enthält weiter einen zweiten Maskenteil 8 in der Nähe des ersten Tei­ les 4, der von diesem Teil durch die Öffnung 5 getrennt ist.
Über die Öffnung 5 der Maske wird in den Halbleiterkörper 1 ein Dotierungsstoff vom zweiten Leitungstyp eingeführt, wodurch der eine Ver­ bindungszone 9 für den äußeren Teil des Basisgebiets erhalten wird.
Dieser Dotierungsstoff wird vorzugsweise in einer hohen Konzentration z. B. mit Hilfe von Ionen­ implantation angebracht. Eine Abdeckschicht 10 aus photoempfindlichem Lack oder aus einem organischen Material vom Polyamidtyp kann dabei dazu benutzt wer­ den, den Teil 5 a der Öffnung in der Maske zu schützen, an dem die Einführung von Dotierungsstoff nicht er­ wünscht ist. Auch könnte eine Diffusionstechnik zum Erhalten der Verbindungszone 9 verwendet werden, wo­ bei die untere Teilschicht 2 auf dem Teil 5 a der Öffnung in der Maske erhalten bleiben müßte; dies ist mit der gestrichelten Linie 11 in Fig. 1A angegeben, wobei die Lage des zweiten Maskenteiles 8 durch die zweite Schicht 3 dieses Teiles definiert ist. Nach der Dif­ fusion kann der zweite Teil 8 in die Konfiguration gebracht werden, wie sie durch volle Linien in Fig. 1A dargestellt ist, wobei der Teil der zweiten Teilschicht 3 als Referenz bei der selektiven Entfernung der unteren Teilschicht 2 verwendet wird.
Nach Fig. 1B wird durch laterale Ätzung der unteren Teilschicht 2 von der Öffnung 5 her ein Rand 12 dieser Schicht am Umfang des ersten Maskenteils 4 entfernt. Während dieser Bearbeitung wird der zwei­ te Maskenteil 8 von einer Abdeckschicht 13 geeigneter Art, z. B. aus polymerisiertem Photolack, geschützt. Die zweite Teilschicht 3 des Maskenteiles 4 wird dann selektiv entfernt, wobei die Schutzschicht 13 oder eine andere Abdeckschicht 13 a ähnlicher Form ver­ wendet wird, wie in Fig. 1C dargestellt ist. Daher bleibt von dem ersten Maskenteil 4 nur die untere Teilschicht 2 zurück. Von der freien Oberfläche des Halbleiterkörpers 1 her wird dann eine Dotierung vom zweiten Leitungstyp z. B. durch Ionenimplantation zur Bildung des äußeren Teiles 14 des Basisgebietes des Transistors am Umfang des ersten Maskenteiles 4 an­ gebracht. Das implantierte Gebiet erstreckt sich an­ dererseits bis zu der Grenze der Abdeckschicht 13 a in einem Teil der Verbindungszone 9 vom gleichen Leitungstyp, so daß der gemeinsame Teil 14 a für eine gute elektrische Kontinuität zwischen der Verbindungs­ zone 9 und dem äußeren Teil 14 des Basisgebietes sorgt.
Es ist einleuchtend, daß die Grenzen der Abdeckschicht 13 a (ebenso wie die der Abdeckschicht 13) keine große Genauigkeit erfordern.
Nach Entfernung der Schicht 13 a wird eine isolierende Maskenschicht 15 über die ganze freie Oberfläche des Halbleiterkörpers 1 z. B. durch Oxi­ dation bei hoher Temperatur angebracht, wobei die untere Teilschicht 2 aus Siliciumnitrid den Halbleiterkörper an den Stellen des ersten und des zweiten Maskentei­ les 4, 8 maskiert, wie in Fig. 1D dargestellt ist; die isolierende Maskenschicht 15 wird an den Stellen gebildet, an denen die zweite Teilschicht 3 und die untere Teil­ schicht 2 beide entfernt sind. Es sei bemerkt, daß die untere Teilschicht 3, die im vorliegenden Beispiel aus Siliziumnitrid besteht, selektiv in bezug auf die isolierende Maskenschicht aus Oxid 15 geätzt werden kann, wodurch es, wie noch näher auseinandergesetzt werden wird, möglich wird, die untere Teilschicht 2 meh­ rere Male zu ätzen, während die isolierende Masken­ schicht 15 erhalten bleibt, ohne daß eine sehr ge­ nau angebrachte Schutzschicht erforderlich ist.
Andererseits bietet die im vorliegenden Beispiel genannte Tatsache der Erhaltung der isolie­ renden Maskenschicht 15 durch thermische Oxidation der freien Oberfläche des Halbleiterkörpers den Vor­ teil, daß die genannte Schicht 15 nicht an der Stelle des zweiten Maskenteiles gebildet wird, an dem die genannte Schicht 15 nicht erwünscht ist. Dasselbe Ergebnis könnte durch anodische Oxidation der freien Oberfläche des Halbleiterkörpers erzielt werden.
Es können auch andere bekannte Techniken angewandt werden, die es ohne genaue Photomaskierungsbearbeitung ermöglicht, Teile einer isolierenden Maskenschicht zu entfernen, die die Oberfläche der Maskenteile 4, 8 bedeckt, wo­ bei die Möglichkeit zur selektiven Ablagerung oder Entfernung von Material benutzt wird.
Wie in Fig. 1E angegeben ist, wird dann die untere Teilschicht 2 des Masken­ teiles 8 einer lateralen Ätzbehandlung unterworfen, wobei von diesem zweiten Teil zwei Ränder 17 und 18 der genannten Schicht entfernt und an den Stel­ len der genannten Ränder zwei Fenster 17 a und 18 a gebildet werden. Das Fenster 17 a ist für die Basis­ elektrode des Transistors und das Fenster 18 a für die Kollektorelektrode bestimmt. Diese beiden Fen­ ster liegen zu beiden Seiten des zweiten Maskenteils 8. Beim Ätzen der beiden Ränder 17 und 18 der unteren Teil­ schicht 2 im zweiten Maskenteil 8 wird der erste Maskenteil 4 von einer Abdeckschicht 20 z. B. der gleichen Art wie die Abdeckschicht 13 geschützt (Fig. 1B). Die Abdeckschicht 20 darf weit aus dem Umfang des verbleibenden Teiles des ersten Masken­ teiles hervorragen, so daß eine sehr genaue Posi­ tionierung dieser Abdeckschicht nicht erforderlich ist.
Dann wird die Abdeckschicht 20, gleich wie der Teil der zweiten Teilschicht 3 des zweiten Masken­ teiles 8, entfernt. Die letztere Ätzbehandlung kann ohne Schutz der isolierenden Maskenschicht 15 durch­ geführt werden, z. B. dadurch, daß sichergestellt wird, daß die zweite Teilschicht 3 einen Stoff enthält, durch den die Lösungsgeschwindigkeit in einer Lösung von Fluorwasserstoffsäure wesentlich größer im Vergleich zu dem reinen Siliziumoxid ist, das die Schicht 15 bildet. Von der Isolierschicht 15 bleibt dann ein genügend dicker Teil zurück. In einer ande­ ren Ausführungsform könnte auch die Schicht 15 dicker als die zweite Teilschicht 3 gemacht werden.
Mit Hilfe einer neuen Abdeckschicht 21 (siehe Fig. 1F) aus z. B. polymerisiertem Photolack wird das Fenster 17 a für den Basiskontakt selektiert. Über die­ ses Fenster wird in dem Halbleiterkörper durch Ionen­ implantation ein Dotierstoff vom zweiten Leitungs­ typ angebracht, wodurch eine Kontaktzone 22 gebildet wird, die an die Verbindungszone 9 des Basisgebiets des Transistors grenzt.
Anschließend wird die Abdeckschicht 21 ent­ fernt und mit einer anderen Abdeckschicht 23 (in Fig. 1F durch eine gestrichelte Linie dargestellt) das Fenster 18 a selektiert. Über dieses Fenster wird ebenfalls durch Ionenimplantation ein Dotierstoff vom ersten Leitungstyp zum Erhalten der Kontaktzone 24 für den Kollektor des Transistors eingeführt. Es ist einleuchtend, daß die Abdeckschichten 21 und 23 keine große Positionierungsgenauigkeit erfordern.
Wie in Fig. 1G angegeben ist, wird schließ­ lich die Lage des Emitters des Transistors mit Hilfe einer Abdeckschicht 25 aus polymerisiertem Photolack selektiert und der verbleibende Teil 4 a des ersten Maskenteils selektiv entfernt, wodurch das Fenster 4 b freigelegt wird. Die Breite dieses Fensters ist in bezug auf die anfängliche Breite des ersten Masken­ teiles der Maske durch laterale Ätzung der Unterschicht verkleinert, wie oben angegeben ist.
Über das Fenster 4 b werden in den Halbleiter­ körper durch zwei aufeinanderfolgende Ionenimplanta­ tion zunächst ein Dotierstoff vom ersten Leitungs­ typ und dann ein Dotierstoff vom zweiten Leitungs­ typ eingeführt. Der letztgenannte Dotierstoff wird tie­ fer als die erstere implantiert und/oder derart ge­ wählt, daß sein Wärmediffusionskoeffizient höher als der des ersten Dotierstoffes ist. Auf diese Weise werden das Emittergebiet 26 und der innere Teil 27 des Basisgebietes des Transistors gebildet.
Nach Entfernung der Abdeckschicht 25 wird eine Wärmebehandlung zur Wiederverteilung der implan­ tierten Dotierstoffe durchgeführt und während die­ ser Behandlung diffundieren diese Dotierstoffe bis zu optimalen, vorher bestimmten Tiefen.
Die Herstellung der Anordnung wird mit der Anbringung der Elektroden beendet, die einen Kontakt mit den drei Gebieten des Transistors bilden, wobei die Elektrode 28 unmittelbar mit dem Emittergebiet 26 in Kontakt kommt, die Elektrode 29 mit dem inneren Basisgebiet 27 (über die Verbindungs- und Kontaktzonen 22) in Kon­ takt kommt und die Elektrode 30 mit dem durch das ur­ sprüngliche Material der Scheibe 1 gebildeten Kollek­ torgebiet in Kontakt kommt. Die fertige Anordnung ist in Fig. 1H dargestellt.
Fig. 1I zeigt einen Schnitt durch einen auf gleiche Weise hergestellten Transistor, dessen Basis und Kollektor sich symmetrisch zu beiden Seiten des Emittergebietes erstrecken. Dieser Transistor weist also zwei Basiselektroden (29 und 29′) und zwei Kollek­ torelektroden (30 und 30′) auf. Außer dem Vorteil eines Emitters mit sehr geringen Abmessungen weist dieser Transistor einen sehr niedrigen Basiswiderstand r bb auf. Die Herstellung desselben mittels des obenbe­ schriebenen Verfahrens ist dadurch möglich, daß der zweite Maskenteil 8 in zwei identische symmetrisch zu jeder Seite der mittleren Insel 4 liegende Mas­ kenteile aufgespalten wird.
Das Beispiel, das nachstehend an Hand der Schnitte 2 A bis 2 N und der Draufsichten 3 A bis 3 I be­ schrieben wird, bezieht sich auf die Herstellung ei­ nes bipolaren integrierten Transistors, in dem das tiefe Isoliergebiet, das den Transistor gegen andere in demselben Halbleiterkristall integrierte Elemente isoliert, zugleich mit den Gebieten dieses Transistors selbstregistrierend angebracht wird.
Fig. 2A zeigt einen Siliziumkörper 40 mit einem Substrat 41, das p-leitend und schwach dotiert ist. Im Substrat sind durch Ablagerung eines n-Typ- Dotierstoffes, wie Antimon, und Diffusion dieses Dotierstoffes vergrabene Schichten gebildet, wie die Schicht 42, die an der Stelle des herzustellen­ den Transistors liegt. Auf dem Substrat 41 ist dann eine epitaktische Schicht 43 aus n-leitendem Sili­ zium angebracht, die z. B. mit Arsen dotiert ist und einen spezifischen Widerstand in der Größenordnung von 0,5 bis 2,5 Ω · cm aufweist.
Die stark dotierten vergrabenen Schichten 42 sind durch Zonen 44 voneinander getrennt, die z. B. durch Borimplantation erhalten sind und dazu dienen, die Bildung von Kanälen zu verhindern, die in einer späteren Stufe an der Grenzfläche zwischen einem Halb­ leitermaterial und einer Isolierzone auftreten könn­ ten und die einen Kurzschluß zwischen Gebieten her­ beiführen könnten, die nach wie vor gegeneinander isoliert sein sollen. Die Schicht 42 muß einen Kol­ lektorstromweg bilden, der den Strom zu dem Kollektor­ kontakt des Bipolartransistors führt.
Auf der oberen Fläche der epitaktischen Schicht 43 wird eine dünne Schicht 45 aus Silizium­ oxid mit einer Dicke in der Größenordnung von 0,02 µm erzeugt, die die Oberfläche des Siliziums schützen muß. Dann wird eine Siliziumnitridhilfs­ schicht 46 angebracht. Die Schichten 45 und 46 kön­ nen auf allgemein bekannte Weise (z. B. durch thermi­ sche Oxidation bei 900°C für das Oxid und durch Plasmaniederschlag für das Nitrid) gebildet werden.
Auf der Schicht 46 wird eine Schicht 47 aus Aluminiumoxid durch Kathodenzerstäubung oder durch anodische Oxidation einer Aluminiumschicht erzeugt.
Schließlich wird die zweite Schicht 48 aus Siliziumnitrid erzeugt. Statt durch das übliche Ver­ fahren bei hoher Temperatur (750 bis 900°C), bei dem die Umwandlung des Aluminiumoxids der Unterschicht 47 in eine allotropische Varietät (Al2O3) folgen könnte, die sich sehr schwer ätzen läßt, wird die Schicht 48 in einem Plasmareaktor bei z. B. einer Temperatur in der Größenordnung von 300°C erzeugt.
Die Dicken dieser drei letzten Schichten liegen zwischen 0,05 und 0,08 µm für die Hilfsschicht 46, zwischen 0,10 und 0,20 µm für die untere Teilschicht 47 und zwischen 0,10 und 0,16 µm für die zweite Teil­ schicht 48.
Mit Hilfe eines photoempfindlichen Lackes wird auf der Schicht 48 eine Abdeckschicht 49 gemäß der Konfiguration der Basismaske angebracht. Die Ab­ deckschicht 49 enthält u. a. einen Teil 491, der über der Stelle des Emitters liegt, und einen Teil der Basis der herzustellenden Transistors (Teil 492), der über der Stelle liegt, die sich von dem Basis­ kontakt zu dem Kollektorkontakt des Transistors er­ streckt, sowie zwei sich seitlich erstreckende Teile 493 und 494, die nur teilweise in Fig. 2A darge­ stellt sind und die am Umfang des tieferen zu bil­ denden Isoliergebietes liegen, das den Transistor umgeben muß.
Der Teil 491 kann z. B. rechteckig sein und Abmessungen von 8 µm × 4 µm aufweisen; der Teil 492, der beispielsweise ein Quadrat ist, weist Abmessungen von 8 µm × 8 µm auf. Die Ränder der Teile 491 und 492 liegen in einem gegenseitigen Abstand von 4 µm; die Teile 493 und 494 liegen in einem Abstand von z. B. 7 µm von den Teilen 492 bzw. 491.
Wie in Fig. 2B dargestellt ist, wird die zweite Teilschicht 48 über die Öffnungen in der Abdeck­ schicht 49 geätzt. Ein Plasma auf Basis von Kohlen­ stofftetrafluorid und von Sauerstoff wird vorzugs­ weise für diese Ätzung verwendet; auf diese Weise können hohe Temperaturen vermieden werden und wird nahezu kein ungünstiger Einfluß auf die unterlie­ gende untere Teilschicht aus Aluminiumoxid 47 ausgeübt. In der zweiten Schicht 48 werden Teile 481 und 482 ge­ bildet, die links von dem Teil 482 und rechts von dem Teil 481 in Fig. 2B Grenzen des zu bildenden tiefen Isoliergebietes markieren.
Dann wird die Abdeckschicht 49 entfernt und die Oberflächen der Nitridteile 481 und 482 werden oxidiert (siehe Fig. 2C). Diese Oxidation wird bei einer verhältnismäßig niedrigen Temperatur (700°C) so durchgeführt, daß die Umwand­ lung des Aluminumoxids der unteren Teilschicht 47 in eine chemisch beständige allotropische Schicht ver­ hindert wird. Diese Oxidation wird in einer Atmos­ phäre von Sauerstoff und Wasserstoff bei einem Druck in der Größenordnung von 25 bar durchgeführt, wobei die Temperatur zwischen 630°C und 690°C liegt. Die so gebildete dünne Oxydnitridschicht 50 weist eine Dicke in der Größenordnung von 0,01 µm auf.
Wie aus Fig. 2D und aus der Draufsicht der Fig. 3A, (die dem zwischen den senkrechten Linien IIIA der Fig. 2D liegenden Teil entspricht) hervor­ geht, wird dann auf der Scheibe eine Abdeckschicht 51 aus polymerisiertem Photolack gebildet. Diese Ab­ deckschicht schützt teilweise die Aussparung, die sich zwischen den Teilen 481 und 482 befindet, und läßt die Teile der unteren Teilschicht 47 frei, die in den ande­ ren Aussparungen der Schicht 48 liegen, die der Stel­ le des zu bildenden Isoliergebietes entsprechen.
Die untere Teilschicht 47 aus Aluminiumoxid wird dann mit Hilfe einer Lösung von Aluminiumfluorid in Essigsäure geätzt. Die Ätzung wird an der Schicht 46 aus Siliziumnitrid beendet und von der unteren Teilschicht bleibt die Fläche 471 zurück. Die Schicht 46 wird danach z. B. mit Hilfe eines Fluoridplasmas auf die oben für die Schicht 48 beschriebene Weise geätzt. Die Ätzung wird durch die dünne Schicht 45 aus Sili­ ziumnitrid, die den Siliziumkörper schützt, beendet. Die Schicht 50 maskiert die Teile 481 und 482 der zweiten Teilschicht während dieses Ätzschrittes. Von der Hilfsschicht bleibt dann der Teil 461 zurück.
Nach Fig. 2E und der Draufsicht 3B (die dem Teil der zwischen den senkrechten Linien IIIB liegenden Teil der Fig. 2E entspricht) wird eine neue Abdeckschicht 52 aus polymerisiertem Photolack gebildet. Diese Abdeckschicht schützt die Aussparung, die sich zwischen den Teilen 481 und 482 befindet, und bedeckt größtenteils die Seitenkanten 481 a und 481 b, 482 a und 482 b, die zu der Schnittfläche der Fig. 2E der genannten Teile 481 und 482 parallel sind (siehe Fig. 3B), ebenso wie die entsprechenden Seitenkanten der Teile 471 und 461. Dann wird in la­ teraler Richtung der Teil 471 aus Aluminiumoxid ge­ ätzt. Diese Ätzung wird mit einer Lösung von Phosphor­ säure bei einer Temperatur von 60°C durchgeführt. Bei dieser Temperatur wird das Siliziumnitrid nicht ange­ griffen. Außerdem schützt die Oxidschicht 45 das darun­ terliegende Silizium. Die Ätzung führt Unterätzung herbei, die in Fig. 2E den Rändern 53 a (rechts vom Teil 471) und 53 b (links vom Teil 471) der Unter­ schicht 53 mit einer Tiefe von etwa 2 µm entspricht. Diese Ätzung legt die Hilfsschichtränder 58 a und 58 b auf den rechten und linken Seiten des Teiles 461 frei.
Die gestrichelten Linien T 1 und T′ 1 in der Draufsicht der Fig. 3B geben in dieser Stufe die seit­ liche Begrenzung des Aluminiumoxidteiles 471 an. Die etwas tiefere Höhlungen lassen sich erkennen, die auf bekannte Weise durch die chemische Ätzung an den Ecken des genannten Teiles 471 erhalten sind.
Anschließend werden die Abdeckschicht 52 und durch Eintauchen des Körpers in ein Bad von Fluorwasserstoffsäure selektiv die Oxydnitridschicht 50 sowie die freigelegten Teile der Oxidschicht 45 entfernt. Dann ist eine erste Öffnung 54 a der Maske erhalten.
Durch Ätzung über die erste Öffnung 54 a wird Silizium des Halbleiterkörpers mit Hilfe einer Lösung von Fluorwasserstoffsäure, Salpetersäure, Essigsäure und Jod entfernt. Diese Lösung greift das Siliziumnitrid und das Aluminiumoxid nicht oder nahe­ zu nicht an. Die Ätzbehandlung wird fortgesetzt, bis eine Nut mit einer Tiefe zwischen der Hälfte und zwei Dritteln der Dicke, die das tiefe Isoliergebiet durch die epitaktische Schicht 43 hindurch bis in das Sub­ strat 41 aufweisen muß, erhalten ist. Die Nuten wer­ den danach durch thermische Oxidation mit Silizium­ oxid gefüllt. Dies erfolgt durch Oxidation unter Druck bei einer Temperatur unter 700°C, um, wie oben bereits angegeben ist, die Umwandlung des Aluminium­ oxids zu verhindern. Die Oxidation wird in einr At­ mosphäre gesättigten Wasserdampfs bei einem Druck von 90 bar bei einer Temperatur von 650°C durchgeführt; die Oxidation dauert 2 bis 10 Stunden, je nach der Dicke der Schicht 43. Das so gebildete tiefe Isolier­ gebiet ist in Fig. 2F mit 55 bezeichnet; das Oxid weist seitlich an der Oberfläche "Vogelschnabel­ profile" von etwa 1 µm auf, die in der Zeichnung dargestellt sind.
Das Gebiet 55 isoliert in der Schicht 43 ein Gebiet, in dem nun der Transistor hergestellt wer­ den kann.
Nach Fig. 2G und der Draufsicht 3C (die dem zwischen den Linien IIIC der Fig. 2G liegenden Teil entspricht) wird auf der Scheibe eine neue Abdeck­ schicht 56 aus polymerisiertem Photolack angebracht, die die Öffnung 54 a füllt und die Öffnung zwischen den Nitridteilen 481 und 482 freiläßt. Durch die­ se Öffnung wird der Aluminiumoxidteil 471 mit Hilfe einer Phosphorsäurelösung von 60°C geätzt, wodurch er in zwei Teile 4711 und 4712 aufgeteilt wird. Dann wird der darunterliegende Teil 461 aus Siliziumnitrid ebenfalls mit Plasma auf Basis von Fluorid und von Sauerstoff geätzt, wodurch er in zwei Teile 4611 und 4612 aufgeteilt wird. Während dieser Ätzung wer­ den die freigelegten Ränder der Teile 481 und 482 auch einer Ätzbearbeitung unterworfen; weil die Schicht 48 aber anfänglich in einer größeren Dicke als die Schicht 46 angebracht ist, bleibt schließlich eine genügende Dicke an Material am Rande der Teile 481 und 482 übrig.
Bis auf die dünne Oxidschicht 45 ist nun eine zweite Öffnung 54 b in der Maske gebildet, wo­ durch zu beiden Seiten dieses zweiten Teiles 54 b zwei Maskenteile erhalten sind: ein erster Masken­ teil 57 a, der das Emittergebiet des Transistors be­ deckt und von oben nach unten in der Figur den Teil 481 (zweite Teilschicht) und den Teil 4711 (untere Teilschicht) sowie einen Hilfsteil 4611 enthält; und ein zweiter Maskenteil 57 b, der insbesondere das Kollektorgebiet des Transistors bedeckt, das durch einen Teil des Gebietes 43 a gebildet wird und den Teil 482 (zweite Teil­ schicht) und den Teil 4712 (untere Teilschicht), sowie einen Hilfsteil 4612 enthält.
Dann werden in lateraler Richtung die Teile 4711 und 4712 von der Öffnung 54 b der Maske her ge­ ätzt. So wird ein Rand 53 c des Teiles 4711 des ersten Maskenteiles 57 a entfernt, wodurch ein Streifen 58 c der Hilfsschicht auf dem Teil 4611 freigelegt wird; ebenfalls wird ein Rand 53 d des Teiles 4712 des zweiten Maskenteiles 57 b ent­ fernt, wodurch ein Streifen 58 d der Hilfsschicht auf dem Teil 4612 freigelegt wird. Diese laterale Ätzung, die in einer Phosphorsäurelösung bei 60°C durchgeführt wird, wird bis zu einer Tiefe von 1 µm fortgesetzt.
Die gestrichelten Linien T 2 und T 1, T′ 2 und T′ 1 in der Draufsicht der Fig. 3C markieren die Sei­ tengrenzen in dieser Stufe der Teile 4711 bzw. 4712. Die Ätzung ist etwas stärker an den Ecken der ge­ nannten Teile, was durch die Krümmungen der Enden der genannten gestrichelten Linien angedeutet ist.
Über die Öffnung 54 b der Maske und über die dünne Oxidschicht 45 wird in den Halbleiterkör­ per durch Implantation von Borionen die Verbindungs­ zone 59 des Basisgebietes des Transistors gebildet. Die Bedingungen (Energie und Dosis) werden derart ge­ wählt, daß diese Verbindungszone einen Flächenwider­ stand von höchstens 50 Ω aufweist.
Nach Fig. 2H und der Draufsicht 3D (die den Teil der Fig. 2H, der zwischen den senkrechten Linien IIID liegt, entspricht) wird eine neue Abdeckschicht 60 z. B. aus einem polymerisierten Photolack angebracht, die den zweiten Maskenteil 57 b schützt und den ersten Maskenteil 57 a freiläßt.
Der Teil 481 der zweiten Schicht 48 wird dann durch Ätzen mit Plasma auf Basis von Fluorid und Sauer­ stoff, gleich wie die Streifen 58 a und 58 c des Teiles 4611 der Hilfsschicht 46, entfernt.
Ebenfalls wird die untere Teilschicht 4711 des ersten Maskenteiles 57 a mit Hilfe einer Lösung von Phosphorsäure bei 60°C entfernt. Der Teil 4613 der Hilfsschicht, der den verbleibenden Teil des ersten Maskenteiles bildet, bleibt erhalten und dient als Maske während der nächsten Implantationsstufe von Borionen, durch die der äußere Teil 61 des Basis­ gebietes des Transistors erzeugt wird. Die Implan­ tationsbedingungen werden derart gewählt, daß der Quadratwiderstand in diesem Teil 61 in der Nähe von 400 Ω liegt.
Die Teile 61 der Basis zu beiden Seiten der Schicht 4613 weisen eine Breite von etwa 1 µm auf.
In Fig. 2H ist weiter eine Zone 62 darge­ stellt, die z. B. einen Teil des äußeren Basisgebietes eines benachbarten Transistors bildet und zugleich mit dem Teil 61 erzeugt werden kann.
Nach Fig. 2I wird dann die Abdeckschicht 60 entfernt. Der freiliegende Teil der dünnen Oxidschicht 45 wird ebenfalls z. B. durch ein schnelles Eintauchen in eine Lösung von Fluorwasserstoffsäure, der Ammo­ niumfluorid zugesetzt ist, entfernt. Die Schicht 45 ist verhältnismäßig dünn, so daß während der Ent­ fernung derselben die Eigenschaften des Isolierge­ bietes 55 sich nahezu nicht ändern.
Eine Isolierschicht 63 mit einer Dicke zwischen 0,1 und 0,3 µm wird auf der freiliegenden Oberfläche des Siliziumkörpers durch Oxidation unter Druck bei 650°C erzeugt, wie bereits im Zusammenhang mit dem Isoliergebiet 55 angegeben wurde, wobei Um­ wandlung des Aluminumoxids des zweiten Maskenteiles 57 b verhindert wird.
Nach Fig. 2J und der Draufsicht 3E (die dem zwischen den senkrechten Linien IIIE liegenden Teil der Fig. 2J entspricht) wird eine neue Abdeck­ schicht 66 aus polymerisiertem Photolack erzeugt, die den Siliziumnitridteil 4613 bedeckt und den zweiten Maskenteil 57 b freiläßt. Der Siliziumnitrid­ teil 482 wird dann, ebenso wie die Streifen 58 b und 58 d des Teiles 4612 der Hilfsschicht 46, durch Ätzen mit Plasma auf Basis von Fluorid und Sauerstoff ent­ fernt. Ebenfalls wird die untere Teilschicht 4712 des zwei­ ten Maskenteiles 57 b mit Hilfe einer Lösung von Phos­ phorsäure bei 60°C entfernt.
Dann werden zwei Fenster 67 und 68 an der Oberfläche des Gebietes 43 a der epitaktischen Schicht erhalten (es ist nicht erforderlich, in diesen Fen­ stern die dünne Oxidschicht 45 zu entfernen). Diese Fenster weisen eine Breite von etwa 1 µm auf, wobei die Unterätztiefe und das Fenster 67 mit dem "Vogel­ schnabelprofil" des Isoliergebietes 55 berücksichtigt sind.
Die Abdeckschicht 66 wird entfernt und nach Fig. 2K und der Draufsicht 3F (die dem zwischen den senkrechten Linien IIIF der Fig. 2K liegenden Teil entspricht) wird eine neue Abdeckschicht 70 aus poly­ merisiertem Photolack erzeugt, die die ganze Ober­ fläche, mit Ausnahme des Fensters 68, schützt. Über dieses Fenster wird durch Implantation von Borionen die Basiskontaktzone 71 erzeugt. Diese ist mit dem äußeren Teil 61 durch die Verbindungszone 59 ver­ bunden.
Die Abdeckschicht 70 wird dann entfernt und nach Fig. 2L und der Draufsicht 3G (die dem zwischen den senkrechten Linien IIIG liegenden Teil der Fig. 2L entspricht) wird mit Hilfe einer anderen Abdeck­ schicht aus polymerisiertem Photolack 72, die nur das Fenster 67 freiläßt, die Kollektorkontaktzone 73 durch Implantation von Arsenionen erzeugt. Weiter ist in Fig. 2L eine Kollektorkontaktzone 74 für einen benachbarten Transistor dargestellt, die zugleich mit der Kontaktzone 73 erzeugt werden kann.
Die Abdeckschicht 72 wird dann wieder ent­ fernt und nach Fig. 2M und der Draufsicht 3H (die dem zwischen den senkrechten Linien IIIH liegenden Teil der Fig. 2M entspricht) wird eine neue Abdeckschicht 77 aus polymerisiertem Photolack erzeugt, die nur den Teil 4613 (den verbleibenden Teil des ersten Masken­ teiles) der Hilfsschicht 46 aus Siliziumnitrid frei­ läßt. Der Teil 4613 wird, gleich wie der darunterlie­ gende Teil der dünnen Oxidschicht 45, auf übliche Weise entfernt. Dann ist ein Fenster erhalten, über das das Emittergebiet 78 und der innere Teil 79 des Basisgebietes des Transistors durch Arsenimplan­ tation bzw. eine Implantation von Borionen im Sili­ zium erzeugt werden. Die letztgenannte Implantation erfolgt mit einer derartigen Dosis, daß ein Flächenwiderstand von 800 Ω erhalten wird. Die Breiten der unteren Teilschicht des Teiles 4711 und des Teiles 4613 der Hilfsschicht und die Tiefe der Unterätzung können derart gewählt werden, daß ein Emittergebiet mit einer Breite von etwa 1 µm erhalten wird.
Weiter sind in Fig. 2M ein Emittergebiet 80 und ein eigenleitendes Basisgebiet 81 eines be­ nachbarten Transistors dargestellt, die zugleich mit den obengenannten Gebieten 78 und 79 implan­ tiert sind.
Die Abdeckschicht 77 wird anschließend entfernt, wonach eine Wärmebehandlung zur gleichmäßigen Verteilung der implantierten Dotierstoffe durch­ geführt wird. Die Ausheizung wird in einer neutralen Atmosphäre von z. B. Stickstoff bei einer Temperatur zwischen 900°C und 1050°C während etwa 30 Minuten durchgeführt. Die verschiedenen Gebiete der Anord­ nung müssen durch diese Ausheizung ihre Tiefe und ihre optimale endgültige Dotierungskonzentration erreichen.
Die Herstellung des Transistors wird durch die Erzeugung von Leiterbahnen, die meistens aus Aluminum bestehen, vollendet. Zur Herstellung dieser Leiterbahnen kann jedes bekannte Verfahren angewandt werden. Fig. 2N zeigt die Leiterbahn 90, die auf dem Emittergebiet 78 einen Kontakt bildet, die Leiterbahn 91, die einen Kon­ takt auf dem Basisgebiet (genauer gesagt auf der Ba­ siskontaktzone bildet), und die Leiterbahn 92, die einen Kontakt auf dem Kollektorgebiet 43 a bildet. Im oben beschriebenen Falle können diese Leiterbahnen eine Breite von 4 µm und einen gegenseitigen Abstand von 2 µm aufweisen.
Der fertige Transistor ist im Schnitt nach Fig. 2N und in der Draufsicht 3I dargestellt. Diese Figuren zeigen außerdem eine Leiterbahn 93, der einen Kontakt auf dem Kollektorgebiet eines benachbarten Transistors bildet, sowie eine Leiterbahn 94, die einen Kontakt auf dem Emittergebiet eines anderen benach­ barten Transistors bildet.
An Hand der Fig. 4A bis 4D wird nun eine Abwandlung des oben beschriebenen Ausführungsbeispiels erörtert.
Die Abwandlung steht im Zusammenhang mit dem Ersatz von Aluminiumoxid durch Siliziumoxid als Ma­ terial für die untere Teilschicht 47 und dem Ersatz von Siliziumoxid durch Aluminiumoxid für die Erzeugung des tiefen Isoliergebietes 55.
Im vorhergehenden Beispiel war es erforder­ lich, einige Vorkehrungen in bezug auf die angewende­ ten Temperaturen - insbesondere die Temperatur für die Erzeugung von Siliziumnitrid - zu treffen, um zu vermeiden, daß das Aluminiumoxid der unteren Teilschicht 47 ätzbeständig wird.
Im vorliegenden Ausführungsbeispiel wird diese Schwierigkeit vermieden.
Fig. 4 zeigen nur jene Stufen der Her­ stellung, die von dem in den Fig. 2 veranschau­ lichten Verfahren wesentlich verschieden sind. Die­ selben Bezugsziffern werden für Teile, die denen in Fig. 2 entsprechen, angewandt.
Es wird von der Stufe ausgegangen, in der nur die zweite Teilschicht in Muster geätzt ist. Diese Stufe (die der Fig. 2B entspricht) ist in Fig. 4A dargestellt.
In Fig. 4A sind insbesondere die epitak­ tische Schicht 43, die dünne Siliziumoxidschicht 45, die Hilfsschicht aus Siliziumnitrid 46, die untere Teil­ schicht 47, die hier aus Siliziumoxid besteht (das z. B. mit Phosphor dotiert ist, um die Ätzgeschwin­ digkeit in bezug auf die des reinen Oxids zu ver­ größern) und die zweite Teilschicht 48 aus Silizium­ nitrid dargestellt. In dieser zweiten Teilschicht 48 sind Teile 481 und 482 über die Öffnungen einer Ab­ deckschicht 49 mit der Konfiguration der Hauptmaske gebildet.
Das Siliziumnitrid und das Oxid können auf übliche Weise ohne irgendwelche Beschränkung in bezug auf die Wachstumstemperatur niedergeschla­ gen werden. Die Dicken der Ablagerungen 45, 46, 47 und 48 sind nahezu gleich denen im vorhergehenden Ausführungsbeispiel.
Nach Fig. 4B werden nacheinander - und mit der Abdeckschicht 51 - die untere Teilschicht aus Oxid 47 (auf übliche Weise mit Hilfe einer Lösung von Ammo­ niumfluorid und Fluorwasserstoffsäure), und dann die Hilfsschicht 46 aus Nitrid mit Hilfe eines Plasmas aus Kohlenstofftetrafluorid und Sauerstoff oder durch ein anderes geeignetes Verfahren gegebenenfalls sogar durch Verfahren die eine hohe Temperatur erfordern (weil die Unterschicht 47 nun aus Silizimoxid und nicht aus Aluminiumoxid gebildet ist) geätzt. Es sei bemerkt, daß keine Oxynitridschicht, wie die Schicht 50 der Fig. 2, auf den Teilen 481 und 482 ange­ bracht ist; demzufolge sind diese Teile während der Ätzung der Hilfsschicht 46, die, wie diese Teile, aus Siliziumnitrid hergestellt ist, etwas angegrif­ fen.
In dieser Stufe der Herstellung wird die Abdeckschicht 51 entfernt. Dann werden durch Ein­ tauchen der Scheibe in ein Bad von Fluorwasserstoff­ säure die freiliegenden Teile der Oxidschicht 45 ent­ fernt. Diese Ätzung bringt eine geringe unbedeutende Aushöhlung der unteren Teilschicht 471 mit sich, die im Ver­ gleich zu der genannten Schicht 45 viel dicker als diese Schicht ist.
Dann ist die erste Öffnung 54 a erhalten, über die das Silizium des Halbleiterkörpers mit Hilfe einer Lösung von Fluorwasserstoffsäure, Sal­ petersäure, Essigsäure und Jod geätzt wird; diese Lösung, die in bezug auf das Siliziumnitrid neutral ist, ist sehr wenig aggressiv in bezug auf das Sili­ ziumoxid. Dadurch wird eine Nut 200 quer über die epitaktische Schicht 43 bis zu dem unterliegenden Substrat 41 erhalten (Tiefe der Höhlung ≃ 1,3 µm, unter der Voraussetzung, daß die Schicht 43 1 µm dick ist). In trockenem Sauerstoff bei 1000°C wird auf den Wänden der Nut eine Siliziumoxidschicht 201 angebracht.
Nach Fig. 4C wird dann auf der Oberfläche eine Aluminiumschicht 203 mit einer Dicke von 0,7 bis 0,8 µm bei einer epitaktischen Schicht mit einer Dicke von etwa 1 µm abgelagert. Diese Schicht ist nicht gleichmäßig; das in der Nut 200 niedergeschlagene Aluminium 203 A ist von dem verbleibenden Teil der Schicht getrennt. Nur auf diesem Aluminium 203 A wird wieder eine dünne Schicht 204 aus dichtem Aluminium­ oxid mit einer Dicke von etwa 0,1 µm erzeugt. Zum Er­ halten dieser Schicht 204 wird auf bekannte Weise anodische Oxidation durchgeführt, wobei der Körper 40 in ein Bad einer Lösung von Weinsteinsäure oder Ammoniumtartrat bei einer Temperatur in der Nähe von 500°C eingetaucht wird; die Al-Schicht 203 A wird mit der positiven Klemme eines Gleichspannungsgenera­ tors verbunden, während eine andere Elektrode, die z. B. aus Aluminium hergestellt und in das Bad ein­ getaucht ist, mit der negativen Klemme dieses Gene­ rators verbunden wird. Zwischen den beiden Elektro­ den wird ein Potentialunterschied von 40 bis 120 V während eines Zeitintervalls angelegt, das je nach der verwendeten Spannung zwischen 1 und 5 Minuten liegt. Da das unter diesen Bedingungen erzeugte Alu­ miniumoxid dicht ist, wird die Anodisation automatisch beendet.
Dann wird selektiv das nicht anodisierte Aluminum z. B. durch Ätzen in einer Lösung von Eisen­ chlorid entfernt. Während dieser Behandlung maskiert die dichte Schicht 204 das darunterliegende Aluminium 203 A. Anschließend wird die Schicht 204 durch Ein­ tauchen der Scheibe in eine Lösung reiner wasser­ freier Essigsäure, der Ammoniumfluorid (10 bis 40 g/l) zugesetzt ist, entfernt. Diese Lösung ist in bezug auf das Siliziumnitrid und das Silizium neutral und greift nur in sehr geringem Maße das Siliziumoxid an.
Dann wird zu vollständiger Oxidation des freigelegten Aluminiums 203 A übergegangen. Das Alu­ minium wird in diesem Falle in poröses Aluminiumoxid umgewandelt, so daß die ganze verbleibende Schicht 203 A in Al2O3 umgewandelt wird. Das Aluminium kann durch anodische Oxidation in einem Bad auf Schwefel­ säurebasis oder vorzugsweise auf Oxalsäurebasis (80 g/l Wasser) bei einer Speisespannung von 12 bis 15 V umgewandelt werden. Das Aluminium 203 A, das 0,7 bis 0,8 µm dick ist, wird in etwa 3 Minuten in po­ röses Aluminiumoxid umgewandelt, wobei der Strom nahezu 60 mA beträgt.
Diese Umwandlung von Al in Al2O3 geht mit einer Volumenvergrößerung einher, so daß nach Be­ handlung das Aluminiumoxid das Gesamtvolumen der Nut 200 in Anspruch nimmt. So ist das Isoliergebiet 55 gebildet. Im vorliegenden Falle ist die Oberfläche des genannten Gebietes ebener als im vorhergehenden Ausführungsbeispiel; insbesondere erscheint nicht der "Vogelschnabel". Diese Stufe der Herstellung ist in Fig. 4D dargestellt.
Der Teil 471 kann dann einer lateralen Ätz­ behandlung in einer üblichen Lösung von Fluorwasserstoff­ säure, der Ammoniumfluorid zugesetzt ist, unterworfen werden, wodurch die in Fig. 2F dargestellte Stufe er­ reicht ist.
Die Herstellung des Transistors kann dann auf die an Hand der Fig. 2G bis 2N beschriebene Weise vollendet werden. Selbstverständlich ist es er­ forderlich, die anfänglich zum Ätzen einer unteren Teilschicht 47 aus Aluminiumoxid verwendete Lösung durch die Lösung von Fluorwasserstoffsäure, der Ammoniumfluorid zugesetzt ist zu ersetzen, die erforderlich ist, weil diese untere Teil­ schicht aus Siliziumoxid besteht. Auf zwei Detailpunkte wird jedoch die Aufmerksamkeit gelenkt:
  • - Während der seitlichen Ätzung der Teile 4711 und 4712 aus Oxid, was zum Freilegen der Streifen der Schichten 58 c und 58 d in den Teilen 4611 und 4612 der Hilfsschicht 46 führt (siehe Fig. 2G) wird auch der Teil der Oxidschicht 45 entfernt, der auf dem Boden der Öffnung 54 b der Maske liegt. Diese Oxidschicht muß wiederhergestellt werden, um das darunterliegende Silizium zu maskieren, wenn später der Teil 481 und die Streifen 58 a und 58 c des Teiles 4611, die alle aus Nitrid bestehen, entfernt werden. Zur Wiederher­ stellung der Schicht 45 reicht es aus, den Siliziumkörper 40 10 bis 15 Minuten in rauchende Salpetersäure oder Schwefelsäure einzutauchen, der Wasserstoffperoxid zugesetzt ist, wonach die Herstellungsbearbeitungen, wie sie an Hand der Fig. 2H usw. beschrieben ist, fortgesetzt werden können.
  • - Während der Entfernung der Oxidschicht 4712 (siehe Fig. 2J) kann nicht vermieden werden, daß die isolierende Maskenschicht 63, die ihrerseits aus Oxid besteht, angegriffen wird. Dieser Angriff der Schicht 63 ist aber sehr oberflächlich, weil das dotierte Oxid des Teiles 4712 viel schneller als die genannte Schicht 63 geätzt wird. Das Oxid 45 wird auch in den Fenstern 67 und 68 entfernt, aber dies ist gar nicht bedenklich für die weiteren Herstellungsschritte.

Claims (14)

1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper (1; 40), der an einer Oberfläche mit einem Transistor mit einem Emittergebiet (26; 78) und einem Kollektorgebiet (1, 24; 42, 43 a, 73) vom ersten Leitungstyp und einem zwischenliegenden Basisgebiet (27, 14, 9, 22; 79, 61, 59, 71) vom zweiten Leitungstyp versehen wird, wobei auf der Ober­ fläche eine Maske, die mindestens zwei Teilschichten ent­ hält, und zwar eine untere, erste Teilschicht (2; 471) und eine darüber gebildete, zweite Teilschicht (3; 481) die in bezug aufeinander selektiv ätzbar sind, angebracht wird, wobei diese Maske einen ersten Maskenteil (4; 481, 4711) ent­ hält, der das Emittergebiet und einen äußeren Teil des Basis­ gebiets am Umfang des Emittergebiets bedeckt und von einer Öffnung (5; 54 b) begrenzt wird, über die zur Bildung des äuße­ ren Teils (9; 59) des Basisgebiets eine Zone vom zweiten Lei­ tungstyp in dem Halbleiterkörper erzeugt und die untere Teil­ schicht (2; 471) selektiv geätzt wird, wobei durch seitliche Ätzung ein Randbereich der unteren Teilschicht des ersten Maskenteiles entfernt wird, wonach über den auf diese Weise freigelegten Teil der Oberfläche des Halbleiterkörpers zur weiteren Bildung des äußeren Teils des Basisgebiets wieder ein den zweiten Leitungstyp erzeugenden Dotierungsstoff (14; 61) in den Halbleiterkörper eingeführt wird, und an den Stellen der Oberfläche des Halbleiterkörpers, an denen die untere Teilschicht und die entfernte zweite Teilschicht des ersten Maskenteils die Oberfläche des Halbleiterkörpers nicht mehr bedecken, eine Isolierschicht (15; 63) gebildet wird, die an die das noch zu bildende Emittergebiet bedeckende Teil­ schicht des ersten Maskenteils grenzt und in bezug auf die die untere erste Teilschicht und die zweite Teilschicht der Maske selektiv ätzbar ist, wonach der erste Maskenteil (2; 4613) völlig entfernt werden kann und über das auf diese Weise erhaltene Fenster das Emittergebiet (26; 78) und der innere Teil (27; 79) des Basisgebiets gebildet werden, dadurch gekennzeichnet, daß eine Maske verwendet wird, die einen zweiten Masken­ teil (8; 482, 4712) aufweist, der von dem ersten Maskenteil durch die Öffnung (5; 54 b) in der Maske getrennt ist, daß die untere Teilschicht (2, 4712) des zweiten Maskenteils ebenfalls selektiv geätzt wird, wobei durch seitliche Ätzung der Randbereich der unteren Teilschicht in diesem zweiten Maskenteil an mindestens zwei Stellen entfernt wird, wodurch zwei Fenster (14 a, 18 a, 67, 68) erhalten werden, von denen eines, das auf der Seite der die zwei Maskenteile trennender Öff­ nung in der Maske liegt für die Bildung einer Basiselektrode (29; 91) bestimmt ist, währed das andere, das auf der gegen­ überliegenden Seite des zweiten Maskenteiles liegt, für die Bildung einer Kollektorelektrode (30; 92) bestimmt ist, und daß über das erste dieser zwei Fenster eine Kontaktzone (22; 71) vom zweiten Leitungstyp im Halbleiterkörper erzeugt wird, die mit der über die den ersten und den zweiten Masken­ teil trennende Öffnung im Halbleiterkörper zur Bildung des äußeren Teils des Basisgebiets erzeugten Zone (9; 59) verbun­ den ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Maske mindestens drei Teilschichten (48, 47, 46) ent­ hält, von denen eine (46) als Hilfsschicht unter der un­ teren ersten Teilschicht (47) angebracht ist, wobei diese Hilfsschicht derart gewählt ist, daß sie ebenfalls selektiv in bezug auf die Isolierschicht (63) geätzt werden kann, die an die das noch zu bildende Emittergebiet bedeckende Teil­ schicht des ersten Maskenteils grenzt und in bezug auf die die untere erste Teilschicht und die zweite Teilschicht der Maske selektiv ätzbar ist, und daß infolge der seitlichen Ätzung der unteren ersten Teilschicht ein Streifen (58 b, 58 d) der Hilfsschicht freigelegt wird, der seinerseits selektiv in bezug auf die Isolierschicht (63) entfernt wird um die zwei Fenster (68, 67) zu erzeugen, die für die Bildung der Basis- und der Kollektorelektrode benutzt werden.
3. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß mindestens eine (2; 46) der Teilschichten der Maske die Oxidation des Halbleiterkörpers verhindert, und daß die Iso­ lierschicht (15; 63), die an die das noch zu bildende Emitter­ gebiet bedeckende Teilschicht des ersten Maskenteils grenzt und in bezug auf die die untere erste Teilschicht und die zweite Teilschicht der Maske selektiv ätzbar ist, durch Oxidation der freien Oberfläche des Halbleiterkörpers ge­ bildet wird.
4. Verfahren nach den Ansprüchen 2 und 3, dadurch gekennzeichnet, daß die Hilfsschicht (46) auch die Teilschicht ist, die die Oxidation des Halbleiterkörpers verhindert.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß in den Halbleiterkörper (41) ein tiefes Isoliergebiet (55) am Umfang des Transistors gebildet wird und hierfür in der mindestens zwei Teilschichten enthaltende Maske (46, 47, 48) eine weitere an den ersten Maskenteil (471, 481) grenzende, die Oberfläche des Halbleiterkörpers freilegende Öffnung über dem zu bildenden tiefen Isoliergebiet angebracht wird, wobei in der unteren Teilschicht (47) zuerst eine Öffnung erzeugt wird, die gerade das zu bildende tiefe Isoliergebiet über­ deckt, und durch diese Öffnung hindurch das tiefe Isolier­ gebiet (55) gebildet wird, und in der unteren Teilschicht (47) eine über diese Öffnung hinausgehende Öffnung ( 53 a, b) erzeugt wird, die außer dem tiefen Isoliergebiet wenigstens eine den äußeren Teil (61) des Basisgebiets ergebende Zone über­ deckt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das tiefe Isoliergebiet (55) aus einem dielektrischen Material gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein Halbleiterkörper (41) aus Silicium verwendet wird,
daß das dielektrische Material, daß das tiefe Isoliergebiet (55) bildet durch Oxidation des Siliciums unter Druck bei einer Temperatur von weniger als 700°C erhalten wird, und
daß als untere, erste Teilschicht (47) der Maske, eine Schicht aus Aluminiumoxid verwendet wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die untere, erste Teilschicht (47) aus Aluminiumoxid durch anodische Oxidation einer Aluminiumschicht erhalten wird.
9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß ein Halbleiterkörper (41, Fig. 4) aus Silicium, als dielek­ trisches Material für das tiefe Isoliergebiet (55) Aluminium­ oxid und als untere erste Teilschicht (47) der Maske eine Schicht aus dotiertem Siliciumoxid verwendet werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Aluminiumoxid des tiefen Isoliergebietes durch ano­ dische Oxidation einer Aluminiumschicht (203 A) erhalten wird.
11. Verfahren nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, daß die selektive seitliche Ätzung der unteren ersten Teilschicht (47) des zweiten Maskenteils in zwei gesonder­ ten Schritten durchgeführt wird, und zwar in einem Schritt in der der Randbereich (58 b) der unteren, ersten Teilschicht entfernt wird, der zu dem tiefen Isoliergebiet (55) benach­ bart ist, und in einem Schritt in dem der Randbereich (58 a) der unteren, ersten Teilschicht entfernt wird, der zu dem äußeren Teil (59) des Basisgebietes benachbart ist.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß eine Kollektor- (29; 73) und die Basiskontaktzone (22; 71) innerhalb der Fenster (18 a, 17 a; 67, 68) für die Bildung der Kollektor (30; 92) und der Basiselektrode (29; 91) durch Ionen­ implantation von den ersten bzw. den zweiten Leitungstyp erzeugenden Dotierungsstoffen gebildet werden.
13. Verfahren nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, daß als zweite Teilschicht (48) der Maske eine Schicht aus Siliciumnitrid verwendet wird.
14. Verfahren nach einem der Ansprüche 7 bis 13, dadurch gekennzeichnet, daß als Hilfsschicht (46) der Maske eine Schicht aus Sili­ ciumnitrid verwendet wird.
DE19803014363 1979-04-20 1980-04-15 Verfahren zur herstellung integrierter schaltungen mit hilfe einer mehrschichtenmaske und durch dieses verfahren hergestellte anordnungen Granted DE3014363A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7910086A FR2454698A1 (fr) 1979-04-20 1979-04-20 Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede

Publications (2)

Publication Number Publication Date
DE3014363A1 DE3014363A1 (de) 1980-11-06
DE3014363C2 true DE3014363C2 (de) 1987-11-26

Family

ID=9224560

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803014363 Granted DE3014363A1 (de) 1979-04-20 1980-04-15 Verfahren zur herstellung integrierter schaltungen mit hilfe einer mehrschichtenmaske und durch dieses verfahren hergestellte anordnungen

Country Status (8)

Country Link
US (2) US4368573A (de)
JP (1) JPS55141753A (de)
AU (1) AU5753680A (de)
CA (1) CA1165901A (de)
DE (1) DE3014363A1 (de)
FR (1) FR2454698A1 (de)
GB (1) GB2047960B (de)
NL (1) NL8002199A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57149770A (en) * 1981-03-11 1982-09-16 Mitsubishi Electric Corp Manufacture of semiconductor device
US4443932A (en) * 1982-01-18 1984-04-24 Motorla, Inc. Self-aligned oxide isolated process and device
JPS58127374A (ja) * 1982-01-25 1983-07-29 Hitachi Ltd 半導体装置の製造方法
JPS58130575A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 電界効果トランジスタの製造方法
US4561168A (en) * 1982-11-22 1985-12-31 Siliconix Incorporated Method of making shadow isolated metal DMOS FET device
US4586243A (en) * 1983-01-14 1986-05-06 General Motors Corporation Method for more uniformly spacing features in a semiconductor monolithic integrated circuit
US4571817A (en) * 1985-03-15 1986-02-25 Motorola, Inc. Method of making closely spaced contacts to PN-junction using stacked polysilicon layers, differential etching and ion implantations
NL8501992A (nl) * 1985-07-11 1987-02-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
NL8503408A (nl) * 1985-12-11 1987-07-01 Philips Nv Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan.
US4748103A (en) * 1986-03-21 1988-05-31 Advanced Power Technology Mask-surrogate semiconductor process employing dopant protective region
US4812417A (en) * 1986-07-30 1989-03-14 Mitsubishi Denki Kabushiki Kaisha Method of making self aligned external and active base regions in I.C. processing
JPS63182860A (ja) * 1987-01-26 1988-07-28 Toshiba Corp 半導体装置とその製造方法
GB2204992A (en) * 1987-05-05 1988-11-23 British Telecomm Bipolar transistor
US4933295A (en) * 1987-05-08 1990-06-12 Raytheon Company Method of forming a bipolar transistor having closely spaced device regions
US5064773A (en) * 1988-12-27 1991-11-12 Raytheon Company Method of forming bipolar transistor having closely spaced device regions
DE3915650A1 (de) * 1989-05-12 1990-11-15 Siemens Ag Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
DE4308958A1 (de) * 1993-03-21 1994-09-22 Prema Paezisionselektronik Gmb Verfahren zur Herstellung von Bipolartransistoren
US5470801A (en) * 1993-06-28 1995-11-28 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JP3772456B2 (ja) * 1997-04-23 2006-05-10 三菱電機株式会社 太陽電池及びその製造方法、半導体製造装置
US6339024B1 (en) * 2000-06-28 2002-01-15 International Business Machines Corporation Reinforced integrated circuits
JP6057106B2 (ja) * 2013-05-29 2017-01-11 株式会社Joled 薄膜トランジスタ装置とその製造方法、および表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3717507A (en) * 1969-06-19 1973-02-20 Shibaura Electric Co Ltd Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion
US3940288A (en) * 1973-05-16 1976-02-24 Fujitsu Limited Method of making a semiconductor device
JPS5329555B2 (de) * 1974-11-22 1978-08-22
HU172486B (hu) * 1974-11-25 1978-09-28 Styapas S Janushonis Sposob poluchenija poluprovodnikov
FR2305022A1 (fr) * 1975-03-21 1976-10-15 Western Electric Co Procede de fabrication de transistors
GB1543845A (en) * 1975-05-27 1979-04-11 Fairchild Camera Instr Co Production of a narrow opening to a surface of a material
JPS5816337B2 (ja) * 1975-06-13 1983-03-30 日本電気株式会社 半導体装置の製造方法
NL7507733A (nl) * 1975-06-30 1977-01-03 Philips Nv Halfgeleiderinrichting.
US4127864A (en) * 1975-06-30 1978-11-28 U.S. Philips Corporation Semiconductor device
US4061530A (en) * 1976-07-19 1977-12-06 Fairchild Camera And Instrument Corporation Process for producing successive stages of a charge coupled device
US4115797A (en) * 1976-10-04 1978-09-19 Fairchild Camera And Instrument Corporation Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector
US4111726A (en) * 1977-04-01 1978-09-05 Burroughs Corporation Bipolar integrated circuit process by separately forming active and inactive base regions
NL7703941A (nl) * 1977-04-12 1978-10-16 Philips Nv Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze.
US4131497A (en) * 1977-07-12 1978-12-26 International Business Machines Corporation Method of manufacturing self-aligned semiconductor devices
US4267557A (en) * 1978-06-08 1981-05-12 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device
US4261763A (en) * 1979-10-01 1981-04-14 Burroughs Corporation Fabrication of integrated circuits employing only ion implantation for all dopant layers
US4392149A (en) * 1980-03-03 1983-07-05 International Business Machines Corporation Bipolar transistor

Also Published As

Publication number Publication date
JPH0147901B2 (de) 1989-10-17
AU5753680A (en) 1980-10-23
CA1165901A (en) 1984-04-17
DE3014363A1 (de) 1980-11-06
US4608588A (en) 1986-08-26
FR2454698B1 (de) 1982-09-03
US4368573A (en) 1983-01-18
GB2047960B (en) 1983-04-20
JPS55141753A (en) 1980-11-05
FR2454698A1 (fr) 1980-11-14
NL8002199A (nl) 1980-10-22
GB2047960A (en) 1980-12-03

Similar Documents

Publication Publication Date Title
DE3014363C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2611158C2 (de) Verfahren zum Verformen eines einkristallinen Siliciumkörpers
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3245064C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE2745857C2 (de)
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE2502235C2 (de)
DE4116690C2 (de) Elementisolationsaufbau einer Halbleitereinrichtung und Verfahren zur Herstellung derselben
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE3334624C2 (de)
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2615754C2 (de)
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE3829015C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit abgerundeten Eckabschnitten
DE2645014C3 (de) Verfahren zur Herstellung einer integrierten MOS-Schaltungsstrukrur mit doppelten Schichten aus polykristallinem Silizium auf einem Silizium-Substrat

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/308

8125 Change of the main classification

Ipc: H01L 29/72

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee