DE2521568A1 - Verfahren zum herstellen von integrierten halbleiterbauelementen - Google Patents

Verfahren zum herstellen von integrierten halbleiterbauelementen

Info

Publication number
DE2521568A1
DE2521568A1 DE19752521568 DE2521568A DE2521568A1 DE 2521568 A1 DE2521568 A1 DE 2521568A1 DE 19752521568 DE19752521568 DE 19752521568 DE 2521568 A DE2521568 A DE 2521568A DE 2521568 A1 DE2521568 A1 DE 2521568A1
Authority
DE
Germany
Prior art keywords
areas
silicon
layer
epitaxial layer
highly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752521568
Other languages
English (en)
Inventor
Hans Bernhard Pogge
Michael Robert Poponiak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2521568A1 publication Critical patent/DE2521568A1/de
Priority to JP8287076A priority Critical patent/JPS5913817B2/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C25F3/12—Etching of semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/7627—Vertical isolation by full isolation by porous oxide silicon, i.e. FIPOS techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Verfahren zum Herstellen von integrierten Halbleiterbauelementen
Die Erfindung betrifft ein Verfahren zum Herstellen von integrierten Halbleiterbauelementen, die in einer auf ein Silicium-Substrat aufgebrachten Epitaxieschicht mit gegenüber dem Substrat entgegengesetztem Leitungstyp eingebettet und durch Trennwände aus oxidiertem Silicium gegeneinander isoliert sind, bei welchem in dea zur Bildung der Trennwände vorgesehenen Bereichen der Epitaxieschicht vor dem Oxidieren in einem elektrolytischen, Fluorwasserstoff enthaltenden Bad poröses Silicium gebildet wird.
Eine wesentliche Voraussetzung bei der Herstellung von integrierten Halbleiterbauelementen, die gewöhnlich in einer auf ein Substrat aufgebrachten Epitaxieschicht gebildet werden, besteht darin, daß die aktiven und passiven Bauelemente gegeneinander isoliert werden können.
Sine bekannte Isolationsstruktur besteht darin, daß die zu isolierenden Bereiche einer epitaktischen Schicht ringförmig von in di Oberfläche eindiffundierten Zonen umgeben werden, die jeweils
t dem eingeschlossenen Bereich einen PN-Übergang bilden, der jin Sperrichtung vorgespannt wird. Die Anwendungsmöglichkeit diejser Struktur stößt jedoch bei den immer kleiner werdenden integrierten Schaltungen auf Grenzen, da die PN-Übergänge einen beträchtlichen Beitrag zu den Kapazitäten der Schaltungselemente ler integrierten Schaltung liefern und dadurch die Leistungsfähigkeit der Schaltung beeinträchtigen. Auch, wird durch den erforder-
509881/0705
lichen Abstand der Isolationsübergänge die Integrationsdichte begrenzt.
Eine andere bekannte Forin der Isolation der Halbleiterbauelemente gegeneinander ist die dielektrische Isolierung. In diesem Falle werden um die zu isolierenden Bereiche der Schaltung ringförmige Zonen aus dielektrischem Material, wie SiO2, Glas usw. gebildet. Die Bodenflächen der Schaltungsbereiche, die ebenfalls zu isolieren sind, können dabei durch einen PN-Übergang oder durch eine Schicht aus dielektrischem Material gebildet sein. Diese Struktur hat gegenüber der durch einen PN-Übergang gebildeten Struktur den Vorteil, daß kleinere Schaltungskapazitäten auftreten. Auch kann die Dichte der integrierten Schaltungen vergrößert werden, da die diffundierten Bereiche der verschiedenen Schaltungselemente, wie Transistoren, Dioden usw., an die dielektrischen, ringförmigen Bereiche unter Platzersparnis angrenzen können. Mit den bekannten Verfahren dieser Art sind diese Strukturen jedoch relativ schwierig herzustellen.
Eines der bekannten Verfahren besteht darin, daß in einem SiIicium-Halbleiterplättchen, mit oder ohne Epitaxieschicht, ein Gitter von Kanälen gebildet wird', daß sodann auf der Oberfläche des Halbleiterplättchens eine Oxydschicht oder eine andere Schicht aus dielektrischem Material gebildet wird, daß danach eine dicke Deckschicht aus polykristallinem Silicium aufgebracht wird, und .daß schließlich in einem oder in mehreren Schritten mit Hilfe bekannter Verfahren der größte Teil des Silicium-Substrats entfernt wird. Dadurch verbleiben isolierte Siliciumbereiche, die in sie unterstützende Polysilicium-Wannen eingebettet sind. Mit Hilfe dieses Verfahrens lassen sich in den kristallinen Bereichen die verschiedensten Bauelemente herstellen. Dabei ist jedoch das Entfernen des Substrats immer eine langwierige und schwierige Operation.
Bei einem anderen, durch die US-Patentschrift 3 386 865 bekannten Verfahren, bei welchem ringförmige dielektrische Seitenwän-
973 095
509881/070$
de für die darin einzuschließenden Bauelemente und ein PN-Übergang für die Isolierung der Bodenfläche verwendet werden, werden diese Bereiche durch selektive epitaktische Prozesse gebildet. Bei^diesem Verfahren ist eine sehr genaue Steuerung der Prozeßparameter erforderlich.
Bei einem weiteren, durch die US-Patentschrift 3 648 125 bekannten Verfahren wird eine dünne Epitaxieschicht, die auf einem Silicium-Substrat aufgebracht ist, durch Oxidieren des epitaktischen Siliciums in Form eines Gitters bis auf einen lateralen PN-Übergang in isolierte Bereiche unterteilt. Bei diesem Verfahren müssen die Bauelemente notwendigerweise langzeitig einem Erhitzungszyklus unterworfen werden, der unter Umständen bedenklich ist und der die Anwendung auf besonders flache Bauelemente beschränkt.
Ein dem gegenüber verbessertes Verfahren zur dielektrischen Isolierung der in eine Epitaxieschicht eingebetteten Bauelemente ist durch die US-Patentschrift 3 640 806 bekannt. Dieses Verfahren besteht darin, daß das Silicium-Substrat mit einer Maske abgedeckt wird, und daß sodann das Halbleitersubstrat und eine Metallplatte als Elektroden in ein galvanisches Bad mit Fluorwasserstofsäure eingebracht werden und das Halbleitersubstrat mit dem Pluspol und die Metallelektrode mit dem Minuspol einer Stromquelle verbunden werden. Durch die Wirkung der Elektrolyse wird das Silicium in den unmaskierten Bereichen !porös und oxidiert schnell. Auf diese Weise wird die Oxidationszeit reduziert. Bei diesem Verfahren besteht jedoch die Schwierigkeit, daß eine Steuerung zur genauen Begrenzung der elektro-. ilytischen Wirkung nicht vorhanden ist.
,Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von integrierten Halbleiterbauelementen anzugeben, bei welchem die zur Isolierung der Bauelemente erforderlichen Trennwände, aie durch oxidierte Bereiche gebildet werden, mit sehr kleinen und sehr genau reproduzierbaren Abmessungen hergestellt werden
FI973095 609881/0705
in einem Prozeß, der einfach an steuern ist und der bei p©r©turen and in Zeitintervallen abläuft, in deaen keine
slier» Einwirkungen auf die Halbleiterbauelemente au erwar« siad *
G@mäS der Erfindung >Jird dies© JMf gab© bei eiaeai Verfahren'der ©iagsags genannten Art iladireli gelöstff äaS %,'uMäo.hst in den für <äi© Ts-eauw-Inäe vorgeseh©riön Bcsreislaes Ii©efe.doti@rt© Gebiete des dor Epitaxieschicht @r.tg©gsiag©s@fest©si isgiteagstjps lsi di©
daß scäaaa ia siasEa elek
feMnGtes Bad alt Soüb Halbleiter
isiiüs isa jaröses silisdiiia u^jc:7(5..M©li ^iS1Sl5 mxi
fiis B^bst.ia-
©Ieiss
!pit
ia
adssi Tief©
üßisiCi ü-sliicht izs Bs S©ß.is2it ait gsg^sS
s Bauslossa^as ®ia@
innerhalb von Bauelementen eingebracht werden. ]
Ein besonderer Vorteil des erfindungsgemäßen Verfahrens bestent
!darin, daß die elektrolytische Bearbeitung der hochdotierten Ge- j
biete derart gesteuert wird, daß in diesen Gebieten 50 bis 80%, |
vorzugsweise etwa 56% des kristallinen Siliciums in poröses Si- j/
umgewandelt werden. Bei diesen Werten entsteht ein dich- i
ites Siliciumoxyd bei der Oxidation, ohne daß innere Spannungen auftreten. Weiterhin wird in vorteilhafter Weise in den hochdotierten Gebieten zur Bildung der Trennwände eine um mindestens [drei Größenordnungen höhere Dotierungsstoffkonzentration gegen-I über der Dotierungsstoffkonzentration der Epitaxieschicht eingebracht. Eine vorteilhafte Ausgestaltung besteht ferner darin, daß die elektrolytische Bearbeitung zur Bildung des porösen Siiliciums in einer wäßrigen, etwa 12%igen Fluorwasserstoff-Lösung bei Raumtemperatur und einer Stromdichte von 10 bis 60 A/cm vorjgenommen wird.
Die Erfindung wird anhand von durch die Zeichnung erläuterten Ausführungsbeispielen beschrieben. Es zeigen:
Fign. 1-7 das Halbleitersubstrat und gebildete Bauelemente in einer Reihe von Querschnitten zur Erläu-
: terung eines ersten Ausführungsbeispieles des
j Verfahrens,
iFign. 8-13 das Halbleitersubstrat und gebildete Bauelemen-
\ te in einer Reihe von Querschnitten zur Erläu-
• terung eines zweiten Ausführungsbeispiels des
! Verfahrens und
!Fig. 14 schematisch im Querschnitt dargestellt, eine i Vorrichtung zur elektrolytischen Bearbeitung
> des Halbleitersubstrats.
FI 973 095
509S81/07QS
Bei dem in den Figuren 1 bis 7 dargestellten Ausführungsbeispiel wird die endgültige Struktur des Bauelementes vollständig in. eine Wanne aus Siliciumoxyd eingebettet. Der erste Schritt, der in FIg8 1 dargestellt ist, besteht, in der Bildung einer hochleitendeB Schicht 12 auf dem Siliciumsubstrat 1Q„ In diesem Ausführungs« belspiel-hat das einkristalline siliciumsubatrat 10 eine p-ieitende Dotierung mit einer Konzentration ia der Größenordnung von
15 3
10 A/cm . Die Schicht 12 kann in üblicher Weise durch eine Sehiehtdiffusion hergestellt werden mit einer geeigneten, P-lei-■fcenden Dotierung für Silicium, die dafür geeignet sein sollte, eine Dotierungskonzentration von mindestens drei Größenordüngen äbar der Dotierungskonzentration des Substrats herzustellen ο goB«>
15 3 hat; das Substrat eine Dotierungskonzentration von 10 A/am »ad die Schicht 12 eine Dotierungskonzentration in der Größenorä-
18 2O "^
nüng von 10 bis 10 A/cm . Entsprechend kann die Schicht 12 auch durch Ionenimplantation odsr durch Aufbringen einer relativ hoch dotierten, dünnen epitaktischen Schicht auf das Substrat 10 hergestellt werden. Der nächste Schritt ist in Figo 2 dargestellt^ bsi welchem eine N-leitende epitaktische Schicht 14 auf die Oberfläche des Substrats 10 über der Schicht 12 aufgebracht wird» Da das Aufbringen von Epitaxieschichten und deren Dotierung an sich bekannt sind, wird dieser Verfahrensschritt nicht näher erläutert»
Wie in Fig. 3 dargestellt, v?ird auf die Oberfläche der Schicht 14 eine Maskierungsschicht 16 aufgebracht. Di® Maskierungsschicht 16 kann aus thermischem oder pyrolithischem Siliciumdioxyd bestehen, oder kann aus einer Kombination von Schichten gebildet sein5 wie ZoBm Siliciumdioxyd mit einer darüberliegeaden Schicht aus Siliciumnitrid. Danach wird auf die Schicht 16 eine Fotolackschieht aufgebracht, die belichtet und entwickelt wird zur Bildung <ä@r vorgesehenen Muster, wie sie durch, die öffnungen 19 angedeutet si&ä· Das Muster in der Photolackschicht 18 entspricht, der gewitschten Oberflächenkonfiguration eier senkrechten, durch ©si-
FI 373 095
609881/0705
ctierte Bereiche zu bildenden Trennwände in der Halbleiteranord- ■ nung. Viie in Fig. 4 dargestellt, werden die belichteten Teile der" Seiiicht 16 geätzt mit einem geeigneten Ätzmittel,« und die Photo-
lacköchicht wird entfernt. Danach werden hochleitende Gebiete 20 ' vom P~"ueitungstyp durch Diffusion oder durch Ionenimplantation durch die Öffnungen in der Maske 16 gebildet. Vorzugsweise entspricht die DotierungsstoffKonzentration in den Gebieten 20 ziemlich genau der maximalen Dotierungsstoffkonzentration in der Schient 12, die oben beschrieben wurde. Wenn notwendig oder er- ' •nr.scLt:, können auch hoohleitenäe Gebiete zur Eildung von SubkolleJ-uoren in die Salbleiterstruktur eingebracht werden. Dies kann ciurci. "ookannte Verfahrώίΐ wie Ionenimplantation oder mehrfache Epi-' n F.it dazwischenliegenden Diffusionen geschehen, Die
der jeweiligen Bereiche können natürlich auch entgegengesetzt zu den beschriebenen sein,
"--•ie iiichleitenöen 3ereiche 20 und 12 werden nunmehr in einer i:lfc?-;troiytischesn Lösung bearbeitet, in welcher das Silicium in -ύ.ΐ?3ίϋϋ Bereichen in poröses Silicium umgewandelt wird» Dies ge- ^-Iililit, indem JIe Struktur als Anode in ein elektrolytisches 3aa aiio einer wäßrigen HF-Lösung eingebracht wird bei einer r'troi:;uichtef die ausreicht, urn die Porösität zu erzielen» Im allgemeinen sollte die elektrolytisch« Lösung Fluorwasserstoff in e._nem Betrag enthalten, der mehr als 10%, insbesondere 12 -_£ 15%, ist. i'is u^eipetste Lösungskonaentration für eine
;idu:iv; ,:=::^α von ier Konfiguration iss Halblsiteryen der ijotierungsstcffkon^entration, von der rerceratur der L'isunc;. von der Stromdichte, der Beleuchtung usw. a^, Das Substrat 1ü wirä als Anode in die HF-Lösung 22 eiiige- ~rac;:t mit Hilfe, des r'cr.caktes 21, wie in Fig. 14 dargestellt. ■uz.i\--~ geeignete blatte 24 dient als Äathoae. Nach der in Jig. 5 ■leirgestellten, elektrclvtischan Bearbeitung soll die durch-5Ci,nxi:tliche ?crosi-u<it iss perosen Siliciums mehr -als 4ΰ* betrac■=·:!, '/orzugsweisä .im Versieh von 50 bis 00% liegen. Die günstig-3-ς&;ϊ Ergebnisse :-/urüa:i :r,it einer Porösität in der Größe-von 56%
C 9 S 3 1 / 0 7 0 S
ι ι
erreicht. Diese Porosität resultiert in dichtem SiO2 nach der Oxidation, ohne daß nennenswerte interne Spannungen entstehen. Die genaue Porösität des Siliciums kann angepaßt werden durch Variation der HP-Konzentration der elektroIytischen Lösung, der Beleuchtung, der Temperatur der Lösung, der Dotierungskonzentration der SiIiciumbereiche und der Stromdichte. Wenn die Porosität des Siliciums wesentlich größer als 56% ist, wird ein poröses SiO, gebildet. Wenn die Porosität wesentlich geringer als 56% ist, kann ein Si-IiGXPJE mit Spannungen entstehen, da die Bildung von SiO2 mit einer Volumensexpansion verbunden ist. Die Stromdichte liegt bei normalen Bedingungen im Bereich von 20 bis 60 mA/cm2.
Wie ia Fig, 5 dargestellt, bildet das poröse Siliciumgebiet 26 die Seitenwand zum einkristallinen Siliciumgebiet 28, und das Gebiet 27 bildet die Bodenfläche, so daß das Gebiet 28 vollständig ©ingeschlossen ist. Wenn im monokristaliinen Gebiet 28 Subkollekfcoren zu bilden sind, die gewöhnlich Ei-leitend und dem Leituiagstyp der Schichten 12 und 20 entgegengesetzt sind, so werden di® P-leitenden Bereiche 12 und 20 vorzugsweise in den N+- leiteraden Bereichen der Subkollektor©» weggeätzt. Bei den in den Figuren 1 bis 5 dargestellten Strukturen kann eine maskierende Silieiranoxydsehicht 16 bexmtzt werden. Diese Schicht wird bei dem elektrolytischen Prozeß'weggeätzt« Bei diesem Prozeß wird keiae maskierende Schicht benötigt β da die P+-leitenden Gebiete
20 bevorzugt gegenüber den Gebieten 28 angegriffen werden» ©in Material wie Siliciumnitrid als Diffcsionsmaske benutzt $ so bleibt dieses Material, das gegenüber der HP-Lösung resistent ist, während des elektrolyt!sehen Prozesses vorhanden. Diese Art von Maskierungsschicht ist erwünscht, wenn die Leitaagstjpen umgekehrt sind, d.h., wem M+-leitende Trennwände
Halbleiterbereishe irora P-Leitungstyp
Xte porösen Gebiete 26 und 27 werden ia ©iaer oxidierenden
)73 095
509881/0705
Sphäre, beispielsweise in Sauerstoff oder in Wasserdampf, bei erhöhten Temperaturen oxidiert. Die porösen Gebiete 26 und 27 oxidieren sehr schnell im Vergleich zu dem einkristallinen Silicium. Die gewöhnlich übliche Oxidationsmaske, die beispielsweise aus Si3N4 besteht, ist nicht erforderlich, da der Wasserdampf oder der Sauerstoff in die porösen Siliciumbereiche eindringt. Das poröse Silicium ist in SiO0 umgewandelt, bevor sich auf der Oberfläche eine nennenswerte SiO2-Schicht gebildet hat. Die nach der Oxidation erhaltene Struktur ist in Fig. 6 dargestellt, in welcher die SiO2-Gebiete 26* und 27' die Gebiete 28 vollständig isolieren.
!Wie in Fig. 7 dargestellt, können Transistoren in den monokristallinen Gebieten 28 gebildet werden. Die Basis- und Emittergebiete ,29 und 31 können durch die üblichen Diffusionsverfahren herge- !stellt werden. Entsprechend können diese Gebiete auch durch Ionenjimplantation hergestellt werden. Auch die Kontakte 30, 32 und 34 ιam Kollektor, an der Basis und am Emitter werden durch bekannte Verfahren gebildet. Ebenso können auch andere Arten von Halbleiterbauelementen, wie Feldeffekt-Transistoren, Widerstände, komplementäre Feldeffekt-Transistoren, komplementäre bipolare Transistoren und Kombinationen davon, Schottky-Dioden und ähnliche Strukturen in den isolierten Gebieten 28 des einkristallinen Halbleitermaterials hergestellt werden.
In den Figuren 8 bis 12 ist ein anderes Ausführungsbeispiel des Verfahrens dargestellt. In Fig. 8 wird das Siliciumsubstrat 40 mit einer Schicht 42 maskiert und durch ein Diffusionsverfahren hochleitende, N-dotlerte Bereiche 44 hergestellt. Die maskierende Schicht 42 wird entfernt und auf der Oberfläche des Substrats 40 eine epitaktische Siliciumschicht 46 aufgebracht. Wie in Fig. 10 dargestellt, wird auf der Oberfläche der epitaktischen Schicht 46 eine Maskierungsschicht 48 aufgebracht, in die unter Verwendung der üblichen ghotolithographischen.und Ätzverfahren ein Gitter von Öffnungen geätzt wird, das die Lage der qxidierten Gebiete definiert. Durch einen aus einer Diffusionen oder einer Ionenimplantation bestehenden Verfahrenasohritta ergeben FI 973 095
509881/0705
sich hochleitende Bereiche 50 vom P-Leitungstyp, welche die kristallinen Gebiete der epitaktischen Schicht 46 umgeben. In dem beschriebenen Ausführungsbeispiel sind die einkristallinen, N-leitenden Gebiete 52 umgeben von den P-leitenden Gebieten 5O, und sind unterteilt in zwei Teile durch die dazwischenlietenden P-leitenden Gebiete 54. Die Gebiete 54 erstrecken sich bis zu den hochleitenden Gebieten 44. Die Gebiete 50 erstrecken sich hinunter bis auf die Grenzfläche zwischen der epitaktischen Schicht 46 und dem Substrat 40, oder allgemein, bis auf den sich lateral erstreckenden PN-Übergang. Wenn gewünscht, können sich die Gebiete 50 auch so weit in die Struktur hinein erstrecken, daß ein das Gebiet 44 umgebender PN-Übergang kontaktiert werden kann. Das erhaltene Substrat wird dann der elektrolytischen Bearbeitung un terworfen, wie sie in Verbindung mit Fig. 5 des vorhergehenden Ausführungsbeispiels beschrieben wurde. Dabei werden die Gebiete 50 und 54 in poröses Silicium umgewandelt, vorzugsweise mit einer Porösität in der Größenordnung von 56%. Die porösen Siliciumgebiete 56 umgeben die einkristallinen Taschen der Epitaxieschicht oberhalb des hochdotierten, N-leitenden Gebiets 44, während die dazwischenliegenden porösen Siliciumgebiete 58 die Taschen in zwei Teile trennen. Wie in Fig. 12 dargestellt, wird das poröse Silicium in den Bereichen 56 und 58 danach oxidiert, so daß die oxidierten Gebiete 60 und 62 gebildet werden. Das Verfahren der Oxidation entspricht dem in Verbindung mit Fig. 6 beschriebenen. In den isolierten Taschen der einkristallinen Epitaxieschicht 46 können verschiedene Arten von aktiven und passiven Halbleiterbauelementen gebildet werden. Wie in Fig. 13 dargestellt, kann ein Transistor gebildet werden, bei welchem in einem der Gebiete der Kollektorkontakt 64 gebildet wird. Die Emitter- und Basisgebiete 66 und 68 werden durch Diffusion oder Ionenimplantation hergestellt«, Der Transistor kann passi- viert werden mit bekannten Verfahren und ebenso mit bekannten Verfahren mit metallischen Verbindungen versehen werden.
Auaführungsbeispiele des Verfahrens werden im folgenden im einzelnen beschrieben.
FI a73 095
509881/0705
Beispiel I
iSs wurde ein mit Bor dotiertes Siliciumplättchen mit einer Dotierungskonzentration von 10 A/cra verwendet. In einem Kapseldiffus i'ons verfahr en mit Bor wurde eine Oberflächenschicht mit einer
20 3
Konzentration von 10 A/cm und einer Eindringtiefe von 0,5 μ erzeugt. Darauf wurde eine epitaktische Siliciumschicht aufge-
1 fi 3
ßracht mit einer Arsendotierung von 10 A/cm und mit einer Dicke von 2 u. Diese Schicht-wurde daraufhin oxidiert zur Bildung eines SiO2-überzuges in einer Dicke von ungefähr 1600 Ä. Darauf wurde eine Photolackschicht aufgebracht, belichtet mit uar Form des Gittermusters und entwickelt. Die belichtete SiO«-" Schicht wurde weggeätzt, wodurch das darunterliegende Silicium freigelegt wurde. Nach Entfernen der Photolackschicht wurde das. Siliciumplättciien einer Kapseldiffusion mit Bor ausgesetzt, die ein diffundiertes Gittermuster in einer Tiefe von 2 μ ergab. Die Borkonzentration an der Oberfläche war ähnlich der oben erwähnten diffundierten Schicht. Das erhaltene Halbleiterplättchen wurde in eine 12%ige, wäßrige HF-Lösung gebracht und bei Zimmertemperatur während 20 Minuten einer Stromdichte von 30 mA/cm ausgesetzt. Dabei diente das Halbleiterplättchen als Anode. Dieser Verfahrensschritt ergab ein poröses Silicium innerhalb der durch die Diffusion gebildeten Gitterkonfiguration ebenso wie der vergrabenen diffundierten Schicht. Durchgeführte Messungen der Gewichts änderung ergaben, daß eine Porosität von 56% vorlag. Das rlalbleiterplättchen wurde dann während 30 Minuten bei 970° C in einer Wasserdampfatmosphäre erhitzt. Dadurch bildete sich eine 16QO ά dicke SiO2-Schicht auf der Oberfläche, und außerdem wurden die porösen Siliciumgebiete in SiO« umgewandelt.
Beispiel II
Das im Beispiel I hergestellte Halbleiterplättchen wurde einer Spannungsbelastung unterworfen, um die wirksame Isolierung der SiO2~Gebiete zu prüfen. Nach Entfernung der Oxydschicht an der i Oberfläche der epitaktischen Gebiete wurden zwei Kontakte in be- J
ΪΊ~973 095 ~~ ~~ ~ ~~
509 881/0705
nachbarten Gebieten der epitaktischen Schicht angebracht, durch welche die epitaktischen Schichten kontaktiert wurden. Sodann wurde eine wachsende Spannung zwischen den Kontakten angelegt und der Strom überwacht. Dieses Verfahren wurde für verschiedene Paare von Gebieten wiederholt, und die Ergebnisse der Messungen wurden aufgezeichnet und ausgemittelt. Es ergab sich, daß Durchbruchsspannungen etwa bei 600 Volt auftraten, was sich durch einen plötzlichen Stromanstieg bemerkbar machte. Bis zu einem Wert von 600 Volt ergab sich kein bemerkenswerter Anstieg des Stromes. Dies ist eine positive Anzeige dafür, daß die oxidierten Bereiche eine wirkungsvolle elektrische Isolierung darstellen.
Beispiel III
Die nach Beispiel I hergestellten Halbleiterplättchen wurden mit einem Winkel von 2° abgeschrägt, um das vertikale Profil der internen Struktur sichtbar zu machen. Eine visuelle Inspektion zeigte, daß die SiO2~Gebiete gleichmäßig und zusammenhängend waren. Die Qualität der SiO2-Gebiete wurde geprüft in verschiedenen Niveaus, indem diese Gebiete mit Kontakten einer Flächenwiderstandsmeßanordnung entsprechend der US-Patentschrift 3 590 372 in Berührung gebracht wurden. Der durchschnittliche Flächenwiderstand war größer als 1012 Ohm. Ein SiO, von guter Qualität hat ebenfalls einen Widerstand von mehr als 10 0hm. Dies zeigt, daß die SiO2-Gebiete der Bauelemente ein für Isolationszwecke gut geeignetes enthalten.
Beispiel IV
Die nach Beispiel I hergestellten Halbleiterplättchen wurden abgeschrägt, wie im Beispiel III beschrieben, und unter einem optischen Mikroskop weißem Licht ausgesetzt, in den oxidierten Bereichen wurden klare und bestimmte Interferenzstreifen beobachtet, die anzeigten, daß das poröse Silicium in Siliciumoxyd umgewandelt worden war. ünoxidierte, poröse Siliciumgebiete aus einem früheren Stadium des Verfahrens zeigten keine Interferenzstreifen.
FI 973 095
509881/0705
- 13 -
Infrarotinessungen nach der Oxidation des porösen Siliciums zeigten typische SiOp-Absorptionsbanden.
PI 973 095 .
509881/0705

Claims (1)

  1. - 14 PATENTANSPRÜCHE
    Verfahren zum Herstellen von integrierten Halbleiterbauelementen, die in einer auf ein Siliciumsubstrat aufgebrachten Epitaxieschicht mit gegenüber dem Substrat entgegengesetztem Leitungstyp eingebettet und durch Trennwände aus oxidiertem Silicium gegeneinander isoliert sind, bei welchem in den zur Bildung der Trennwände vorgesehenen i Bereichen der Epitaxieschicht vor dem Oxidieren in einem elektrolytischen, Fluorwasserstoff enthaltenden Bad poröses Silicium gebildet wird, dadurch gekennzeichnet, daß zunächst in den für die Trennwände vorgesehenen Bereichen hochdotierte Gebiete des der Epitaxieschicht entgegengesetzten Leitungstyps in die Epitaxieschicht eingebracht werden, daß sodann in einem elektrolytischen, Fluorwasserstoff enthaltenden Bad mit dem Halbleitersubstrat als Anode in den hochdotierten Gebieten kristallines Silicium in poröses Silicium umgewandelt wird, und daß danach die poröses Silicium enthaltenden Gebiete oxidiert werden.
    2. Verfahren nach AnspruchΊ, dadurch gekennzeichnet, daß auf die Substratoberfläche unter der Epitaxieschicht eine hochdotierte Schicht mit einem der Epitaxieschicht entgegengesetzten Leitungstyp aufgebracht wird, und daß die hochdotierten, zur Bildung der Trennwände vorgesehenen Gebiete in einer sich bis auf diese Schicht erstreckenden Tiefe eingebracht werden, derart, daß durch das Oxidieren eine aus Trennwänden und einer Bodenfläche bestehende, dielektrische Wanne gebildet wird.
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf der Substratoberfläche unter der Epitaxieschicht im Bereich eines Bauelementes eine hochdotierte Schicht mit gegenüber dem Substrat entgegengesetztem Leitungstyp zur Bildung eines lateralen, isolierenden PN-überganges auf-
    FI 973 095
    509881/0705
    gebracht wird, daß die hochdotierten Gebiete zur Bildung der Trennwände, die den lateralen PN-Übergang einschließen, in einer bis auf das Substrat reichenden Tiefe eingebracht werden, und daß weitere, sich bis auf den lateralen PN-Übergang erstreckende, hochdotierte Gebiete zur Bildung von Trennwänden innerhalb von Bauelementen einge-
    ■ bracht werden.
    ι
    ί4. Verfahren nach den Ansprüchen 1,2 oder 3, dadurch gekennzeichnet, daß die elektrolytische Bearbeitung der hochdotierten Gebiete derart gesteuert wird, daß in diesen
    ■ Gebieten 50 bis 80%, vorzugsweise etwa 56%, des kristallinen Siliciums in poröses Silicium umgewandelt werden.
    5. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    4, dadurch gekennzeichnet, daß in den hochdotierten Gebieten zur Bildung der Trennwände eine um mindestens 3 Größenordnungen höhere Dotierungsstoffkonzentration gegenüber der Dotierungsstoffkonzentration der Epitaxieschicht eingebracht wird.
    6. Verfahren nach einem oder mehreren der Ansprüche 1 bis
    5, dadurch gekennzeichnet, daß die elektrolytische Bearbeitung zur Bildung des porösen Siliciums in einer wäßrigen, etwa 12%igen Fluorwasserstoff-Lösung bei Raumtemperatur und <
    nommen wird.
    peratur und einer Stromdichte von 20 bis 60 A/cm vorge-
    Verfahren nach einem oder mehreren der Ansprüche 1 bis .6, dadurch gekennzeichnet, daß die poröses Silicium enthaltenden Bereiche zum Oxidieren einer Wasserdampfatmosphäre bei einer Temperatur von 800 bis 1000° C ausgesetzt werden
    FI 373 095
    509881 /0705
DE19752521568 1974-06-14 1975-05-15 Verfahren zum herstellen von integrierten halbleiterbauelementen Withdrawn DE2521568A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8287076A JPS5913817B2 (ja) 1975-05-15 1976-07-12 圧縮ガス型遮断器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US479321A US3919060A (en) 1974-06-14 1974-06-14 Method of fabricating semiconductor device embodying dielectric isolation

Publications (1)

Publication Number Publication Date
DE2521568A1 true DE2521568A1 (de) 1976-01-02

Family

ID=23903534

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752521568 Withdrawn DE2521568A1 (de) 1974-06-14 1975-05-15 Verfahren zum herstellen von integrierten halbleiterbauelementen

Country Status (5)

Country Link
US (1) US3919060A (de)
JP (1) JPS511082A (de)
DE (1) DE2521568A1 (de)
FR (1) FR2275027A1 (de)
IT (1) IT1037478B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2652294A1 (de) * 1975-11-28 1977-10-13 Ibm Verfahren zum herstellen von oxydiertes halbleitermaterial enthaltenden strukturen
EP0009097A1 (de) * 1978-09-27 1980-04-02 International Business Machines Corporation Verfahren zum Herstellen einer Isolationsstruktur in einem Halbleiterkörper
DE19810825A1 (de) * 1998-03-12 1999-09-16 Siemens Ag Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006045A (en) * 1974-10-21 1977-02-01 International Business Machines Corporation Method for producing high power semiconductor device using anodic treatment and enhanced diffusion
US3954523A (en) * 1975-04-14 1976-05-04 International Business Machines Corporation Process for fabricating devices having dielectric isolation utilizing anodic treatment and selective oxidation
US4542579A (en) * 1975-06-30 1985-09-24 International Business Machines Corporation Method for forming aluminum oxide dielectric isolation in integrated circuits
US4056415A (en) * 1975-08-04 1977-11-01 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material
US4094057A (en) * 1976-03-29 1978-06-13 International Business Machines Corporation Field effect transistor lost film fabrication process
US4028149A (en) * 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4057823A (en) * 1976-07-02 1977-11-08 International Business Machines Corporation Porous silicon dioxide moisture sensor and method for manufacture of a moisture sensor
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
US4264382A (en) * 1978-05-25 1981-04-28 International Business Machines Corporation Method for making a lateral PNP or NPN with a high gain utilizing reactive ion etching of buried high conductivity regions
GB2038548B (en) * 1978-10-27 1983-03-23 Nippon Telegraph & Telephone Isolating semiconductor device by porous silicon oxide
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
US4506283A (en) * 1981-05-08 1985-03-19 Rockwell International Corporation Small area high value resistor with greatly reduced parasitic capacitance
US4380865A (en) * 1981-11-13 1983-04-26 Bell Telephone Laboratories, Incorporated Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation
US4532700A (en) * 1984-04-27 1985-08-06 International Business Machines Corporation Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
US4897698A (en) * 1984-10-31 1990-01-30 Texas Instruments Incorporated Horizontal structure thin film transistor
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
US4627883A (en) * 1985-04-01 1986-12-09 Gte Laboratories Incorporated Method of forming an isolated semiconductor structure
JPS61283132A (ja) * 1985-06-10 1986-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路基板の製造方法
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US5023200A (en) * 1988-11-22 1991-06-11 The United States Of America As Represented By The United States Department Of Energy Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
US5583368A (en) * 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
DE19501838A1 (de) * 1995-01-21 1996-07-25 Telefunken Microelectron Verfahren zum Herstellen von SOI-Strukturen
US5863826A (en) * 1996-08-02 1999-01-26 Micron Technology, Inc. CMOS isolation utilizing enhanced oxidation of recessed porous silicon formed by light ion implantation
US6333556B1 (en) 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6251470B1 (en) 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
US6858526B2 (en) * 1998-07-14 2005-02-22 Micron Technology, Inc. Methods of forming materials between conductive electrical components, and insulating materials
JPH11260734A (ja) * 1998-03-12 1999-09-24 Nec Corp 半導体装置の製造方法
GB9808052D0 (en) 1998-04-17 1998-06-17 Secr Defence Implants for administering substances and methods of producing implants
US6056868A (en) * 1998-05-22 2000-05-02 Cheah; Kok Wei Rare earth doping of porous silicon
US5950094A (en) * 1999-02-18 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating fully dielectric isolated silicon (FDIS)
US6350679B1 (en) 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
TW556311B (en) * 2001-07-31 2003-10-01 Infineon Technologies Ag Method for filling trenches in integrated semiconductor circuits
DE10149139A1 (de) * 2001-10-05 2003-04-24 Bosch Gmbh Robert Verfahren zum Erzeugen von Hohlräumen mit einer optisch transparenten Wandung
US7342293B2 (en) * 2005-12-05 2008-03-11 International Business Machines Corporation Bipolar junction transistors (BJTS) with second shallow trench isolation (STI) regions, and methods for forming same
DE102008015688A1 (de) 2008-03-26 2009-10-01 Man Turbo Ag Turbinenrotor für eine Gasturbine
JP5858906B2 (ja) 2009-05-04 2016-02-10 シヴィダ・ユーエス・インコーポレイテッドＰｓｉｖｉｄａ Ｕｓ， Ｉｎｃ． 多孔質シリコン薬物溶出粒子
EP2635255B1 (de) 2010-11-01 2019-08-21 EyePoint Pharmaceuticals US, Inc. Biologisch abbaubare vorrichtungen auf siliciumbasis zur abgabe therapeutischer mittel
WO2014151381A1 (en) 2013-03-15 2014-09-25 Psivida Us, Inc. Bioerodible silicon-based compositions for delivery of therapeutic agents
CN112563143B (zh) * 2019-09-25 2022-03-22 长鑫存储技术有限公司 半导体结构制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
US3661741A (en) * 1970-10-07 1972-05-09 Bell Telephone Labor Inc Fabrication of integrated semiconductor devices by electrochemical etching
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
JPS48102988A (de) * 1972-04-07 1973-12-24

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2652294A1 (de) * 1975-11-28 1977-10-13 Ibm Verfahren zum herstellen von oxydiertes halbleitermaterial enthaltenden strukturen
EP0009097A1 (de) * 1978-09-27 1980-04-02 International Business Machines Corporation Verfahren zum Herstellen einer Isolationsstruktur in einem Halbleiterkörper
DE19810825A1 (de) * 1998-03-12 1999-09-16 Siemens Ag Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
FR2275027B1 (de) 1977-07-08
US3919060A (en) 1975-11-11
JPS511082A (de) 1976-01-07
IT1037478B (it) 1979-11-10
FR2275027A1 (fr) 1976-01-09

Similar Documents

Publication Publication Date Title
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE3019850C2 (de)
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE2732184C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE3014363C2 (de)
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2615754C2 (de)
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE102018102949B4 (de) Verfahren zur herstellung einer leistungs-halbleitervorrichtung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2705468A1 (de) Verfahren zur herstellung von transistoren durch ionenimplantation

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee