DE19810825A1

DE19810825A1 - Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung

Info

Publication number: DE19810825A1
Application number: DE1998110825
Authority: DE
Inventors: Hansjoerg Reichert
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1998-03-12
Filing date: 1998-03-12
Publication date: 1999-09-16
Also published as: WO1999046815A1; EP1062696A1; CN1301398A; JP2002507060A

Abstract

Die Erfindung betrifft eine integrierte elektronische Schaltungsanordnung mit einem Halbleitersubstrat (10), wenigstens einer Induktivität und mit wenigstens einem Isolationsgebiet. Diese Schaltungsanordnung wird erfindungsgemäß so ausgestaltet, daß das Isolationsgebiet durch ein poröses Halbleitermaterial (50) gebildet ist und daß sich das Isolationsgebiet tiefer als die Iduktivität in das Halbleitersubstrat (10) erstreckt. DOLLAR A Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer derartigen integrierten elektronischen Schaltungsanordnung.

Description

Die Erfindung betrifft eine integrierte elektronische Schaltungsanordnung mit einem Halbleitersubstrat, wenigstens einer Induktivität und mit wenigstens einem Isolationsgebiet.

Bei der Induktivität handelt es sich beispielsweise um eine Spule oder einen Wellenleiter.

Die Erfindung betrifft ferner ein Verfahren zur Herstellung einer derartigen integrierten elektronischen Schaltungsanordnung.

In der Halbleitertechnologie sind eine Vielzahl von Lösungen zur Isolation von elektrischen Leitern gegeneinander, gegen ein Halbleitersubstrat oder gegen aktive elektrische Elemente bekannt.

Ein bekanntes Verfahren zum Herstellen von Isolationsstrukturen ist die LOCOS-Technik (Local Oxidation of Silicon) . Bei einem LOCOS-Prozeß wird die Isolationsstruktur in einem mehrschrittigen Verfahren gebildet. Hierbei wird zunächst eine Deckschicht aus einem nichtoxidierbaren Material gebildet und anschließend mit Hilfe einer die Anordnung der Isolationsstrukturen definierenden Isolationsmaske strukturiert. Anschließend werden Isolationsstrukturen durch lokale thermische Oxidation gebildet. Dabei wirkt die strukturierte Deckschicht als Oxidationsmaske. Bei der lokalen thermischen Oxidation wird der von der strukturierten Deckschicht unbedeckte Teil der Halbleiterschicht zur Bildung der Isolationsstrukturen durchoxidiert. Hierdurch entstehen Teilgebiete einer strukturierten Halbleiterschicht, die jeweils durch die Isolationsstrukturen voneinander getrennt sind. Aufgrund der Begrenztheit des einsetzbaren Temperaturbudgets sind solche LOCOS-Schichten im allgemeinen auf eine Dicke von weniger als 1 µm begrenzt. Hierbei tritt eine Oxidstufe auf, die ungefähr die Höhe der halben Dicke der LOCOS-Schicht hat.

Bei einem STI (Shallow-Trench-Isolations)-Prozeß werden. zunächst mit Hilfe einer Ätzmaske in ein Halbleitersubstrat Gräben geätzt, die anschließend mit isolierendem Material gefüllt werden. Dieses Verfahren eignet sich nicht zur Bildung von beliebig geformten Isolationsstrukturen.

Aus dem Artikel "Dislocation-Free-Oxidation of Porous Silicon Formed Using Highly Phosphorus-Difused Silicon and its Application", Jpn. J. Appl. Phys. Vol. 36 (1997) pp. 1040-1046 ist es bekannt, unterhalb einer Elektrode eines Transistors ein Gebiet aus oxidiertem porösen Silizium zu erzeugen.

Ferner ist es bekannt, in verschiedenen Ebenen vorhandene elektrische Leiter durch eine zwischen den Ebenen liegende dielektrische Schicht gegeneinander zu isolieren. Die dielektrische Schicht kann dabei nach einem der üblichen Schichterzeugungsverfahren, beispielsweise einem CVD- Verfahren (CVD = Chemical Vapour Deposition) oder durch Sputtern hergestellt werden. Hierbei kann die Isolationsstruktur nicht an eine beliebige Topologie des Halbleiters angepaßt werden.

Ein Einbringen von dielektrischen Schichten ist mit dem Nachteil verbunden, daß die bekannten Verfahren zur Schichterzeugung eine im Bereich der gesamten Substratoberfläche gleichbleibende Dicke der isolierenden beziehungsweise dielektrischen Schicht erzeugen. Bei einem Versuch, ein derartiges Verfahren zur Erzeugung von örtlich begrenzten Isolationsstrukturen zu nutzen, entstehen unerwünschte Topologiestufen. Diese Topologiestufen führen zu fehlerhaften Strukturen beziehungsweise zu einer nicht konformen Stufenbedeckung bei einem nachfolgenden Beschichtungsprozeß. Hierdurch können Kurzschlüsse und eine eingeschränkte Zuverlässigkeit einer integrierten elektronischen Schaltung hervorgerufen werden. Bei derartigen Topologiestufen können die für Hochfrequenz-Bauelemente erforderlichen feinen Strukturen nicht mehr abgebildet werden.

Der Erfindung liegt die Aufgabe zugrunde, die Nachteile des Standes der Technik zu vermeiden. Insbesondere soll eine Isolationsstruktur geschaffen werden, die sich für den Einsatz in einem Hochfrequenz-Bauelement eignet. Eine Beeinträchtigung der Funktionsfähigkeit der integrierten elektronischen Schaltung durch die Isolationsstruktur soll hierbei vermieden werden.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß eine gattungsgemäße integrierte elektronische Schaltungsanordnung so ausgestaltet wird, daß das Isolationsgebiet durch ein poröses Halbleitermaterial gebildet ist und daß sich das Isolationsgebiet tiefer als die Induktivität in das Halbleitersubstrat erstreckt.

Die Erfindung sieht vor, eine integrierte elektronische Schaltungsanordnung so auszugestalten, daß in wenigstens einem in ihr enthaltenem Gebiet die Dichte des Halbleitermaterials gezielt verringert wird. Durch die Verringerung der Dichte des Halbleitermaterials wird seine Leitfähigkeit gezielt abgesenkt. Außerdem ermöglicht eine derartige poröse Struktur eine gezielte Weiterbehandlung des in diesem Bereich vorhandenen Materials.

Ein durch das poröse Halbleitermaterial gebildetes Isolationsgebiet dringt tiefer in das Halbleitersubstrat ein als Bereiche mit bemerkbaren, beispielsweise durch eine Spule und/oder einen Wellenleiter erzeugten elektromagnetischen Feldstärken. Vorzugsweise dringt das Isolationsgebiet tiefer in das Halbleitersubstrat ein als aktive Bereiche, beispielsweise Kanalbereiche von Transistoren.

Eine vorteilhafte Ausführungsform einer erfindungsgemäßen integrierten elektronischen Schaltungsanordnung zeichnet sich dadurch aus, daß sich das Isolationsgebiet zwischen einem elektrischen Leiter und dem Halbleitersubstrat befindet.

Es ist gleichfalls zweckmäßig, daß sich das Isolationsgebiet zwischen dem elektrischen Leiter und einem elektrisch aktiven Element befindet.

Die Erfindung bezieht sich insbesondere auf Schichten, die von einer Oberfläche eines Halbleitersubstrats her erzeugt werden, wobei das Halbleitersubstrat als eine Gegenelektrode aufgefaßt werden kann. Hierbei ist es möglich, daß das gesamte Halbleitersubstrat bereichsweise durchgehend porös gemacht und die Rückseite des Halbleitersubstrats metallisiert wird. Eine derartige Metallisierung kann beispielsweise im Anschluß an eine Umwandlung des Halbleitersubstrats in seinen porösen Zustand erfolgen. Grundsätzlich denkbar ist es hierbei, den Prozeß der Umwandlung des Halbleitermaterials in seinen porösen Zustand sowohl von der Oberseite als auch von der Unterseite her erfolgen zu lassen.

Die erfindungsgemäßen integrierten elektronischen Schaltungen (Schaltungsanordnungen) können problemlos so ausgestaltet werden, daß innerhalb von ihnen hochfrequente Ströme fließen. Mit Hilfe einer derartigen integrierten elektronischen Schaltung lassen sich Mikroprozessoren mit Taktraten im GHz- Bereich realisieren. Ferner ist es möglich, daß eine derartige integrierte elektronische Schaltung einen Sender oder einen Empfänger für hochfrequente elektromagnetische Strahlung - auch im GHz-Bereich - enthält oder einen solchen bildet.

Grundsätzlich kann ein beliebiges poröses Halbleitermaterial in einer erfindungsgemäßen elektronischen Schaltung eingesetzt werden. Besonders zweckmäßig ist es jedoch, daß das poröse Halbleitermaterial und das übrige Halbleitersubstrat im wesentlichen gleiche Halbleiterelemente enthalten. Die Tatsache, daß das Halbleitermaterial und-das Halbleitersubstrat im wesentlichen gleiche Halbleiterelemente enthalten, schließt nicht aus, daß das Halbleitermaterial chemisch umgewandelt wird. Eine derartige chemische Umwandlung ist besonders zweckmäßig, weil durch sie die Eigenschaften, insbesondere die Isolationseigenschaften des porösen Halbleitermaterials wesentlich verbessert werden.

Bei gleichen Halbleiterelementen im zukünftigen porösen Halbleitermaterial und im übrigen Halbleitermaterial kann die Erzeugung des porösen Halbleitermaterials besonders einfach in den Herstellungsprozeß der integrierten elektronischen Schaltungsanordnung eingefügt werden. Eine identische chemische Zusammensetzung des Halbleitermaterials und des Halbleitersubstrats ist hierbei nicht erforderlich. Diese Ausführungsform beinhaltet insbesondere den Fall, daß sich die Konzentration des Dotierstoffes in dem Isolationsgebiet und in dem Halbleitersubstrat voneinander unterscheiden. Solche Unterschiede können gezielt ausgenutzt werden, um definierte geometrietreue poröse Gebiete zu erzeugen. Beispielsweise ist es möglich, daß innerhalb des Prozeßablaufs ein definierter Stopp der Umwandlung von monokristallinem Silizium in poröses Silizium an einem n⁺/n⁻-Übergang ausgenutzt werden kann. Hierdurch ist eine definierte lokale Umwandlung insbesondere von einkristallinem Silizium in seinen porösen Zustand möglich. Auf diese Weise kann lokal eine genau definierte Isolationsstruktur erzeugt werden.

Das Halbleitermaterial kann im wesentlichen aus Silizium bestehen.

Es ist vorteilhaft, daß die Porosität des Halbleitermaterials zwischen 20% und 80% beträgt. Die Untergrenze ergibt sich hierbei aus der erforderlichen mechanischen Stabilität, die Obergrenze aus einer noch tolerierbaren resultierenden Leitfähigkeit der Schicht.

Es ist besonders zweckmäßig, daß die Porosität des Halbleitermaterials zwischen 40% und 60% beträgt.

Ferner ist es vorteilhaft, daß das poröse Halbleitermaterial zur Verbesserung der Isolationseigenschaften chemisch umgewandelt, beispielsweise nitridiert oder oxidiert ist.

Es ist bevorzugt, die integrierte elektronische Schaltungsanordnung so auszugestalten, daß das poröse Halbleitermaterial anders dotiert ist als ein an es angrenzendes Halbleitermaterial.

Dies kann beispielsweise dadurch realisiert sein, daß das poröse Halbleitermaterial höher oder geringer dotiert ist als das an es angrenzende Halbleitermaterial.

Es ist jedoch gleichfalls vorteilhaft, daß das poröse Halbleitermaterial mit einem Dotierstoff eines anderen Leitungstyps dotiert ist als das an es angrenzendes Halbleitermaterial.

Die gewählte Dotierung ist insbesondere für die Erzeugung eines Ätzstopps zweckmäßig. Grundsätzlich ist zur Erzielung einer möglichst hohen Isolation eine möglichst geringe Dotierung vorteilhaft. Durch eine chemische Umwandlung beispielsweise eine Oxidation oder eine Nitridierung verliert die Konzentration für das fertige Produkt jedoch an Bedeutung. Die Relevanz der gewählten Dotierungen liegt deshalb in der gezielten Beeinflussung des Prozeßablaufs. Ein Konzentrationssprung, beispielsweise zwischen einem n⁺-dotierten und einem n⁻-dotierten Bereich, führt zu der Erzeugung eines Ätzstopps. Die Konzentration beeinflußt ferner die Umwandlung des Halbleitermaterials in einen porösen Zustand. So wird beispielsweise bei Silizium ein n⁺-dotierter Bereich mit einer Konzentration von wenigstens 1 × 10¹⁸ cm^-3 in poröses Silizium umgewandelt, während ein n⁻-dotierter Bereich mit einer Konzentration von vorzugsweise weniger als 1 × 10¹⁶ cm^-3 nicht umgewandelt wird. Als Dotierstoff ist hierbei jeder n-dotierende Stoff verwendbar, wobei sich bei Silizium insbesondere Phosphor, Arsen oder Antimon eignen.

Die Erfindung nutzt insbesondere den überraschenden Effekt, daß ein umgewandeltes Halbleitermaterial als Isolator eingesetzt werden kann. Gegenstand der Erfindung ist insbesondere eine gezielte Umwandlung des Halbleitermaterials in einen Isolator beziehungsweise Quasi-Isolator. Auch schon ohne chemische Umwandlung oder Behandlung des erzeugten porösen Halbleitermaterials treten sehr geringe Leitfähigkeiten durch eine Behinderung oder Unterbrechung von Stromfäden auf. Eine mögliche nachträgliche Erklärung dieser unerwarteten Isolationseigenschaft könnte darin liegen, daß durch die Porosität des Halbleitermaterials die Bildung von Stromfäden vermieden wird.

Wie dargestellt, ist die Konzentration des Dotierstoffs für das Herstellungsverfahren der integrierten elektronischen Schaltungsanordnung von besonderer Bedeutung. Vorzugsweise wird jeweils ein Konzentrationsgefälle gewählt, durch das ein Ätzstopp erzielt werden kann. Das jeweilige Ätzverfahren wird dabei vorzugsweise auf seine Kompatibilität mit den anderen Herstellungsprozessen der integrierten elektronischen Schaltungsanordnung ausgewählt. Aus den Darstellungen ergibt sich auch, daß die Art des Dotierstoffs für das Verfahren von Bedeutung ist. Bei den möglichen Dotierstoffen eignet sich Phosphor besonders, da er durch eine Temperaturbehandlung besonders leicht umverteilt werden kann.

Insbesondere kann eine für Hochfrequenzanwendungen geeignete Spule in der Schaltungsanordnung eingesetzt werden. Durch die erfindungsgemäße Ausgestaltung der integrierten elektronischen Schaltungsanordnung werden Wirbelströme und Verschiebungsströme wirksam vermieden.

Ein Einsatz von Verbindungsleitungen ermöglicht die Herstellung von Mikroprozessoren mit Taktfrequenzen im Gigahertzbereich.

Weiterhin ist es zweckmäßig, daß das poröse Halbleitermaterial im wesentlichen in Form einer Schicht vorliegt.

Eine derartige Schicht kann mehrere um tief in das Halbleitersubstrat eindringen.

Eine Verstärkung der durch die Umwandlung in ein porös es Halbleitermaterial erzielten isolierenden Wirkung läßt sich zweckmäßigerweise durch eine Kombination der dargestellten porösen Schicht, die in die Tiefe geht, mit einer oder mehreren konventionellen isolierenden Schichten erzielen. Die konventionell isolierende Schicht oder die konventionellen isolierenden Schichten können beispielsweise nach einem der bekannten CVD-Verfahren erzeugt werden. Derartige konventionelle Schichten werden zweckmäßigerweise auf das poröse Halbleitermaterial aufgebracht.

Eine besondere Bedeutung der hier dargestellten, umgewandelten porösen Schichten liegt darin, daß sie außerhalb ihres porösen, isolierenden Bereichs andere elektrische Eigenschaften aufweisen können. Beispielsweise werden andere Gebiete einer derartigen Schicht in aktive Bereiche von Transistoren umgewandelt.

Die Erfindung betrifft ferner ein Verfahren zum Herstellen einer integrierten elektronischen Schaltungsanordnung, bei dem im Bereich einer Hauptfläche eines Halbleitersubstrats wenigstens eine Induktivität gebildet wird. Dieses Verfahren wird erfindungsgemäß so durchgeführt, daß in einem Gebiet des Halbleitersubstrats ein in einer im wesentlichen massiven Form vorliegendes Halbleitermaterial in ein poröses Halbleitermaterial umgewandelt wird.

Bei einem derartigen Verfahren kann es sich um eine Modifikation eines der bekannten Verfahren zur Erzeugung einer integrierten elektronischen Schaltungsanordnung handeln. Die Modifikation besteht darin, daß das Verfahren so durchgeführt wird, daß wenigstens ein in der integrierten elektronischen Schaltung befindlicher Bereich so ausgestaltet wird, daß seine Dichte gezielt verringert wird.

Eine besonders einfach durchführbare Form dieses Verfahrens zeichnet sich dadurch aus, daß ein einkristallines Halbleitermaterial in poröses Halbleitermaterial umgewandelt wird.

Es ist besonders zweckmäßig, daß ein im wesentlichen aus Silizium bestehendes Halbleitermaterial umgewandelt wird.

Vorzugsweise wird das erfindungsgemäße Verfahren so durchgeführt, daß die Umwandlung des im wesentlichen massiven Halbleitermaterials in das poröse Halbleitermaterial durch einen Ätzschritt erfolgt.

Hierbei ist es zweckmäßig, daß das Gebiet des im wesentlichen massiven Halbleitermaterials, das in poröses Halbleitermaterial umgewandelt wird, anders dotiert wird als an dieses Gebiet angrenzendes Halbleitermaterial, so daß ein Ätzstopp erzeugt wird.

Diese Durchführungsform des erfindungsgemäßen Verfahrens sieht vor, ein Gebiet, das in einem späteren Verfahrensschritt durch Ätzen in poröses Halbleitermaterial umgewandelt werden soll, anders zu dotieren als ein oder mehrere andere Gebiete, die nicht umgewandelt werden sollen.

Dies geschieht beispielsweise dadurch, daß das Gebiet, das in poröses Halbleitermaterial umgewandelt wird, höher oder geringer dotiert wird als das angrenzende Halbleitermaterial.

Ferner ist es möglich, daß das Gebiet mit einem Dotierstoff eines anderen Leitungstyps dotiert wird als das angrenzende Halbleitermaterial.

Wegen einer sehr guten prozeßtechnischen Beherrschbarkeit ist es vorteilhaft, daß die Umwandlung des im wesentlichen massiven Halbleitermaterials in das poröse Halbleitermaterial einen elektrochemischen Verfahrens schritt beinhaltet.

Durch eine elektrochemische Behandlung läßt sich das vorzugsweise einkristalline Halbleitersubstrat besonders vorteilhaft in ein poröses Halbleitersubstrat umwandeln, denn der Grad der Porosität ist durch die Prozeßparameter des elektrochemischen Behandlungsvorgangs beeinflußbar. Zweckmäßigerweise wird während des elektrochemischen Verfahrensschrittes Säure zugegeben. So ist es möglich, durch eine Erhöhung der Spannung und damit der Stromdichte und/oder der Säurekonzentration Material aus dem Halbleitersubstrat gezielt zu entfernen.

Vorteilhafterweise wird während des elektrochemischen Verfahrensschrittes eine HF-haltige Lösung zugegeben.

Es ist besonders zweckmäßig, das erfindungsgemäße Verfahren so durchzuführen, daß das poröse Halbleitermaterial zur Verbesserung seiner Isolationseigenschaften chemisch umgewandelt wird.

Dies erfolgt vorzugsweise dadurch, daß das poröse Halbleitermaterial nitridiert oder oxidiert wird.

Bei einer Nachbehandlung, wie einer Oxidation oder einer Nitridierung, erfährt das Substrat kaum eine Volumenänderung. Eine Volumenkonstanz wird durch die Porösität des Halbleitermaterials bewirkt. Bei der Porösität handelt es sich um den Volumenanteil des nicht durch das Halbleitermaterial ausgefüllten Raumbereichs.

Durch die Porosität, die bedeutet, daß nicht das gesamte Volumen durch einen Kristallverband des Halbleitermaterials ausgefüllt ist, weist der entsprechend behandelte Bereich eine besonders große Oberfläche auf. Somit können in diesem Bereich chemische Reaktionen schnell beziehungsweise mit nur einem sehr geringen Bedarf an äußerer Wärmezufuhr erfolgen. Eine höhere Porendichte, d. h. ein geringerer Anteil des Halbleitermaterials führt zu einer "schaumartigen" Struktur, was den weiteren Vorteil mit sich bringt, daß die Dielektrizitätskonstante ε verringert wird.

Bei einer geringen Porosität können nach einer Oxidation Körner des Halbleitermaterials übrig bleiben. Diese Körner sind anschließend in dem Oxid eingebettet. Eine Beeinträchtigung der Güte und der dielektrischen Eigenschaften des Halbleitermaterials erfolgt hierdurch überraschenderweise jedoch kaum. Auch ein höherer Anteil von übriggebliebenen Körnern des Halbleitersubstrats wie er bei einer anderen chemischen Umwandlung - beispielsweise einer Nitridierung - übrig bleibt, führt nicht zu einer beachtlichen Verschlechterung der dielektrischen Eigenschaften. Ein derartiges Substrat weist gleichfalls eine sehr geringe makroskopische Leitfähigkeit und damit eine wirksame Unterdrückung von Wirbelströmen auf.

Die erfindungsgemäße Struktur weist jedoch auch ohne eine derartige chemische Nachbehandlung allein durch die erhöhte Porosität des Halbleitermaterials erfindungsgemäß vorteilhafte dielektrische Eigenschaften auf. Diese Eigenschaften werden jedoch durch die Nachbehandlung noch weiter verbessert.

Weitere Vorteile, Besonderheiten und zweckmäßige Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen und aus der nachfolgenden Beschreibung von bevorzugten Ausführungsbeispielen der Erfindung anhand der Zeichnungen.

Von den Zeichnungen zeigt

Fig. 1 in vier Teilbildern A bis D den Herstellungsprozeß einer integrierten elektronischen Schaltungsanordnung, bei der ein Transistor und ein zu einer Spule gehörender elektrischer Leiter in einem Halbleitersubstrat nebeneinander erzeugt werden.

Fig. 2 in sechs Teilbildern A bis F den Herstellungsprozeß einer integrierten elektronischen Schaltungsanordnung mit einem Transistor, einem zu einer Spule gehörenden elektrischen Leiter und mit einem Anschlußgebiet.

In den Teilbildern A bis D von Fig. 2 sind Querschnitte durch verschiedene Bearbeitungsstufen eines Halbleitersubstrats dargestellt.

In einem für die Bildung eines Transistors vorgesehenen Bereich 20 eines Halbleitersubstrats 10, das vorzugsweise aus einkristallinem, p-dotierten Silizium besteht, wird ein Dotierstoff, der eine niedrige Diffusionsgeschwindigkeit im Halbleitersubstrat 10 aufweist, implantiert. Beispiele für Dotierstoffe, welche eine geringe Diffusion im Halbleitersubstrat 10 aufweisen, sind Arsen As bzw. Antimon Sb. Die Implantation der Dotierstoffe erfolgt durch Ionenimplantation mit einer Energie von ungefähr 50 keV und einer Dosis von zum Beispiel 1 × 10¹⁶ at/cm².

In dem für die Bildung einer Spule vorgesehenen Bereich 30 des Halbleitersubstrats 10 werden Ionen implantiert, die eine hohe Diffusionsgeschwindigkeit im Halbleitersubstrat aufweisen, beispielsweise Phosphor. Die Implantation erfolgt gleichfalls durch Ionenimplantation, jedoch wird hierbei die Implantationsenergie möglichst hoch gewählt. Wegen ihrer weiten Verfügbarkeit werden Implanter mit einer Implantationsenergie von 200 keV eingesetzt. Auf diese Implantationsenergie beziehen sich auch die nachfolgend dargestellten Temperzeiten. Bei einer höheren Implantationsenergie verringern sich die Temperzeiten, während sie bei einer Verringerung der Implantationsenergie verlängert werden. Die Implantationsdosis beträgt wiederum ungefähr 1 × 10¹⁶ at/cm².

Durch eine nachfolgende, vorzugsweise etwa 200 Minuten dauernde, Temperung bei 1150°C ergibt sich eine Eindringtiefe des einen buried collector bildenden Bereichs 40 von 3,5 µm. Die Dicke der Schicht 50 beträgt ungefähr 6 µm.

Anschließend wird auf das Halbleitersubstrat 10 sowohl in dem Bereich 20, der für die Bildung von aktiven Komponenten vorgesehen ist, als auch im Bereich 30, der für die Bildung von Spulen vorgesehen ist, eine Halbleiterschicht 60 epitaktisch aufgewachsen. Das Aufwachsen dieser, vorzugsweise p-dotierten Schicht erfolgt beispielsweise in einer Dicke von etwa 1 µm bis 3 µm, wobei 2 µm bevorzugt sind.

Durch die hohe Diffusionsneigung des in dem Bereich 50 implantierten Dotierstoffs dringt der Dotierstoff auch in die epitaktische Halbleiterschicht 60 ein. Einen Querschnitt durch das Halbleitersubstrat nach Durchführung der zuletzt erläuterten Prozeßschritte ist in Teilbild A von Fig. 1 dargestellt.

Durch die Implantation von Phosphor wird sowohl in dem für die Bildung von Transistoren vorgesehenen Bereich 20, als auch für die Bildung von Spulen vorgesehenen Bereich 30 eine Kollektor-Anschlußschicht 80 beziehungsweise eine hochdotierte Verbindungsschicht 90 zum Anschluß des Bereichs 50 erzeugt (Fig. 1B).

Danach wird eine Lackmaske 100 aufgetragen, die den Bereich der aktiven Komponenten vollständig und den Bereich, der für die Bildung von Spulen vorgesehen ist, höchstens teilweise bedeckt. Anschließend wird das Halbleitersubstrat elektrochemisch behandelt. Die elektrochemische Behandlung erfolgt beispielsweise in Flußsäure mit einer bevorzugten Konzentration von etwa 30%. Angelegt wird eine Spannung zwischen 0,5 und 10 Volt, wobei sich 2 Volt als besonders geeignet erwiesen haben. Dieser Vorgang erfolgt zweckmäßigerweise bei Raumtemperatur. Hierdurch wird der gesamte hochdotierte Bereich 50 und 90 vollständig in ein poröses Material umgewandelt. Diese Umwandlung in poröses Halbleitermaterial erfolgt lediglich in den hochdotierten (n⁺-dotierten) Bereichen 50 und 90. Die Umwandlung stoppt daher an den Grenzen der n⁺-dotierten Bereiche 50 und 90 selbstjustierend. Dieser Bearbeitungszustand wird in Fig. 1C wiedergegeben, wobei der Bereich 90 zur Vereinfachung nicht separat dargestellt ist.

Danach wird die Lackmaske 100 entfernt und eine Oxidation durchgeführt. Als Ergebnis dieses Oxidationsprozesses bildet sich außerhalb des hochdotierten Bereichs 50, in dem sich nun das poröse Halbleitermaterial befindet, eine dünne Oxidschicht mit einer Dicke, die vom Prozeß der Oxidation abhängt und üblicherweise zwischen 0,1 µm und 0,5 µm beträgt.

In dem nun mit porösem Material gefüllten Bereich 50 erfolgt jedoch eine vollständige Oxidation in der gesamten Tiefe des porösen Materials, das heißt vorzugsweise in der Größenordnung von 8 µm. Dieser Prozeßschritt ist in Fig. 1D dargestellt.

Bei dem anhand von Fig. 1 beschriebenen Verfahren ist die Dicke des porösen Halbleitermaterials gleich der Summe aus der Eindringtiefe des Dotierstoffs in das Halbleitersubstrat und der Dicke der epitaktisch aufgewachsenen Schicht. Durch eine Erhöhung der Temperatur beziehungsweise der Temperzeit und gegebenenfalls der Implantationsdosis für die Schicht 50 lassen sich höhere Schichtdicken erzeugen. Eine prinzipielle Obergrenze für die Schichtdicken besteht nicht.

Ein weiteres Beispiel, bei dem ersichtlich ist, wie eine Umwandlung des Halbleitermaterials in seinen porösen Zustand auch bei tieferliegenden Strukturebenen und/oder in einer größeren Eindringtiefe erfolgen kann, ist nachfolgend am Beispiel von Fig. 2 dargestellt.

In den Teilbildern A bis F von Fig. 2 sind Querschnitte durch verschiedene Bearbeitungsstufen eines Halbleitersubstrats dargestellt mit einem aktiven Bereich, in dem sich beispielsweise ein Transistor befinden kann, einem für die Aufnahme einer Spule vorgesehenen Bereich und einem für die Bildung eines Anschlusses vorgesehenen Bereich. Mit diesem Anschluß kann das Potential einer Schicht 200 zur Vermeidung von parasitären Thyristoren (Latch-up-Effekt) auf in anderen Bereichen der integrierten elektronischen Schaltungsanordnung anliegende Spannungswerte eingeregelt werden.

In einem für die Bildung einer Spule vorgesehenen Bereich 220 sowie in einem für die Bildung eines Anschlusses vorgesehenen Bereich 230 wird durch die Diffusion eines Dotierstoffs, der eine hohe Eindringtiefe aufweist, beispielsweise Phosphor, eine Dotierstoffschicht erzeugt.

Schichten 240 und 250 werden ebenso erzeugt wie die Bereiche 40 und 50 aus dem ersten Beispiel. Auch hierbei gelten die dort dargestellten Gesichtspunkte zur Dimensionierung der Prozeßparameter. Das Substrat 200 weist eine n⁺-Dotierung beispielsweise mit Arsen von mehr als 1 × 10¹⁸ at/cm³ auf. Das Ergebnis dieses Bearbeitungsvorgangs ist in dem Teilbild A von Fig. 2 dargestellt. Die Schicht 240 weist eine n⁺-Dotierung auf, die schnell diffundieren kann, während die n⁺-Dotierung des Substrats 200 langsam diffundiert.

Im nächsten Prozeßschritt wird eine, vorzugsweise p-dotierte Halbleiterschicht sowohl im Bereich der aktiven Elemente, als auch der Spule und des Anschlusses mit einer Dicke von vorzugsweise 1 bis 5 µm, wobei 2 µm besonders bevorzugt sind, abgeschieden. Ein Querschnitt durch das Halbleitersubstrat nach diesen Verfahrensschritten ist in dem Teilbild B dargestellt.

Im nächsten Prozeßschritt werden in dem für die Bildung der Spule vorgesehenen Bereich 220 und dem für die Bildung des Anschlusses vorgesehenen Bereich 230 in der epitaktischen Schicht 260 flächendeckend zu den ersten Implantationsgebieten, das heißt den Schichten 240 und 250, durch die Implantation von Ionen mit einer hohen Diffusionsneigung Dotierstoffschichten 270 und 280 gebildet.

In dem für die Bildung eines aktiven Elementes vorgesehenen Bereich 210 wird durch die Implantation eines Dotierstoffes wie Arsen oder Antimon eine Dotierstoffschicht 290 erzeugt. Dieser Zustand des Halbleitersubstrats ist in dem Teilbild C von Fig. 2 dargestellt.

Die Schicht 260 weist eine Dicke auf, die so groß ist, daß die langsam diffundierende Dotierung aus dem Substrat 200 nach allen Prozeßschritten nicht die Dotierstoffschicht 290 erreicht. Eine Obergrenze für die Dicke der Schicht 260 ist dadurch gegeben, daß die schnell diffundierenden Schichten 240 und 270 beziehungsweise 250 und 280 spätestens bei Beendigung der Prozeßschritte zusammen treffen.

Im Anschluß an die Erzeugung der Dotierstoffschicht 290 wird das Halbleitersubstrat getempert. Bei einer Dicke der Schicht 260 von 5 µm bis 10 µm und bei gleichen Implantationsparametern für die Schichten 270 und 280 wie für die Schichten 240 und 250, das heißt wie bei der Schicht 50 des dargestellten ersten Beispiels, kann eine Eindiffusion bei 1150°C und einer Eindiffusionszeit von etwa 200 Minuten erfolgen.

Die Schichten 240 und 270 einerseits und die Schichten 250 und 280 andrerseits vereinigen sich zu dickeren Diffusionsgebieten 300 und 310, wobei das Diffusionsgebiet 310 wegen seiner Funktion in der fertigen integrierten elektronischen Schaltungsanordnung nachfolgend als Anschlußbereich bezeichnet wird. Auf das Diffusionsgebiet 300 und den Anschlußbereich 310 wird eine Halbleiterschicht 320, die vorzugsweise mit Dotierstoffen des p-Typs dotiert ist, aufgebracht. Die Dotierstoffkonzentration in der Halbleiterschicht 320 ist so eingestellt, daß sie die für die Bildung von aktiven elektrischen Elementen bestmöglichen Eigenschaften hat.

Die dargestellte Vereinigung der Schichten 240 und 270 einerseits und der Schichten 250 und 280 andrerseits zu dickeren Diffusionsgebieten 300 und 310 muß erst nach dem Aufbringen der Halbleiterschicht 320 erfolgen. Das Aufbringen der Halbleiterschicht 320 geschieht beispielsweise durch ein epitaktisches Aufwachsen. Bei einem epitaktischen Aufwachsen erfolgt auch eine Ausdiffusion, das heißt ein Eindringen des Dotierstoffs aus einer Unterlage in die Epitaxieschicht. Da es sich bei dem epitaktischen Aufwachsen um einen Hochtemperaturprozeß mit Prozeßtemperaturen in der Größenordnung von 1100°C handelt, ist eine Trennung des Vorgangs des epitaktischen Aufwachsens von den Diffusionsvorgängen hierbei nicht möglich. Der sich ergebende Zustand des Halbleitersubstrats ist in dem Teilbild D von Fig. 2 dargestellt.

Nachfolgend wird in einem Randbereich der Schicht 290 ein Kollektor-Anschlußgebiet gebildet, das die epitaktisch aufgewachsene Schicht 320 in diesem Bereich durchdringt. Auf das Diffusionsgebiet 300 und den Anschlußbereich 310 wird gleichfalls großflächig ein Dotierstoff eingebracht, was vorzugsweise durch Diffusion geschieht. Dieser Prozeßschritt ist in dem Teilbild E von Fig. 2 dargestellt.

Zur Vermeidung der Bildung eines parasitären Thyristors, dessen "Zünden" auch als Latch-up-Effekt bezeichnet wird, durchdringt der Anschlußbereich 310 im Bereich 230 die Schicht 260 und bildet eine sperrschichtfreie Verbindung des Substrats 200 zu einer Oberfläche.

Anschließend wird eine Lackmaske aufgetragen, die den für die Bildung von aktiven Elementen vorgesehenen Bereich 210 vollständig bedeckt und den Bereich der Spule und den Bereich 230, in dem ein Anschluß gebildet wird, höchstens teilweise bedeckt.

Nachfolgend wird das Halbleitersubstrat elektrochemisch behandelt. Die elektrochemische Behandlung erfolgt beispielsweise in Flußsäure mit einer bevorzugten Konzentration von etwa 30% und bei einer angelegten Spannung zwischen 0,5 und 10 Volt, wobei sich 2 Volt als besonders geeignet erwiesen haben. Dieser Vorgang erfolgt zweckmäßigerweise bei Raumtemperatur. Hierdurch werden die gesamten Bereiche 300 und 350 vollständig in ein poröses Material umgewandelt.

Die Umwandlung des Halbleitermaterials in seinen porösen Zustand erfolgt hierbei nicht nur in dem Bereich 300 - das heißt in einem Diffusionsgebiet - sondern auch in dem darunterliegenden Halbleitersubstrat 200, so daß auch Halbleitermaterial in einem Bereich 350 in einen porösen Zustand umgewandelt wird. Der umgewandelte Bereich 350 des Halbleitersubstrats 200 ist nicht auf den für die Bildung einer Spule vorgesehenen Bereich 220 beschränkt, sondern er kann sich auch zumindest teilweise in den Bereich 210 der aktiven Elemente beziehungsweise den zur Bildung eines Anschlusses dienenden Bereich 230 ausdehnen. Ferner ist der gesamte dotierte Bereich 300 vollständig in seinen porösen Zustand umgewandelt worden.

Danach wird die Lackmaske entfernt und eine Oxidation durchgeführt. Als Ergebnis dieses Oxidationsprozesses bildet sich außerhalb des hochdotierten Bereiches 300, in dem sich nun das poröse Halbleitermaterial befindet, eine dünne Oxidschicht 360 mit einer Dicke, die vom Prozeß der Oxidation abhängt und üblicherweise zwischen 0,1 µm und 0,5 µm beträgt. In den nun mit porösem Material gefüllten Bereichen 300 und 350 erfolgt jedoch eine vollständige Oxidation in der gesamten Tiefe des porösen Materials, das heißt vorzugsweise in der Größenordnung von 12 µm. Wie zuvor erläutert, sind die dargestellten Dicken lediglich beispielhaft zu verstehen. Eine durch die chemische Umwandlung erfolgende Volumenerhöhung führt wegen der Porosität des Halbleitermaterials nicht zu einer Volumenänderung, sondern wird durch die Poren aufgefangen. Insbesondere bei einer hohen Porosität wird so eine planare Isolationsschicht erzeugt. Dieser Prozeßschritt ist in Fig. 2F dargestellt.

Zur Vermeidung der Bildung eines parallelen Thyristors, dessen "Zünden" auch als Latch-up-Effekt bezeichnet wird, durchdringt der Anschlußbereich 310 im Bereich 230 die Schicht 260 und bildet eine sperrschichtfreie Verbindung des Substrats 200 zu einer Oberfläche.

Bei den dargestellten Ausführungsbeispielen erfolgt eine gemeinsame Eindiffusion der Bereiche 40 (buried collector) und 50 beziehungsweise 240 und 250. Hierdurch wurden die gewünschten Eigenschaften der integrierten elektronischen Schaltungsanordnung erzielt. Die gemeinsame Eindiffusion der Bereiche führt jedoch zu einer Verkopplung ihrer Eindringtiefen. Bei anderen integrierten Schaltungsanordnungen, bei denen eine derartige Verkopplung aufgebrochen werden soll, beispielsweise um besonders tiefe Schichten in Kombination mit besonders dünnen Schichten zu erzielen, bietet es sich an, die Implantation im Bereich 30, beziehungsweise in den Bereichen 220 und 230, zuerst vorzunehmen, diese Schicht thermisch auf eine gewünschte Eindringtiefe einzutreiben und danach im Bereich 20 beziehungsweise 210 eine Schicht zu erzeugen.

Eine derartige Entkopplung kann beispielsweise bei dem anhand von Fig. 1 dargestellten Ausführungsbeispiel wie folgt geschehen. Zuerst erfolgt eine Phosphorimplantation des Bereichs 50 innerhalb des für die Bildung einer Spule vorgesehenen Bereichs 30 mit einer nachfolgenden Temperung bei ungefähr 1150°C in einem Zeitraum von etwa 800 Minuten. Danach wird Arsen für die Dotierung des Bereichs 40 (buried collector) in dem für die Bildung eines aktiven Elements vorgesehenen Bereich 20 implantiert. Danach erfolgt eine weitere Temperung beispielsweise bei 1000°C zum Ausheilen des Bereichs 40. Auf diese Weise ergibt sich für den einen buried collector bildenden Bereich 40 eine Dicke von 0,5 µm und für die Schicht 50 eine Dicke von 10 um. Durch Verlängerung der Temperzeit beziehungsweise durch eine Erhöhung der Temperatur ist die Dicke der Schicht 50 noch weiter steigerbar, ohne daß die Dicke des Bereichs 40 sich ändert.

Alle Werte für Implantationsenergien und Diffusionszeiten sind lediglich beispielhaft angegeben. Eine obere Grenze für die Temperatur ist der Schmelzpunkt des Halbleitermaterials.

Eine untere Grenze ist eine für die Herstellungsvorgänge noch vertretbare Diffusionszeit. Die Parameter werden jeweils auf die gewünschte Eindringtiefe abgestellt. Hierbei ist die Eindringtiefe proportional zur Wurzel aus dem Produkt aus dem Diffusionskoeffizienten und der Diffusionszeit. Der Diffusionskoeffizient hängt exponentiell von der Temperatur ab.

In den dargestellten Ausführungsbeispielen wird ein aktives Bauelement durch einen Bipolartransistor gebildet. Es ist jedoch gleichfalls möglich, daß auch andere aktive Bauelemente, beispielsweise ein MOS- oder ein CMOS- Bauelement, eingesetzt werden. Dies geschieht beispielsweise dadurch, daß der Bereich 20 beziehungsweise 320 als eine n-dotierte Schicht ausgebildet und in eine p-dotierte Wanne gelegt wird. Entsprechend kann ein p-MOS-Transistor direkt in einer n-dotierten Epischicht erzeugt werden.

Bezugszeichenliste

10

Halbleitersubstrat

20

Bereich für die Bildung eines aktiven Elements

30

Bereich für die Bildung einer Spule

40

Bereich für die Bildung eines buried collectors

50

hochdotierter Bereich

60

Halbleiterschicht

80

Kollektor-Anschlußschicht

90

hochdotierte Verbindungsschicht

100

Lackmaske

200

Halbleitersubstrat

210

Bereich für die Bildung eines aktiven Elementes

220

Bereich für die Bildung einer Spule

230

Bereich für die Bildung eines Anschlusses

240

Schicht

250

Schicht

260

Halbleiterschicht

270

Dotierstoffschicht

280

Dotierstoffschicht

290

Dotierstoffschicht

300

Diffusionsgebiet

310

Anschlußbereich

320

Halbleiterschicht

350

umgewandeltes Halbleitermaterial

360

Oxidschicht

Claims

1. Integrierte elektronische Schaltungsanordnung mit einem Halbleitersubstrat (10; 200), wenigstens einer Induktivität und mit wenigstens einem Isolationsgebiet, dadurch gekennzeich net, daß das Isolationsgebiet durch ein poröses Halbleitermaterial (50; 300, 350) gebildet ist und daß sich das Isolationsgebiet tiefer als die Induktivität in das Halbleitersubstrat (10; 200) erstreckt.

2. Integrierte elektronische Schaltungsanordnung nach Anspruch 1, dadurch gekenn zeichnet, daß das poröse Halbleitermaterial (50; 300, 350) und das Halbleitersubstrat (10; 200) im wesentlichen gleiche Halbleiterelemente enthalten.

3. Integrierte elektronische Schaltungsanordnung nach einem der Ansprüche 1 oder 2, dadurch ge kennzeichnet, daß das poröse Halbleitermaterial (50; 300, 350) im wesentlichen aus Silizium besteht.

4. Integrierte elektronische Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch ge kennzeichnet, daß die Porosität des Halbleitermaterials (50; 300, 350) zwischen 20% und 80 % beträgt.

5. Integrierte elektronische Schaltungsanordnung nach einem der Ansprüche 1 bis 4, dadurch ge kennzeichnet, daß das poröse Halbleitermaterial (50; 300, 350) zur Verbesserung seiner Isolationseigenschaften chemisch umgewandelt ist.

6. Integrierte elektronische Schaltungsanordnung nach Anspruch 5, dadurch gekenn zeichnet, daß das poröse Halbleitermaterial (50; 300, 350) nitridiert oder oxidiert ist.

7. Integrierte elektronische Schaltungsanordnung nach einem der Ansprüche 1 bis 6, dadurch ge kennzeichnet, daß das poröse Halbleitermaterial (50; 300, 350) anders dotiert ist als ein an es angrenzendes Halbleitermaterial.

8. Integrierte elektronische Schaltungsanordnung nach Anspruch 7, dadurch gekenn zeichnet, daß das poröse Halbleitermaterial (50; 300, 350) höher oder geringer dotiert ist als das angrenzende Halbleitermaterial.

9. Integrierte elektronische Schaltungsanordnung nach einem der Ansprüche 7 oder 8, dadurch ge kennzeichnet, daß das poröse Halbleitermaterial mit einem Dotierstoff eines anderen Leitungstyps dotiert ist als das angrenzende Halbleitermaterial.

10. Verfahren zum Herstellen einer integrierten elektronischen Schaltungsanordnung, bei dem im Bereich einer Hauptfläche eines Halbleitersubstrats (10; 200) wenigstens eine Induktivität gebildet wird, dadurch gekennzeich net, daß in wenigstens einem Gebiet des Halbleitersubstrats (10; 200) ein in einer im wesentlichen massiven Form vorliegendes Halbleitermaterial in ein poröses Halbleitermaterial (50; 300, 350) umgewandelt wird.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß ein einkristallines Halbleitermaterial in poröses Halbleitermaterial (50; 300, 350) umgewandelt wird.

12. Verfahren nach einem der Ansprüche 10 oder 11, da durch gekennzeichnet, daß ein im wesentlichen aus Silizium bestehendes Halbleitermaterial umgewandelt wird.

13. Verfahren nach einem der Ansprüche 10 bis 12, da durch gekennzeichnet, daß die Umwandlung des im wesentlichen massiven Halbleitermaterials in das poröse Halbleitermaterial (50; 300, 350) durch einen Ätzschritt erfolgt.

14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Umwandlung des im wesentlichen massiven Halbleitermaterials in das poröse Halbleitermaterial (50; 300, 350) einen elektrochemischen Verfahrens schritt beinhaltet.

15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß eine HF-haltige Lösung zugegeben wird.

16. Verfahren nach einem der Ansprüche 13 bis 15, da durch gekennzeichnet, daß das Gebiet des im wesentlichen massiven Halbleitermaterials, das in poröses Halbleitermaterial (50; 300, 350) umgewandelt wird, anders dotiert wird als an dieses Gebiet angrenzendes Halbleitermaterial, so daß ein Ätzstopp erzeugt wird.

17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das Gebiet, das in poröses Halbleitermaterial (50; 300, 350) umgewandelt wird, höher oder geringer dotiert wird als das angrenzende Halbleitermaterial.

18. Verfahren nach einem der Ansprüche 16 oder 17, dadurch gekennzeich net, daß das Gebiet, das in poröses (50; 300, 350) Halbleitermaterial umgewandelt wird, mit einem Dotierstoff eines anderen Leitungstyps dotiert wird als das angrenzende Halbleitermaterial.

19. Verfahren nach einem der Ansprüche 10 bis 18, da durch gekennzeichnet, daß das poröse Halbleitermaterial (50; 300, 350) zur Verbesserung seiner Isolationseigenschaften chemisch umgewandelt wird.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß das poröse Halbleitermaterial (50; 300, 350) nitridiert oder oxidiert wird.