DE2652294C2 - Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten - Google Patents

Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten

Info

Publication number
DE2652294C2
DE2652294C2 DE2652294A DE2652294A DE2652294C2 DE 2652294 C2 DE2652294 C2 DE 2652294C2 DE 2652294 A DE2652294 A DE 2652294A DE 2652294 A DE2652294 A DE 2652294A DE 2652294 C2 DE2652294 C2 DE 2652294C2
Authority
DE
Germany
Prior art keywords
silicon
areas
porous
oxidized
steam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2652294A
Other languages
English (en)
Other versions
DE2652294A1 (de
Inventor
Joseph Adam Peekskill N.Y. Aboaf
Robert Wallace Hopewell Junction N.Y. Broadie
William Aaron Poughkeepsie N.Y. Pliskin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2652294A1 publication Critical patent/DE2652294A1/de
Application granted granted Critical
Publication of DE2652294C2 publication Critical patent/DE2652294C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/3167—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation
    • H01L21/31675—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself of anodic oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76245—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von eingelegten Bereichen aus oxydiertem Halbleitermaterial in einer auf einem Halbleitersubstrat aufgebrachten Halbleiterschicht, bei dem dort, wo die Oxidbereichc entstehen sollen, das Halbleitermaterial bis in eine festgelegte Tiefe in poröses Halbleitermaterial umgewandelt und anschließend mindestens das poröse Halbleitermaterial oxydier' wird.
Halbleiteranordnungen enthalten oft verschiedene aktive und passive Elemente, die elektrisch voneinander isoliert werden müssen. Verschiedenartige Strukturen werden benutzt, um diese Isolation zu gewährleisten. Die am weitesten verbreiteten Typen von Isolationsstrukturen benutzen zur Isolation Luftzwischenräume. P/N-Übergänge und dielektrische Materialien.
Für dielektrische Isolationen werden als Materialien Siliciumdioxid. Glas. Siliciumnitrid usw. verwendet, die derart in Bereiclren eines Halbleitersubstrats erzeugt oder niedergeschlagen werden, daß Teile des Halbleiters von anderen Teilen des Halbleiters isoliert werden. Anschließend können dann Halbleiteranordnungen wie bipolare Transistoren. Schottkydioden. Metalloxid-Halbleiter-Feldeffekttransistoren (MOSFET) usw. voneinander isoliert in dem Halbleitersubstrat hergestellt werden.
Zur Bildung des dielektrischen Materials im Halbleitersubstrat gibt es verschiedene Möglichkeiten. F.ine bekannte Technik /ur Bildung von eingelegten oxidischen, dielektrischen Bereichen besteht ganz allgemein darin, ein Siliciumsubstrat in den Bereichen, welche am Schluß die Halbleiterelemente enthalten sollen, zu maskieren und dann die nicht maskierten Bereiche des Substrats zu eloxieren, um dadurch in den Gebieten, welche nachträglich die dielektrische Isolation enthalten sollen, Bereiche aus porösem Silicium zu erzeugen. Anschließend wird das Substrat einer oxydierenden Atmosphäre ausgesetzt, um das poröse Silicium zu
oxydieren. Verfahren dieser Art sind in der US-Patentschrift 36 40 806 und in der deutschen Offenlegungsschrift 25 21568 beschrieben. Der Wert des genannten Verfahrens ist wegen der Quaütäi der mit ihm erzeugten Siiiciumdioxid-Isolation beschränkt. Die Dichte der so -, hergestellten Isolationsbereiche aus Siliciumdioxid reicht nicht aus, um auch nur annähernd eine sl> gute elektrische Isolation zwischen Siliciumelementen zu gewährleisten, wie sie mit den herkömmlichen Isolationsbereichen tas thermisch gewachsenem Siüciumdi- m oxid erreicht werden.
Es ist die Aufgabe der Erfindung ein Verfahren der eingangs genannten Art so weiterzubilden, daß bis in eine festgelegte Tiefe derart unter industriellen Fertigungsbedingungen wirtschaftlich oxydiert werden r. kann, daß das erhaltene oxidische Material die Eigenschaften von auf Halbieiteroberfiächen thermisch gewachsenem Oxid aufweist.
Diese Aufgabe wird mit den im kennzeichnenden Teil des Anspruchs 1 genannten Merkmalen gelöst. ju
Das mit dem erfindungsgemäßen Verfahren hergestellte uxydierte Material hat nicht nur die Eigenschaf ten von thermisch gewachsenem oxydiertem 1 '.albleitermaterial, sondern läßt sich auch einfacher und zeitsparender herstellen. Hinzu kommt, daß sich das 2> Verfahren flexibel an viele Anwendungen anpassen läßt.
Es ist besonders vorteilhaft, wenn das Halbleitersubstrat aus Silicium besteht.
Die selektive Umwandlung von Oberflächenbereichen des Halbleitersubstrats in das poröse Halbleiter- jo material läßt sich in vorteilhafter Weise dadurch erreichen, daß das Halbleitersubstrat bzw. die Halbleiterschicht mit einer Maskierungsschicht versehen wird, welche die Oberflächengebiete der umzuwandelnden Bereiche freiläßt. r>
In einfacher Weise läßt sich die Umwandlung in poröses Halbleitermaterial durch Eloxieren erreichen. Liegt dabei ein η-dotiertes Halbleitersubstrat bzw. eine η-dotierte Halbleiterschicht vor. so kann man sich beim Eloxieren eine Maske sparen, wenn die in poröses v> Halbleitermaterial umzuwandelnden Bereiche mittels eines Diffusions- oder lonenimplantationsschritts in Bereiche mit ρ * -Leitfähigkeit umgewandelt "verden.
Das Eloxieren läßt sich vorteilhaft in wäßriger HF-Lösung durchführen. Dabei werden in vorteilhafter r> Weise HF-Gehalte zwischen etwa 10 und etwa 50% und bevorzugterweise zwischen etwa i2 und etwa 25% verwendet und man arbeitet bei einer Stromdichte, die in Abhängigkeit von der gewünschten Porosität unter Berücksichtigung der HF-Konzentration, der Beleuch- '«> tung. der Temperatur der Lösung und der Dotierung der umzuwandelnden Bereiche festgelegt wird.
Es ist vorteilhaft, wenn nach dem Umwandeln die Porosität des Halbleitermaterials im Bereich zwischen etwa 40 und etwa 80% und bevorzugt zwischen etwa 45 ">> und etwa 60% liegt. Die Definition der Porosität wird in der Beschreibung bei den Beispielen 1 bis 4 gegeben. Bei zu großen Porositätswerten wird am Schluß des Verfahrens ein nicht vollständig verdichtetes Oxid erhalten. Ist die Porosität /u gering, so läßt es das fen umgewandelte Material nicht vollständig oxydieren, auch wenn eine vollständige Verdichtung erreicht werden kann.
Die Oxydation des porösen Halbleitermaterials erfolgt vorteilhaft bei Temperaturen von > etwa 970°C unter Anwendung von Dampf und/oder Sauerstoff. Dabei kann es vorteilhaft sein, solange zu oxydieren, bis sich am Übergang vom porösen Oxid zum Halbleitermaterial das letztere oberflächlich in eine thermische gewachsene Oxidschicht umgewandelt hat
Die Verdichtung läßt sich in vertretbaren Zetträumen durchführen, wenn bei Temperaturen oberhalb etwa 11500C verdichtet wird. Dabei ist es günstig, wenn in einer inerten Atmosphäre bevorzugt unter Zumischung von Dampf gearbeitet wird.
Mit den erfindungsgemäßen Verfahren läßt sich in vorteilhafter Weise ein Siliciumsubstrat behandeln, indem in einer etwa 50%igen HF-Lösung und einer Stromdichte von etwa 5 mA/cm2 bis zu einer Tiefe von etwa 1,75 μπι eloxiert wird, indem dann bei etwa 9700C in Dampf 10 Minuten lang oxydiert und schließlich bei etwa 1200°C 10 Minuten lang unter Dampfzusatz verdichtet wird, oder indem in einer Lösung mit einem HF-Gehalt zwischen etwa 16 und etwa 20% bei einer Stromdichte von etwa 60 raA/cm-' zwischen etwa 45 und etwa 35 Sekunden lang eloxiert wird, indem dann bei etwa 9700C in Dampf etwa 10 Minuten lang oxydiert und schließlich bei etwa 1200"C etwa 15 Minuten lang unter Dampfzusatz verdichtet wird.
Elektrisch isolierte Bereiche im Halbleitersubstrat, in weichen passive und aktive Halbleiteranordnungen erzeugt werden können, lassen sich in vorteilhafter Weise dadurch erzeugen, daß die Bereiche aus dem porösen Halbleitermaterial so eingebracht werden, daß die Front des sich umwandelnden Materials mindestens einen im Halbleitersubstrat vorhandenen PN-Übergang überschreitet.
Die Erfindung wird» anhand von durch Zeichnungen erläuterten Ausführungsbeispielen beschrieben.
Es zeigen:
Fig. 1 bis 3 die Ergebnisse der ersten Schritte des Verfahrens zur Bildung eines oxydierten porösen Siliciumkörpers,
F i g. 4 die resultierende Isolationsstruktur nach einer ersten Ausführungsform des Verfahrens.
F i g. 5 und 6 die Ergebnisse eines Zwischenschritts bzw. die endgültige Struktur nach einer zweiten Ausführungsform des Verfahrens.
F i g. 7 und 8 Schnittansichten durch einen Halbleiterkör[ ;r bei der Herstellung bipolarer integrierter Schaltungen.
Fig. 9A. B. C und D das Ergebnis von Verfahrensschritten bei der Herstellung von integrierten Schaltungen einer ersten Ausführungsform und
Fig. 1OA. B. C und D das Ergebnis von Verfahrensschritten bei der Herstellung von integrierten Schaltungen einer weiteren Ausführungsform.
In den Fig. 1 bis 6 ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens erläutert, bei dem am Schluß monokristalime Siliciumbereiche eines Substrats vollständig von Siliciumoxid umgeben sind. Der Einfachheit halber ist jedoch nur ein Siliciumdioxidbereich im Querschnitt gezeigt.
Wie in der F i g. ι gezeigt ist. wird eine Maskierungsschicht 13 auf der Oberfläche des Substrats 12 niedergeschlagen bzw. gebildet. Die Maskierungsschicht 13 kann aus Siliciumdioxid, welches durch thermische Oxyde .ion. pyrolytisches Niederschlagen oder auf eine andere Weise gebildet worden ist oder aus einer Kombination bestehen, welche beispielsweise aus Siliciumdioxid mit einer darüberüegenden Schicht aus Siliciumnitrid oder aus einer anderen aus diesen Verbindungen bestehenden Schichtkombination gebildet sein. Eine geeignuie, nicht gezeigte Photolackschicht wird anschließend auf die Maskierungsschicht 13 aufgebracht, und dann zur Bildung des für den
nachfolgenden Diffusionsschriit gewünschten Muslers belichtet und entwickelt. Das Muster in dem Photolack entspricht der gewünschten Oberflächenkonfiguration der am Schluß vertikal in das Halbleitermaterial hineinreichenden Oxidbereiche. Die freiliegenden Teile ; der Maskierungsschicht 13 werden weggeätzt und dann wird die restliche Photolackschicht entfernt. Ein Bereich 14 mit höherer Leitfähigkeit wird dann durch Diffusion oder Ionenimplantation durch die Öffnungen in der Maskierungsschicht 13 hindurch mittels Verunreinigun- in gen, welche ρ + -Leitfähigkeit verursachen,gebildet.
Der Bereich 14 mit hoher Leitfähigkeit wird dann in einer Lösung, welche dns Silicium in den Bereichen in eine poröse Siliciumstruktur umwandelt, eloxiert. Am einfachsten geschieht dies durch Eloxieren in einer i> wäßrigen HF-Lösung bei einer Stromdichte, welche zum Erreichen der Porosität ausreicht. Im allgemeinen sollte die Eloxier-Lösung HF in einer Menge von mehr als 10%. insbesondere zwischen 12 und 25% enthalten. Die geeignetste Losungskonzentration fur eine be- m stimmte Anwendung hängt ab von der Form des Bauteils, der Dotierungskonzentration, der Temperatur der Lösung, der Stromdichte, der Beleuchtung usw. Die Fig. 2 zeigt die Struktur nach dem Eloxierschritt. Die durchschnittliche Porosität des Siliciums sollte größer sein als 40% und vorzugsweise zwischen 45 und 80% liegen, wobei die bevorzugtesten Werte allerdings unter 60% liegen. Die genaue Porosität des Siliciums läßt sich beeinflussen durch Veränderung der HF-Konzentration der Eloxierlösung, der Beleuchtung, der Temperatur der jo Losung, der Dotierungskonzentration der Siliciumbereiche und der Stromdichte. Wenn die Silicium-Porosität wesentlich über 60% liegt, (beispielsweise bei 85%). wurde eine Behandlung bei 970"C in Dampf auf welche eine 15 Minuten dauernde Behandlung bei 1200"C in Dampf folgt, zu einem nicht vollständig verdichteten Oxid führen. Wenn die Silicium-Porosität kleiner ist als Ci-Aa 45%. erfolgt eine unvoüständigc Oxidation, auch wenn eine vollständige Verdichtung erreicht wird. Die Stromdichte für gewöhnliche praktische Anwendungen liegt zwischen I und60 mA/cm-'.
Beim Arbeiten mit der in den Fig.! bis 6 illustrierten Struktur kann eine Siliciumoxid-Maskierungsschicht Π benutzt werden. Während des Eloxier-Verfahrens wird die Maskierungsschicht 13 weggeätzt werden. Bei Anwendung des gezeigten Verfahrens, wird während des Eloxier-Schntts keine Maskierungsschicht benötigt, da der ρ * Bereich 14 bevorzugt eloxiert wird. Wird ein Material wie z. B. Siliciumnitrid, welches gegenüber einer HF-Lösung resistent ist. als Diffusionsmaske 13 benutzt, wird das Material während des Eloxierens erhalten bleiben, üiese Art der Maskierungsschicht ist wünschenswert, wenn die Leitfähigkeitstypen im Substrat entgegengesetztes Vorzeichen haben, d.h. wenn η--Bereiche ringförmig monokristalline Element-Bereiehe vom p-Typ umgeben.
Der poröse Siliciumbereich 15 wird in einer oxydierenden Umgebung d. h. typischerweise in Sauerstoff oder Dampf bei erhöhten Temperaturen, wie z. B. solchen oberhalb etwa 9700C oxydiert Der poröse &o Bereich 15 oxydiert im Vergleich zum monokristallinen Silicium sehr schnell. Während der Oxydation wird die Oberfläche des Substrats unter Bildung einer Siliciumdioxidschicht 17 oxydiert Die übliche Oxydationsmaskenschicht, welche typischerweise aus S13N4 besteht, ist nicht notwendig, weil der Dampf oder O2 in die porösen Silicium-Bereiche eindringt
Die Oxydation der porösen Silicium-Bereiche erfolgt dann bei einer Temperatur, die ausreicht, um die porösen Silicium-Bereiche vollständig zu oxydieren, so daß sich das oxydierte poröse Silicium über die Oberfläche des Halbleiters erhebt, wie es in der in der Fig.3 gezeigten Struktur zu sehen ist. Das poröse Silicium 15 wird in den Siliciumdioxidbercich 18 umgewandelt.
Die Oxydation kann über den Punkt hinaus fortgesetzt werden, bei dem das poröse Silicium vollständig in Siliciumdioxid umgewandelt ist:. Diese weitere Oxydation erzeugt eine Schicht 20 aus thermischem Oxid unter den oxydierten porösen Siliciumbereichen 18. Diese Variante des erfindungsgemäßen Verfahrens ist in den F i g. 5 und 6 illustriert. Zwar besteht jetzt der Bereich 18 aus Siliciumdioxid, dieses Siliciumdioxid hat jedoch eine Charakteristik, die es als Dielektrikum nicht so gut geeignet macht wie thermisch gewachsenes Siliciumdioxid. Kennzeichnend für diese Charakteristik ist die Ätzrate des Siliciumdioxids weiche an diesem Punkt des Verfahrensabiaufs in der Größenordnung von 300% höher ist als beim thermisch gewachsenen Siliciumdioxid.
Die Verbesserung der dielektrischen Charakteristik der porösen Siliciumdioxidbereiche erfolgt im letzten Schritt des vorliegenden Verfahrens, bei welchem die oxydierten porösen Silieiumbcreiehe einer Temperatur ausgesetzt werden, welche über der Oxydationstemperatur liegt. Durch die hohe Temperatur wird das oxydiere poröse Silicium verdichtet. Das Ergebnis des Verdichtungsschritts ist das Zusammensinken und Verdichten des Bereichs 18, welcher dabei in den Bereich 22 (siehe Fig.4) bzw. 24 (siehe Fig. 6) umgewandelt wird. Die richtige Wahl der Porosität der porösen Siliciumbereiche 15 führt zu einem verdichteten Isolationsbereich 22 bzw. 24. dessen Oberfläche im wesentlichen mit der Oberfläche des Halbleiterkörpers planar verläuft. Die Ätzrate der verdichteten Bereiche 22 und 24 ist jetzt mit derjenigen des thermisch gewachsenen Siliciumdioxids vergleichbar, und daher ist die dielektrische Charakteristik dieser resultierenden Bereiche derjenigen der thermisch gewachsenen äquivalent.
Der Verdichtungsschritt kann in Stickstoff oder in einer anderen geeigneten Inertgasatmosphäre durchgeführt werden. Die Verdichtung kann auch in einer oxydierenden Umgebung wie z. B. in Dampf vorgenommen werden, dabei wird jedoch auch auf allen nicht maskierten Siliciumbereichen und in gewissem Ausmaß auch unter den Siliciumdioxidmaskenschichten thermisches Oxid wachsen. Bei hoher Porosität ist jedoch Dampf ein wirksames Verdichtungsmittel. Die remitierende Charakteristik des verdichteten Siliciumoxids hängt ab von der Erwärmungstemperatur, der Zeit und der Porosität des Siliciumbereichs 15, von dem ausgegangen wird.
Die Verdichtung nimmt in Abhängigkeit von der Zeit und der Temperatur zu. bei 155O°C sind zum Verdichten des porösen Siliciumoxids zwei Stunden erforderlich. Bei I200°C reichen 15 Minuten und bei 1100°C braucht man 3 bis 4 Stunden für die Verdichtung. Bei 10000C ist eine Verdichtung praktisch unmöglich. Ein poröseres Silicium, z. B. 65%iges, braucht eine längere Verdichtungszeit als weniger poröses Silicium, wie z. B. 56%iges. Für 56%iges poröses Silicium reicht eine Verdichtungszeit zwischen 1 und 15 Minuten hei 12000C aus. Bei 65%igcm porösem Silicium braucht man bei 1200°C über eine Stunde zur Verdichtung. Bei 1200°C erfolgt eine Verdichtung mittels Dampf innerhalb von 1
bis 5 Minuten. Bei 1150" C sind jedoch wenigstens I bis 2 Stunden erforderlich.
Das poröse Silicium enthält Poren, welche senkrecht zur Oberfläche verlaufen, und vier Seiten haben, von denen jede etwa 10 nni lang ist. Der Abstand im Silicium zwischen den Poren beträgt auch etwa IO rim. Die Größe, und Anzahl dieser Poren und der Abstand zwi.^en den Poren' im Silicium hängt von den Eloxierbedingungen bei der Bildung der Poren-lind von der Porosität der Schichten ab. in
Im oxydierten Zustand bildet die Siliciumsiebstruktur im wesentlichen eine Struktur vom selben Typ. wobei allerdings die Poren eine geringere Größe haben. Die Dicke der porösen Siliciumschicht nimmt während der Oxydation zu, weil das Silicium sich nicht vollständig in 1·} das Porenvolumen hinein ausdehnt. Dies wird bei porösen Schichten vom pf-Typ und in einem geringeren Ausmaß bei diffundierten Bereichen vom p*-Typ gefunden. Der gefundene Unterschied beruht wahrscheinlich auf der Anzahl, und Größe der Poren und auf dem Abstand im Silicium zwischen den Poren.
Die poröse Siebstruktur aus Siliciumoxid hat eine höhere Ätzrate als die üblichen thermisch gewachsenen Siliciumoxide. Die hohe Ätzrate des oberen Teils des bei 970°C erhaltenen Oxids könnte auf die Tatsache zurückzuführen sein, daß die Schicht im oberen Teil poröser ist als im unteren Teil. Das ist auf den Konzentrationsgradienten der Verunreinigung in ρ'-diffundierten Schichten zurückzuführen. Größere Poren an der Oberfläche erhält man für sehr hoch jo kon7\"ntrierte Bordotierungen in diffundierten Schichten. Es kann auch sein, daß am Boden eines Bereichs während der Oxydation ein teilweises Zusammensinken eintritt.
Oxydation mittels Dampf bei höheren Temperaturen. j> wie z.B. bei 12000C, von weniger porösen Schichten sind unvollständig. Es zeigt sich daß das Zusammensinken oben in der Struktur relativ schnell erfolgt und daß das oxydierende Agens nicht die Möglichkeit hat, vollständig zu den unteren porösen Schichten hindurch zu diffunieren. Es ist auch wegen der Siebstruktur des porösen Siliciums möglich, daß bei der hohen Temperatur der untere Teil des porösen Siliciums bis zu einem gewissen Grad zusammensinkt.
.. Die bei hohen Temperaturen auftretende Verdich- 4". tung läßt sich erklären, wenn man die sehr feine Textur des Oxids und seine mögliche Deformation betrachtet. In dem Bereich zwischen dem Anlaßpunkt eines Glases, d. h. derjenigen Temperatur, bei der im wesentlichen die Spannungen verschwinden, und den Erweichungspunkt ><> des Glases, d. h. der Temperatur bei der sich das Glas schnell verformt und an anderen Körpern haftet, tritt eine Verzerrung auf. Bei Quarzglas liegen diese Temperaturen bei 11000C bzw. 15000C. Bei einer porösen Textur könnte eine Verformung bei 12000C eintreten. Das poröse Oxid wird die Tendenz haben, leichter und auch bei einer niedrigeren Temperatur als eine dicke Glasschicht zu fließen. Diese Fließtendenz hängt ab von der Temperatur und von der Zeit. Außerdem hängt sie von der ursprünglichen Porosität, der Größe und der Anzahl der Poren ab. Eine porösere Oxidtextur mit größeren Poren wird für die vollständige Verdichtung längere Zeiten und höhere Temperaturen benötigen.
In den Fig.7 bis 10 sind Herstellungsschritte für integrierte Schaltungen gezeigt Wie in der Fig.7 gezeigt ist wird das Siliciumsubstrat 30 mit einer Schicht 32 maskiert Dann werden mittels einer Diffusion Bereiche 34 hoher Leitfähigkeil vom η-Typ erzeugt. Die Maskenschicht 32 wird entfernt und anschließend wird die epitaxiale Siliciumschicht 36 auf der Oberfläche des Substrats 30 zur Bildung der in der Fig.8 gezeigten Struktur niedergeschlagen. Es sei darauf hingewiesen, daß die Bereiche 34 vom n+-Typ in die Epitaxieschicht unter Bildung der Subkollektorbereiche37 ausdiffundieren.
Wie die Fig.9A zeigt wird auf der Oberfläche der Epitaxieschicht 36 eine Maskierschicht 38 aufgebracht und in diese mit konventionellen Photolithographie- und Ätzverfahren ein Muster geätzt, um zur Herstellung der eingelegten Oxidbereiche ein Gitter von öffnungen zu erzeugen. Eine konventionelle Diffusion oder Ionenimplantation führt zu einem Gilter aus (nicht gezeigten) Bereichen mit hoher p-Leitfähigkeit, welche monokrislallinc Bereiche der Epitaxieschicht 36 umgeben. Im gezeigten Ausführungsbeispiel ist der η-leitende, monokristalline Siliciumbereich 42 vom p-leitenden Bereich 40 umgeben und durch einen mittleren p-Bereich 44 in zwei Teile unterteilt. Der Bereich 44 erstreckt sich bis hinunter zum Bereich 37 mit hoher Leitfähigkeit. Die Bereiche 40 erstrecken sich bis zum Übergang zwischen der Epitaxieschicht 36 und dem Substrat 30 d. h. bis zu dem sich waagrecht erstreckenden PN-Übergang. Wenn es erwünscht ist, können die Bereiche 40 sich auch soweit in die Struktur hineinerstrecken, daß sie den PN-Übergang, welcher den Bereich 37 umgibt, kontaktieren. Das resultierende Substrat wird dann einem Eloxierschritt ausgesetzt, wie er weiter oben im Zusammenhang mit der Fig. 2 besprochen wurde, wobei das Silicium der Bereiche 40 und 44 in poröses Silicium umgewandelt wird, welches bevorzugt eine Porosität von weniger als etwa 60% hat. Das Ergebnis zeigt die in der F i g. 9A gezeigte Struktur. Die porösen Siliciumbereiche 40 umgeben die monokristallinen Bereiche der Epitaxieschicht über dem Bereich 37 vom η-Typ mit hoher Leitfähigkeit, während der Zwischenbereich 44 aus porösem Silicium den umgebenen Bereich in zwei Unterbereiche aufteilt. Das poröse Silicium in den Bereichen 40 und 44 wird dann zui Bildung entsprechender Oxidbereiche 50 und 52 oxydiert. Die resultierende Struktur ist in der Fig.9B gezeigt. Die Oxydation erfolgt ähnlich, wie es im Zusammenhang mit der Fig.3 beschrieben wurde. Anschließend erfolgt die Verdichtung ebenso wie sie im Zusammenhang mit den Fig.4 und 6 beschrieben wurde. Die F i g. 9C zeigt die resultierende Struktur, in der die Bereiche 51 und 53 aus dem verdichteten Siliciumdioxid bestehen. Verschiedene Arten von Halbleiteranordnungen können in den isolierten Bereichen der einkristallinen Epitaxieschicht 36 gebildet werden. Wie in der Fig.9D gezeigt ist, können Transistoren hergestellt werden, mit einem Kollektorkontakt 54 in einem der Bereiche. Der Emitter- und der Basisbereich 56 bzw. 58 werden durch Diffusion oder Ionenimplantation hergestellt Der Transistor kann auf herkömmliche Weise passiviert werden, und metallische Leitungen zur Verbindung der Transistoren und anderer Anordnungen zu Schaltungen können gebildet werden.
Anhand der Fig. 1OA bis IOD wird die Herstellung einer anderen integrierten Schaltung mittels erfindungsgemäßer Verfahrensschritte dargestellt wobei von der in der F i g. 8 dargestellten Struktur ausgegangen wird. Wie die Fig. 1OA zeigt ist eine Maskierungsschicht 60 auf der Oberfläche der Epitaxieschicht 36 niedergeschlagen, in welche ein Muster geätzt ist wobei konventionelle Photolithographie- und Ätzverfahren
angewandt worden sind, um ein Gitter von Öffnungen zu definieren, das über den schließlich angestrebten eingelegten Oxidbereichen liegt. Durch einen konventionellen Diffusions- oder lonenimplantationsschritt entsteht ein Gitter von (nicht gezeigten) Bereichen vom p-Typ hoher Leitfähigkeit, welche monokristalline Bereiche der Epitaxieschicht 36 umgeben. Die p-leitenden Bereiche wichen nach unten bis zum Übergang zwischen der Epitaxieschicht 36 und dem Substrat 30 oder bis zu einem im allgemeinen lateral sich ' erstreckenden PN-Übergang. Das resultierende Substrat wird dann, wie anhand der Fig. 2 beschrieben Wurde, eloxiert, wobei der p-leitende Siliciumbereich in poröses Silicium umgewandelt wird. Die porösen Siliciumbereiche 62 umgeben die monokristallinen Bereiche der Epitaxieschicht oberhalb des stark η-leitenden Bereichs 37. Das poröse Silicium im Bereich 62 wird dann zur Bildung des Oxidbereichs 64 oxydiert. Die resultierende Struktur, in der das Siliciumdioxid über die Oberfläche hinausragt zeigt die Fig. iuB. Das Zusammensinken und das Verdichten folgen im nächsten Schritt, wobei die in der Fig. IOC gezeigte
10
Struktur in der der verdichtete Bereich mit der Nummer 66 bezeichnet ist.resultiert.Transistoren wurden in den durch die Bereiche 66 getrennten Bereichen gebildet, wobei ein Kollektorkontakt 74 in einem der Bereiche
-, gebildet wurde. Die Emitter- und Basisbereiche 76 bzw. 78 werden mittels Diffusion oder Ionenimplantation gebildet. Der Transistor kann dann passiviert und die metallischen Verbindungen, welche zur Verbindung der Transistoren und anderen Anordnungen zu funktionsfä-
ln higen Schallungen dienen, aufgebracht werden.
Die folgenden Beispiele dienen lediglich dem besseren Verständnis der Erfindung. Die Anwendung der Erfindung ist aber nicht auf die in den Beispielen beschriebenen Fälle beschränkt.
Beispiele 1 bis 4
Poröses Silicium wurde in einem p+-leilendcn Siliciumplättchen mit einem spezifischen Widerstand von 0,01 Ω · cm in einer elektrochemischen Zelle to gebildet, wobei das Siiiciumpiätichen ais Anode und ein Platinstreifen als Kathode dienten. Die Bedingungen wurden entsprechend der Tabelle I gewählt.
Tabelle
Beispiel Dicke Index Porosität Lösung Stromdichte Zeit
in μ in% in mA/cm2 in Sek.
1 1,728 1,471 84,1 HF 10% 60 60
2 2,070 2,147 62,7 HF 16% 60 45
3 1,867 2,240 59,7 HF 20% 60 35
4 1,929 2,673 45,6 HF 25% 60 30
In den Tabellen ist der bei einer Wellenlänge von 546,! nrn gemessene Brechungsindex und die Porosität in Prozent von Löchern in den porösen Siliciumschichten auf ρ+ -leitenden Plättchen für verschiedene Bedingungen angegeben. Diese beiden Parameter und die Dicke wurden mit dem sogenannten VAMFO-MeB-gerät, welches in IBM Journal, Band 8, Seite 43, (1964) beschrieben ist, unter Verwendung der Beziehung: Porosität= 100 (\-DF) gemessen. DF ist gleich (nps-\)/ 77S-1), wobei nps der Brechungsindex des porösen Siliciumfilms und /7s der Brechungsindex von Silicium ist. Die angewandte Methode wurde von W. A. Pliskin und ;J. A. Aboaf beschrieben, (s. dazu Journal of the '^Electrochemical Society Band 122, Seite 182C, (1975), ,-Kurzfassung442 RNP).
;■ Die Plättchen wurden in vier Viertel geschnitten.
' Das erste Viertel des Plättchens wurde dann in einem Ofen bei 9700C in Dampf 10 Minuten lang oxydiert, um eine Struktur mit den in der Tabelle Π angegebenen Parametern zu produzieren.
Tabelle II Dicke Index Porosität
Beispiel am %
1,719 1,222 51,7
1 2.600 1,350 24.0
2 2.287 1,385 16 3
3 2,676 1,439 4,5
4
Das zweite Viertel des Plättchens wurde zunächst bei 970°C in. Dampf 10 .Minuten lang oxydiert und dann bei 12000C in Dampf 15 Minuten lang verdichtet, um die Strukturen mit den in der Tabelle III aufgeführten Parametern zu erzeugen.
Tabelle III Dicke
μηι		 Index Porosität
%
Beispiel 1,446
2,158
1,944
2,574		 1,381
1,462
1,463
1,458		 17,1
0
0
0,6
1
2
3
4
Im allgemeinen wurden die porösen Siliciumschichten vollständig oxydiert. Mit Ausnahme einiger Fälle liegt der Brechungsindex unter 1,461, dem Brechungsindex dicken thermischen Oxids. Die Oxydation von Schichten mit verschiedenen Porositäten in Dampf von 9700C führt zu einer großen Volumenzunahme für die weniger porösen Proben, nämlich 39 bzw. 22% bei anfänglichen Siliciumporositäten von 46 und 60%. Die Oxydation des porösen Siliciums bei 9700C ergibt für alle untersuchten
b5 Siliciumporositäten ein poröses Oxid. Das poröse Silicium dehnt sich bei der Oxydation bei 9700C in z-Richtung aus.
In 9700C heißem Dampf oxydierte Proben, die
anschließend mil 1200°C heißem Dampf behandelt Tabelle V
wurden, ergaben eine vollständige Verdichtung bei allen
Proben mit Ausnahme der poröseren Probe. Die weniger poröse Probe, welche während cl«?r bei 1200°C stattfindenden Oxydation im Dampf nicht vollständig ί oxydiert wurde (siehe weiter unten), ist jetzt vollständig oxydiert und hat einen Brechungsindex von 1,458.
Das dritte Viertel des Plättchens wurde in einem Ofen bei I2OO°C in Dampf 15 Minuten lang oxydiert, ohne daß eine Oxydation bei 9700C voranging. Die 1() resultierenden Strukturen hatten die in der Tabelle IV aufgeführlcn Parameter.
Beispiel Lösung Stromdichte
Dicke
in mA/cm2 in Min
Porosität %
HF 50% 5
HF 25% 5
1,75
2,1
56
65
Tabelle IV
Beispie!
Dicke
Index
Porosität
7o Die Plättchen wurden dann in einem Ofen bei 970°C in Dampf 10 Minuten lang oxydiert, um dadurch poröses Siliciumdioxid zu erzeugen. Die p+-diffundierten porösen Bereiche dehcn sich bei der Oxydation in z-Richtung aus. Als Ätzgeschwindigkeiten wurden die in der Tabelle Vl angegebenen Werte ermittelt.
Tabelle VI
1,310
2,066
1,966
2,449
1,419
1,461
1,455
1,479
9,0
1,0
nicht
vollständig
oxydiert
Abgesehen von der poröseren Probe ist die Ätzrate für diese Proben dieselbe wie bei thermischem Oxid. Diese Oxydation in einem Schritt läßt jedoch eine sehr dicke Schicht auf dem nicht-porösen Silicium wachsen, die bei der Herstellung von Halbleiteranordnungen im allgemeinen nicht erwünscht ist.
Die Oxydation von porösem Silicium in Dampf bei !200°C ergab tür poröseres Silicium, d.h. solches mit einer Porosität von 84,7% ein poröses Oxid, für poröses Silicium mit einer Porosität von 59,7 bzw. 62,7% ein <"> dichtes Oxid, wobei der Brechungsindex gleich dem von thermischem Oxid war, und für weniger poröses Silicium, welches eine Porosität von 45,6% hatte, ein nicht vollständig oxydiertes Silicium.
Beispiel Ausdehnung Ätzraie
340 nm
130 nm
3 u.m/min
Die Proben wurden in Dampf bei 970°C oxydiert und anschließend bei 1200°C mit Dampf 10 Minuten lang in einer Stickstoffatmosphäre behandelt, wodurch sich die Struktur mit der in der Tabelle VII angegebenen Charakteristik ergab.
Tabelle VlI
Beispiele 5 und 6
Ein p-leitendes Siliciumplättchen mit einer 2 μίτι dicken Epitaxieschicht vom η-Typ wurde thermisch in Dampf bei einer Temperatur von 9700C zur Bildung einer Maskenschicht aus Siliciumdioxid oxydiert. Darauf wurde eine Photolackschicht aufgebracht, weiche durch eine Maske belichte' und dann entwickelt wurde. Dann wurde das Siliciumdioxid in den Bereichen, in denen die ρ+ -Diffusion erfolgen sollte, weggeätzt. Der diffundierte Bereich bedeckte etwa 30% der Gesamtoberfläche des Plättchens. Bor wurde mittels einer Kapseldiffusion zur Erzeugung einer p+-Oberflächenkonzentr3tion von 1020 Atomen/cm3 eindiffundiert Die Diffusion wurde bei 11000C durchgeführt, dauerte 50 Minuten und der G-Wertlagbei3,6 - 1020 Atomen/cm3.
Poröses Silicium wurde dann in den diffundierten Bereichen des Plättchens mittels einer elektrochemischen Zelle hergestellt, wobei das Siliciumplättchen als Anode und ein Piatinstreifen als Kathode diente. Die angewandten Bedingungen und das Ergebnis ergeben sich aus der folgenden Tabelle V.
Beispiel Ausdehnung Atzrate
5 60 nm 25 μΐπ/min
6 (-4Ob nm) 2 μηι/σιϊη
Kontraktion
Die Ätzrate des porösen Siliciums mit eine*." °orosität von 56% war nach der Verdichtung dieselbe wie bei thermischem Oxid. (Die verwendete Lösung enthielt 1 Teil Flußsäure auf 10 Teile Wasser).
Proben, welche bei 12000C 5 Minuten lang in Dampf oxydiert worden waren, hatten die in der Tabelle VIII angegebene Charakteristik.
Tabelle VIII
Beispiel Ausdehnung Ätzrate
40 nm
(-200 nm)
Kontraktion
25 um/min
0,6 'im/min
Die Oxydation der porösen Probe mit einer Porosität von 65% bei 12000C mit Dampf erfolgte bis zum Boden des porösen Bereichs. Dies war bei der porösen Probe mit einer Porosität von 56% nicht der Fall. Im Fall der porösen Probe mit 65% Porosität war die Tiefe des Loches, nachdem das Oxid vollständig herausgelöst worden war, für beide Oxydationstemperaturen diesel-
be. während fur die poröse Probe mit einer Porosität von 56% das Loch nach der Oxydation bei 1200" C nicht so tief war wie nach der Oxydation bei 970cC. Die Ätzrate des oxydierten porösen Siliciums mit einer Porosität von 65% ist ungefähr dreimal so groß w ie die des thermischen Oxids. Die Ätzrate für die Probe mit einer Porosität von 56% ist dieselbe wie die des thermischen Oxids.
Beispiele 7 bis 11
Der im Beispiel 5 beschriebene Prozeß wurde bis zur Oxydation des porösen Siliciums wiederholt. Bei der Herstellung des porösen Siliciums wurde mit 50%iaer Fußsäure bei einer Stromdichte von 5mA/em- gearbeitet, um auf diese Weise ein poröses Silicium mit einer Porisität von 55% herzustellen. Das Beispiel 5 diente als Standard Die für die Beispiele 7 bis 1! verwendeten Proben wurden in einer Stickstoffatmosphäre unter Anwendung der in der Tabelle IX angegebenen Temperaturen und Zeiten verdichtet. Die Ätzraten des dabei jesvfiis erhaltenen SsiiCiurndiosids würden gemessen und in der Tabelle IX aufgelistet
Tabelle IX Beispiel
Temp, in t Zeit in Min.
Ätzrate %
höher als
thermisch SiO2
5 — — 230
7 1100 60 135
8 1150 30 75
9 1150 60 50
10 1200 5 0-5
11 1200 15 gleich
η Die Atzrate wurde bestimmt, indem die abgetragene Dicke als Funktion der Zeit bei Verwendung einer aus 1 Teil HF und 9 Teilen Wasser bestehenden Lösung gemessen wurde. Die Ergebnisse der Tabelle 9 zeigen, daß eine Temperatur von 12000C erforderlich ist, um poröses Silicium mit einer Porosität von 55% so zu verdichten, da" es in seinen Eigenschaften nahe an thermisch gewachsenes Siliciumdioxid herankommt.
Hierzu 3 Blatt Zeichnungen

Claims (14)

Patentansprüche:
1. Verfahren zum Herstellen von eingelegten Bereichen aus oxidiertem Halbleitermaterial in > einem Halbleitersubstrat, bzw. in einer auf einem Halbleitersubstrat aufgebrachten Halbleiterschicht, bei dem dort, wo die Oxidbereiche entstehen sollen, das Halbleitermaterial bis in eine festgelegte Tiefe in poröses Halbleitermaterial umgewandelt und an- i<> schließend mindestens das poröse Halbleitermaterial oxidiert wird, dadurch gekennzeichnet, daß während einer festgelegten Zeit bei einer Temperatur oxidiert wird, bei der das poröse Halbleitermaterial (15,40,44, 62) vollständig in Oxid ι: überführt wird, und im Anschluß an die Oxidation die gesamte Anordnung auf eine über der Oxidationstemperatur liegende Temperatur während einer für die Verdichtung des Oxids in den Oxidbereichen (18, 50,52,64^ ausreichenden Zeit erhitzt wird.
2. Veifiihren nach Anspruch 1, dadurch gekennzeichnet, daß bei Vorliegen eines N-dotierten Halbleiter-Substrats (12) bzw. einer N-dotierten Halbleiter-Schicht (36) die in poröses Halbleitermaterial umzuwandelnden Bereiche zunächst mittels -~> eines Diffusions- oder lonenimplantationsschrittes in Bereiche (14, 40, 44, 62) mit P + -Leitfähigkeit umgewandelt werden.
3. Verfahren nach Anspruch 1 oder 2, bei dem das poröse Halbleitermaterial durch Eloxieren in wäßri- so ger HF-Lösung erzeugt wird, dadurch gekennzeichnet, daß eine Lösung mit einem HF-Gehalt zwischen etwa 10 und etwa 5O7o ven· .ndet wird und bei einer Stromdichte gearbeitet wird, die in Abhängigkeit von der gewünschten Porosl· : unter Berücksichti- J> gung der HF-Konzentration, der Beleuchtung, der Temperatur der Lösung und der Dotierung der umzuwandelnden Bereiche festgelegt wird.
4. Verfahren nach Anspruch 3. dadurch gekennzeichnet, daß eine Lösung mit einem HF-Gehalt ■*" zwischen etwa 12 und etwa 25% verwendet wird.
5. Verfahren nach einem der Ansprüche I bis 4. dadurch gekennzeichnet, daß beim Umwandeln ein; Porosität im Bereich /wischen etwa 40 und etwa 80% erzeugt wird. -n
6. Verfahren nach Anspruch 5. dadurch gekennzeichnet, daß beim Umwandeln eine Porosität im Bereich zwischen etwa 45 und etwa 60% erzeugt wird
7. Verfahren nach einem der Ansprüche 1 bis 4. >< > dadurch gekennzeichnet, daß beim Umwandeln Silicium mit einer solchen Porosität erzeugt wird, daß die Oberfläche der nach dem Oxidieren und Verdichten entstehenden Isolationsbereiche (22, 24) im wesentlichen mit der Oberfläche des Silicium· '■>'■> Halbleiterkörpers planar verläuft.
8. Verfahren nach einem der Ansprüche 1 bis b. dadurch gekennzeichnet, daß bei Temperaluren von >970 C mittels Dampf und/oder Sauerstoff oxidiert wird. «ι
9. Verfahren nach einem der Ansprüche I bis 8, dadurch gekennzeichnet, daß bei Temperaturen > 1100°C verdichtet wird.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß in einer inerten Atmosphäre, in einer oxidierenden Atmosphäre, oder in einer Atmosphäre, welche ein inertes und ein oxidierendes Gas enthält, verdichtet wird.
11. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß Silicium in einer etwa 50% HF enthaltenden Lösung und bei einer Stromdichte von etwa 5 mA/cm- bis zu einer Tiefe von etwa 1,75 um eloxiert wird, daß dann bei etwa 9703C in Dampf etwa 10 Minuten lang oxidiert und schließnch bei etwa 12000C etwa 10 Minuten lang in Dampf verdichtet wird.
12. Verfahren nach Anspruch 1Ί. dadurch gekennzeichnet, daß — statt in Dampf — in einer inerten Atmosphäre etwa 15 Minuten lang verdichtet wird.
13. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß Silicium in einer Lösung mit einem HF-Gehalt zwischen etwa 16 und etwa 20% und bei einer Stromdichte von etwa 60 mA/cm2 zwischen etwa 45 und etwa 35 Stkjnden lang eloxiert wird, daß dann bei etwa 970° Γ in Dampf etwa 10 Minuten lang oxidiert und schließlich bei etwa 12000C etwa 15 Minuten lang in Dampf verdichtet wird.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Bereiche (40, 62) aus dem porösen Halbleitermaterial so eingebracht werden, daß die Front des sich umwandelnden Materials mindestens einen im Halbleiterkörper vorhandenen •T-N-Übergang überschreitet.
DE2652294A 1975-11-28 1976-11-17 Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten Expired DE2652294C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/636,243 US4016017A (en) 1975-11-28 1975-11-28 Integrated circuit isolation structure and method for producing the isolation structure

Publications (2)

Publication Number Publication Date
DE2652294A1 DE2652294A1 (de) 1977-10-13
DE2652294C2 true DE2652294C2 (de) 1983-08-18

Family

ID=24551058

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2652294A Expired DE2652294C2 (de) 1975-11-28 1976-11-17 Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten

Country Status (15)

Country Link
US (1) US4016017A (de)
JP (1) JPS5267582A (de)
AU (1) AU498236B2 (de)
BE (1) BE847183A (de)
BR (1) BR7607985A (de)
CA (1) CA1066815A (de)
CH (1) CH597691A5 (de)
DE (1) DE2652294C2 (de)
ES (1) ES453591A1 (de)
FR (1) FR2333349A1 (de)
GB (1) GB1497499A (de)
IT (1) IT1072608B (de)
NL (1) NL7611938A (de)
SE (1) SE407719B (de)
ZA (1) ZA766145B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19810825A1 (de) * 1998-03-12 1999-09-16 Siemens Ag Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2038548B (en) * 1978-10-27 1983-03-23 Nippon Telegraph & Telephone Isolating semiconductor device by porous silicon oxide
FR2472268A1 (fr) * 1979-12-21 1981-06-26 Thomson Csf Procede de formation de caisson dans des circuits integres
EP0055521B1 (de) * 1980-11-29 1985-05-22 Kabushiki Kaisha Toshiba Verfahren zum Füllen einer Rille in einem Halbleitersubstrat
US4532700A (en) * 1984-04-27 1985-08-06 International Business Machines Corporation Method of manufacturing semiconductor structures having an oxidized porous silicon isolation layer
US4628591A (en) * 1984-10-31 1986-12-16 Texas Instruments Incorporated Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon
US4627883A (en) * 1985-04-01 1986-12-09 Gte Laboratories Incorporated Method of forming an isolated semiconductor structure
US4665010A (en) * 1985-04-29 1987-05-12 International Business Machines Corporation Method of fabricating photopolymer isolation trenches in the surface of a semiconductor wafer
GB2210728B (en) * 1987-10-07 1991-11-13 Stc Plc Isolation trenches for semiconductors
US4910165A (en) * 1988-11-04 1990-03-20 Ncr Corporation Method for forming epitaxial silicon on insulator structures using oxidized porous silicon
US5023200A (en) * 1988-11-22 1991-06-11 The United States Of America As Represented By The United States Department Of Energy Formation of multiple levels of porous silicon for buried insulators and conductors in silicon device technologies
US5110755A (en) * 1990-01-04 1992-05-05 Westinghouse Electric Corp. Process for forming a component insulator on a silicon substrate
JPH04120732A (ja) * 1990-09-12 1992-04-21 Hitachi Ltd 固体素子及びその製造方法
US5217920A (en) * 1992-06-18 1993-06-08 Motorola, Inc. Method of forming substrate contact trenches and isolation trenches using anodization for isolation
JP2945221B2 (ja) * 1992-11-19 1999-09-06 ワイケイケイ株式会社 高靭性アルミナ系複合焼結体の製造方法
US5421958A (en) * 1993-06-07 1995-06-06 The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration Selective formation of porous silicon
US5707888A (en) * 1995-05-04 1998-01-13 Lsi Logic Corporation Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation
SG60012A1 (en) * 1995-08-02 1999-02-22 Canon Kk Semiconductor substrate and fabrication method for the same
US5863826A (en) * 1996-08-02 1999-01-26 Micron Technology, Inc. CMOS isolation utilizing enhanced oxidation of recessed porous silicon formed by light ion implantation
US5877069A (en) * 1996-09-16 1999-03-02 Micron Technology, Inc. Method for electrochemical local oxidation of silicon
FR2766012B1 (fr) * 1997-07-08 2001-01-19 France Telecom Procede de minimisation de l'effet de coin par densification de la couche isolante
US6710538B1 (en) * 1998-08-26 2004-03-23 Micron Technology, Inc. Field emission display having reduced power requirements and method
US6387777B1 (en) 1998-09-02 2002-05-14 Kelly T. Hurley Variable temperature LOCOS process
US5950094A (en) * 1999-02-18 1999-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating fully dielectric isolated silicon (FDIS)
US6277662B1 (en) * 1999-06-03 2001-08-21 Seiichi Nagata Silicon substrate and forming method thereof
US6312581B1 (en) * 1999-11-30 2001-11-06 Agere Systems Optoelectronics Guardian Corp. Process for fabricating an optical device
US6348706B1 (en) * 2000-03-20 2002-02-19 Micron Technology, Inc. Method to form etch and/or CMP stop layers
DE10065026A1 (de) * 2000-12-23 2002-07-04 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
TW556311B (en) * 2001-07-31 2003-10-01 Infineon Technologies Ag Method for filling trenches in integrated semiconductor circuits
US7465642B2 (en) * 2005-10-28 2008-12-16 International Business Machines Corporation Methods for forming semiconductor structures with buried isolation collars
FR3011124A1 (fr) * 2013-09-26 2015-03-27 St Microelectronics Tours Sas Composant scr a caracteristiques stables en temperature

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919030B1 (de) * 1969-01-29 1974-05-14
US3640806A (en) * 1970-01-05 1972-02-08 Nippon Telegraph & Telephone Semiconductor device and method of producing the same
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19810825A1 (de) * 1998-03-12 1999-09-16 Siemens Ag Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung

Also Published As

Publication number Publication date
IT1072608B (it) 1985-04-10
JPS5267582A (en) 1977-06-04
BE847183A (fr) 1977-01-31
DE2652294A1 (de) 1977-10-13
NL7611938A (nl) 1977-06-01
SE7613281L (sv) 1977-05-29
FR2333349A1 (fr) 1977-06-24
JPS5751939B2 (de) 1982-11-05
ES453591A1 (es) 1977-12-01
AU2029176A (en) 1978-06-15
CH597691A5 (de) 1978-04-14
GB1497499A (en) 1978-01-12
FR2333349B1 (de) 1980-04-30
SE407719B (sv) 1979-04-09
AU498236B2 (en) 1979-02-22
CA1066815A (en) 1979-11-20
BR7607985A (pt) 1977-11-08
US4016017A (en) 1977-04-05
ZA766145B (en) 1978-05-30

Similar Documents

Publication Publication Date Title
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE2546564A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE3037316C2 (de) Verfahren zur Herstellung von Leistungsthyristoren
EP0000897A1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
EP0010596A1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE2615754C2 (de)
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4013929C2 (de) Verfahren zum Einbringen von Störstoffen in eine Halbleitermaterial-Schicht beim Herstellen eines Halbleiterbauelements und Anwendung des Verfahrens
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2316520C3 (de) Verfahren zum Dotieren von Halbleiterplättchen durch Diffusion aus einer auf das Halbleitermaterial aufgebrachten Schicht
DE2601652C3 (de) Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes

Legal Events

Date Code Title Description
8181 Inventor (new situation)

Free format text: ABOAF, JOSEPH ADAM, PEEKSKILL, N.Y., US BROADIE, ROBERT WALLACE, HOPEWELL JUNCTION, N.Y., US PLISKIN, WILLIAM AARON, POUGHKEEPSIE, N.Y., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee