DE2615754C2 - - Google Patents

Info

Publication number
DE2615754C2
DE2615754C2 DE2615754A DE2615754A DE2615754C2 DE 2615754 C2 DE2615754 C2 DE 2615754C2 DE 2615754 A DE2615754 A DE 2615754A DE 2615754 A DE2615754 A DE 2615754A DE 2615754 C2 DE2615754 C2 DE 2615754C2
Authority
DE
Germany
Prior art keywords
substrate
silicon nitride
mask
openings
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2615754A
Other languages
English (en)
Other versions
DE2615754A1 (de
Inventor
Ingrid Emese Magdo
Steven Hopewell Junction N.Y. Us Magdo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2615754A1 publication Critical patent/DE2615754A1/de
Application granted granted Critical
Publication of DE2615754C2 publication Critical patent/DE2615754C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

Die Erfindung betrifft eine Struktur, bestehend aus einem Siliziumsubstrat und einer auf dem Substrat aufgebrachten und durchgehende Öffnungen aufweisenden Maske, wobei die Maske aus einer Siliciumdioxidschicht und einer darauf aufgebrachten Schicht aus Siliziumnitrid besteht, wobei mindestens eine der Maskenöffnungen in einer Öffnung in der Siliciumdioxidschicht gelegen ist und die Siliciumnitridschicht sich in diese Öffnung hinein erstreckt und dort Kontakt mit dem Substrat hat und wobei in das Substrat Oxidbereiche eingelegt sind, welche durch thermische Oxidation der Substratbereiche innerhalb der mindestens einen in der Öffnung in der Siliciumdioxidschicht gelegenen Masken­ öffnung erzeugt worden sind und ein Verfahren zum Herstellen der Struktur, wobei zur Herstellung der durchgehende Öffnungen aufweisenden Maske auf das Substrat zunächst eine Siliciumdioxidschicht (14) und darauf eine Siliziumnitridschicht (16) aufgebracht werden und dann Öffnungen in das Siliziumnitrid geätzt werden, und wobei zur Herstellung der einge­ legten Oxidbereiche (19) das in den Maskenöffnungen freiliegende Substrat­ material oxidiert wird.
In den letzten Jahren sind Masken aus Materialien, welche für Sauerstoff, Wasserdampf und Verunreinigungen, welche in Halbleitermaterialien Leit­ fähigkeit erzeugen, undurchlässig sind, gesuchte Hilfsmittel bei der Her­ stellung integrierter Schaltungen geworden. Zu diesen Materialien gehört beispielsweise Siliciumnitrid und Aluminiumoxid. Ursprünglich war es üb­ lich, Maskierungsschichten, welche aus Siliciumnitrid bestanden, direkt auf das Siliciumsubstrat aufzubringen. Dabei ergaben sich Probleme, welche mit hohen mechanischen Spannungen im Zusammenhang standen, welche durch die Siliciumnitrid-Silicium-Grenzschicht in dem darunterliegenden Siliciumsubstrat erzeugt worden waren. Es wurde gefunden, daß solche Spannungen in vielen Fällen Versetzungen in dem Siliciumsubstrat erzeugten, welche anscheinend unerwünschte Leckströme, röhren- bzw. stabförmige Veränderungen des Substratmaterials (pipes) bewirken und außerdem die elektrischen Eigenschaften der Grenzschicht beeinträchtigen. Um solche Spannungen an der Grenzschicht mit den Siliciumnitridschichten auf ein Mi­ nimum zu reduzieren, ist es in der Praxis üblich geworden, eine dünne Siliciumdioxidschicht zwischen dem Siliciumsubstrat und der Siliciumnitridschicht zu erzeugen. Während diese Verfahrensweise relativ wirkungsvoll in solchen Fällen war, wo diese Silicium­ dioxid-Siliciumnitridschichtstruktur nur für Passivierungszwecke benutzt wird, sind Probleme aufgetreten, wo solche Siliciumdioxid- Siliciumnitridschichtstrukturen als Masken verwendet werden. Die­ se Probleme waren besonders stark, wenn die Schichtstruktur als Maske während einer thermischen Oxidation benutzt worden war. Wäh­ rend solchen thermischen Oxidationen findet eine wesentliche zusätz­ liche seitliche Wanderung der Siliciumdioxidschicht in das Substrat seitliche Wanderung der Siliciumdioxidschicht in das Substrat hinein statt, was auf eine thermische Oxidation unter der Silicium­ nitridschicht zurückzuführen ist. Dieses seitliche Fortschreiten ist am größten an der Grenzschicht zwischen Maske und Substrat und bewirkt eine schräg abfallende Struktur, welche im Stand der Technik als der unerwünschte "Vogelschnabel" ("bird's beak") bekannt ist und welche die darüberliegende Siliciumnitridschicht verbiegt und anhebt. Ist in den nicht von der Maske bedeckten Bereichen eine Vertiefung in das Silicium geätzt worden und wird dann oxidiert, so kommt zu dem "Vogelschnabel" ein Höcker dazu, der sich in der Größenordnung von 400 bis 500 nm über die Grenzschicht zwischen Silicium und Maske erhebt, wodurch dann eine Struktur entsteht, welche im Stand der Technik als der "Vogelkopf" ("bird's head") be­ kannt ist.
Die Spannungsprobleme, welche in Verbindung mit der direkt auf dem Silicium aufgebrachten Siliciumnitridmaskierung auftreten, und die mit dem "Vogelschnabel" und dem "Vogelkopf" verbundenen Probleme bei Siliciumdioxid-Siliciumnitrid-Masken sind in den Veröffentlichungen "Local Oxidation of Silicon; New Technological Aspects" von J. A. Apples u. a., Philipps Research Reports 26, Seiten 157 bis 165, vom Juni 1971 "Local Oxidation of Silicon and Its Application in Semi­ conductor-Device Technology" von J. A. Apples u. a., Philipps Research Reports 25, 118-132, (s. insbes. S. 130), 1970 und "Selective Oxidation of Silicon and Its Device Application", von E. Kooi u. a. in der Schrift "Semiconductor Silicon 1973", veröffentlicht von der Electrochemical Society, herausgegeben von H. R. Huff und R. R. Burgess, Seiten 860-879, beschrieben.
Die "Vogelschnabel" und "Vogelkopf"-Probleme sind besonders gra­ vierend, wenn Siliciumdioxid-Siliciumnitrid-Masken bei der Bil­ dung von in das Substratmaterial eingelegten Siliciumdioxid-Be­ reichen (recessed silicon dioxide oder auch recessed oxide) im folgenden ROI genannt, verwendet werden. Bei der Bildung von sol­ chen ROI-Bereichen dient die Siliciumdioxid-Siliciumnitrid-Maske zuerst als Ätzbarriere, während Vertiefungen durch die Maskenöff­ nungen in das Siliciumsubstrat hineingeätzt werden. Diese Vertie­ fungen werden anschließend der oben beschriebenen thermischen Oxi­ dation unterworfen, wobei ROI-Bereiche gebildet werden, welche zur dielektrischen Isolation dienen und die sich von der Oberfläche in das Siliciumsubstrat hinein erstrecken. Es wäre sehr wünschenswert, wenn solche ROI-Bereiche in einer Ebene mit dem Rest der Silicium­ oberfläche liegen würden. Wegen des "Vogelkopfs" ist jedoch der unerwünschte, 400 bis 500 nm hohe Höcker an der Oberfläche vorhan­ den. Noch gravierender ist jedoch, daß als Ergebnis des "Vogel­ schnabels" die seitliche Begrenzung der ROI-Gebiete nur sehr unbestimmt definiert ist. Bei jeder ROI-Isolierung ist es sehr er­ wünscht, daß die seitlichen Begrenzungen des ROI im wesentlichen vertikal, d. h. senkrecht zu der Oberfläche des Halbleitersubstrats sind. Stattdessen sind als Folge des "Vogelschnabels" die seit­ lichen Begrenzungen des ROI bezüglich der Siliciumoberfläche schräg abfallend und haben einen Winkel, welcher zwischen 15 und 30° bezüglich der Siliciumoberfläche variiert, während ein 90°- Winkel wünschenswert wäre.
Wegen des schrägen Abfallens der seitlichen Begrenzungen der ROI- Gebiete sind diese nicht in der Lage, anstoßende Gebiete, welche beispielsweise durch Diffusion oder Ionenimplantation von Verunrei­ nigungen, welche Leitfähigkeit in Halbleitermaterialien hervorru­ fen, erzeugt worden sind, genau zu definieren. Dies trifft beson­ ders für flache Gebiete zu, welche sich nicht weit in das Substrat hinein erstrecken. Im Falle solcher flacher angrenzender Gebiete besteht die echte Möglichkeit, daß während nachfolgender Ätz­ schritte ein Teil des "Vogelschnabels" an der Oberfläche wegge­ ätzt werden wird, und dabei eine unerwünschte Freilegung eines p-n-Übergangs oder einer anderen Begrenzung des anstoßenden, flachen Gebiets bewirkt. Aber auch bei solchen Gebieten, welche mittels Diffusion erzeugt worden sind, und welche sich tiefer in das Substrat hineinerstrecken, macht die ungenaue Definition der seitlichen Begrenzung des anstoßenden ROI-Gebiets es schwie­ rig, die seitlichen Abmessungen des durch Diffusion erzeugten Gebiets zu kontrollieren, und es entsteht deshalb die Notwendig­ keit, größere Toleranzen für die seitlichen Abmessungen bei der Planung des integrierten Schaltkreises vorzusehen.
Zusätzlich besteht die echte Möglichkeit, daß während der Bildung von Kontaktöffnungen zum Substrat Teile des ROI in der Nähe der Oberfläche weggeätzt wird, und daß dadurch Siliciumbereiche frei­ gelegt werden, welche nicht wie erwünscht, eben, sondern ge­ krümmt und schrägliegend sind. Probleme verursacht dies beispiels­ weise auch, wenn Schottky-Kontakte zum Sliciumsubstrat herge­ stellt werden, wobei der Bereich des Kontakts durch ROI definiert wird. Wie in der US-Patentschrift 38 58 231 beschrieben ist, ist es nämlich in diesen Fällen besonders wünschenswert, daß das ROI, das an die Kontaktöffnungen angrenzt, im wesentlichen zu der Halbleiteroberfläche senkrechte seitliche Begrenzungen hat. Ist dies nicht der Fall, d. h., liegt ein "Vogelschnabel" vor, wird der Schottky-Kontakt zu einem Siliciumsubstrat gebildet, welches zum Teil eine abgeschrägte Oberfläche hat. Um eine vollständige Eliminierung des sogenannten "Kanteneffekts" ("Edge-Effect") und der damit verbundenen Probleme sicherzustellen, ist es äußerst wünschenswert, daß die Siliciumoberfläche, zu der der Schottky- Kontakt erzeugt wird, im wesentlichen flach und in einer Ebene mit der Oberfläche des ROI-Gebiets liegt.
Zusätzlich zu den oben beschriebenen Problemen, welche durch den "Vogel­ schnabel" und "Vogelkopf" hervorgerufen werden, ist noch ein weniger bedeutsames Problem mit Siliciumdioxid-Siliciumnitrid-Masken bekannt geworden, welches mit der Unterätzung des Siliciumdioxids während des Ätzens von Öffnungen in die Siliciumdioxidschicht zu tun hat, wobei diese Öffnungen Öffnungen entsprechen sollten, welche zuvor in die über der Siliciumdioxidschicht liegende Siliciumnitridschicht geätzt worden ist. Wegen der Unterätzung sind die Abmessungen der Öffnungen in der Silicium­ dioxidschicht ungenauer als vorgesehen definiert und es ist infolgedessen schwierig, Änderungen im Siliciumsubstrat, die von der freiliegenden Sili­ ciumoberfläche aus erfolgen, wie z. B. die Eindiffusion von Verunreinigungen oder das Abätzen der Oberfläche, in den lateralen Abmessungen zu definieren.
Bei der eingangs definierten Struktur, welche aus der DE-OS 18 05 707 bekannt ist, sind die Öffnungen in der Maske für die selektive Erzeu­ gung von eingelegten Oxidbereichen von 3 Arten von Randbereichen umgeben:
  • 1. von Bereichen aus auf dem Substrat aufliegendem Siliciumnitrid,
  • 2. von Bereichen aus einer Doppelschicht, die von auf dem Substrat aufliegendem SiO2 und von darüberliegendem Si3N4 gebildet wird, und
  • 3. von Bereichen, die wie bei 1. aus auf dem Substrat aufliegendem Si3N4 bestehen, wobei jedoch das Nitrid in der vom Rand der Öffnung wegführenden Richtung über eine Stufe eine Oxidschicht hinauf verläuft.
In der Offenlegungs­ schrift sind die oben diskutierten Probleme, d. h. das durch auf dem Substrat aufliegendes Nitrid verursachte Spannungsproblem und das durch auf dem Substrat aufliegendes Oxid verursachte Vogelschnabel- bzw. Vogelkopfproblem nicht angesprochen.
Es ist Aufgabe der Erfindung, eine aus einem Siliziumsubstrat und einer Maske bestehende Struktur, bei der das Substratmaterial durch Oxidation selektiv verändert ist, wobei "Vogelschnäbel" und "Vögelköpfe" und im Substrat von der Grenzschicht zwischen Substrat und Maske ausgehende, mechanische Spannungen praktisch nicht vorhanden sind, und ein Verfahren anzugeben, um eine solche Struktur herzustellen, bei dem die Oxidation des Substratmaterials in genau definierten Bereichen vorgenommen wird, bei dem der wirtschaftliche Aufwand vertretbar ist und die Anwendbar­ keit in einer serienmäßigen Fabrikation gegeben ist.
Der erste Teil dieser Aufgabe wird mit einer Struktur der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 1 gelöst.
Das Siliziumnitrid ist für Sauerstoff, Wasserdampf und Verunreinigungen, welche die Leitfähigkeit in Halbleitermateria­ lien ändern, unter den üblichen Bedingungen, bei denen die Oxida­ tion von Halbleitermaterial und die Dotierung von Halbleiterma­ terial mittels Diffusion stattfinden, und bei den Schichtdicken, wie sie für Passivierungs- und Maskierungsschichten in der Halb­ leitertechnik üblich sind, undurchlässig. Bei der erfindungsgemäßen Struk­ tur treten die aus dem Stand der Technik bekannten Probleme, die im Zusammenhang mit dem "Vogelschnabel" und dem "Vogelkopf" und den von der Grenzfläche zwischen dem undurchlässigen Material und dem Substrat ausgehenden mechanischen Spannungen stehen, nicht auf. Warum der "Vogelschnabel" und der "Vogelkopf" nicht entsteht, wenn die erfindungsgemäße Maske bei der thermischen Oxidation benutzt wird, wird in der Beschreibung ausführlich er­ örtert. Im wesentlichen beruht das Nichtauftreten dieser Probleme darauf, daß die Maskenöffnungen von einem Rahmen aus dem undurch­ lässigen Material umgeben sind, welcher direkten Kontakt mit dem Substratmaterial hat. Die Anwesenheit von Siliciumdioxid am Rand der Maskenöffnungen in den Maskenstrukturen gemäß dem Stand der Tech­ nik sind offenbar der Hauptgrund für die Bildung des "Vogelschna­ bels" und des "Vogelkopfs". Besonders überrascht, daß die erfin­ dungsgemäße Maske keine mechanischen Spannungen hervorruft, obwohl bekannt ist, daß z. B. Siliciumnitrid, wenn es direkt auf das Substratmaterial aufgebracht wird, solche Spannungen hervorruft. Dies ist vermutlich, wie in der Beschrei­ bung noch ausführlich besprochen werden wird, darauf zurückzu­ führen, daß das Siliciumdioxid, welches den größeren Teil der Substratoberfläche bedeckt, eine relativ geringe Druckspannung auf ein beispielsweise aus Silicium bestehendes Substrat aus­ übt, während das Sili­ ciumnitrid, das nur einen geringen Teil der Substratoberfläche bedeckt, auf ein Substrat, wie z. B. Silicium, eine relativ star­ ke Zugspannung ausübt, und daß die von einer relativ großen Flä­ che ausgehende kleine Druckspannung und die von einer relativ kleinen Fläche ausgehende große Zugspannung sich gegenseitig kompensieren und ein im wesentlichen spannungsfreies Substrat resultiert.
Ist die SiO2-Schicht in der Maske besonders dick, so daß Sauerstoff, Wasserdampf und irgendwelche Verunreinigungen nur schwer hindurch­ wandern können, so ist es nicht notwendig, daß die Schicht aus dem undurchlässigen Material die Siliciumdioxidschicht abdeckt, was möglicherweise bei der Herstellung der Maskenstruktur ein Vorteil sein kann. Hat die Siliciumdioxidschicht aber die übliche Dicke, so ist es vorteilhaft, wenn das Siliciumnitrid die Silicium­ dioxidschicht mindestens teilweise abdeckt.
Besonders vorteilhafte Ergebnisse werden erzielt, wenn die Oberflächen des Oxids und des nicht veränderten Substrat­ materials ungefähr in einer Ebene liegen und die Seitenwände der Oxidbereiche senkrecht zur Substratoberfläche verlaufen. Die gün­ stigen Ergebnisse sind auf das Fehlen des "Vogelkopfes" in dieser gemäß dem Stand der Technik nicht herstellbaren Ausgestaltung des Substrats zurückzuführen.
Der zweite Teil der Aufgabe wird mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Patentanspruchs 4 gelöst.
Das Verfahren ist einfach und deshalb wirtschaftlich und in einer serienmäßigen Fabrikation anwendbar. Die mit dem Verfahren erzeug­ te Maskenstruktur erzeugt keine von der Grenzfläche zwischen der Maskenstruktur und dem Substrat ausgehenden mechanischen Spannun­ gen in dem Substrat. Darauf wird in der Beschreibung noch näher eingegangen. Dadurch, daß die Öffnungen in die Siliciumdioxid­ schicht vor dem Aufbringen der Schicht aus dem im wesentlichen undurchlässigen Material geätzt werden, wird eine Unterätzung und damit eine undefinierte Deformierung des Maskenmusters an der Substratoberfläche, wie sie bei der Herstellung von Masken aus zwei Schichten gemäß dem Stand der Technik auftreten, vermieden. Ganz besonders vorteilhaft ist es aber, daß bei Veränderungen des Substratmaterials, welche beispiels­ weise mit einer Oxidation, verbunden sind, die bekannten, mit dem "Vogelkopf" und dem "Vogelschnabel" verbundenen Probleme nicht auftreten, wenn die Maskenstruktur gemäß dem erfindungsgemäßen Verfahren hergestellt wird.
In vielen Fällen ist es vom Verfahren her und normalerweise auch bezüglich der Eigenschaften der herzustellenden Maskenstruktur vorteilhaft, wenn das Siliciumnitrid ganzflächig aufgebracht wird.
Das erfindungsgemäße Verfahren läßt sich insbesondere dann zur Herstellung der eingelegten Oxidbereiche anwenden, wenn dabei entweder direkt, oder, nachdem es vorher bis zu einer festgelegten Tiefe weggeätzt worden ist, thermisch oxidiert wird, wobei vor oder nach der thermischen Oxidation mit einer die Leitfähigkeit des Substratmaterials beeinflussenden Verun­ reinigung dotiert wird. Dabei ist im letzteren Fall als Verunreini­ gung Gallium, welches dabei mittels eines Diffusionsvorgangs eingeführt werden kann, vorteilhaft. In den anderen Fällen wird die Dotierung entweder mittels Diffusion oder mittels Ionen­ implantation vorgenommen. Beide Verfahren lassen sich mit konven­ tionellen Vorrichtungen durchführen. Die Vorteile des erfindungs­ gemäßen Verfahrens zeigen sich insbesondere darin, daß die sehr unerwünschten Probleme, welche im Zusammenhang mit dem "Vogelschnabel" und dem "Vogelkopf" stehen, nicht auftreten.
Die Erfindung wird anhand von durch Zeichnungen erläuterten Aus­ führungsbeispielen beschrieben. Es zeigen
Fig. 1-7 in bildlicher Darstellung Ausschnitte von einem Teil eines integrierten Schaltkreises, welche die Maskierungsmethode, wie sie anhand der be­ vorzugten Ausführungsform des beschriebenen Ver­ fahrens dargelegt wird, veranschaulichen sollen,
Fig. 6 eine vergrößerte Ansicht eines Teils der Fig. 6, um das Fehlen des "Vogelschnabels" ("bird's beak") und des "Vogelkopfes" ("bird's head") in der Struktur zu illustrieren und
Fig. 6B eine ähnliche Ansicht wie die Fig. 6A, wobei je­ doch die abgebildete Struktur mittels der Sili­ ciumdioxyd-Siliciumnitrid-Maskierungsmethode gemäß dem Stand der Technik hergestellt worden ist, und welche infolgedessen die durch den "Vogelschnabel" und den "Vogelkopf" hervorgerufe­ nen Probleme zeigt.
Beschreibung der bevorzugten Ausführungsform
Die Fig. 1 bis 7 zeigen die bevorzugte Ausführungsform des be­ schriebenen Verfahrens, mittels dessen eine Maske hergestellt wird, welche bei der nachfolgenden Bildung von in das Silicium­ substrat eingelegten Siliciumdioxid (recessed SiO2), im folgenden ROI genannt, durch thermische Oxidation gebraucht wird. Das re­ sultierende ROI zeigt nicht das Problem mit dem "Vogelschnabel" oder "Vogelkopf". In einem geeigneten Plättchen 10 aus p-Mate­ rial, d. h. einem Siliciumsubstrat mit einem Widerstand von 10 Ohm-cm, wird ein n⁺-Gebiet 11 gebildet, wobei konventionelle photolithographische Maskierungstechniken, welche die übliche Siliciumdioxid-Maskierung der Substratoberfläche einschließt, angewendet werden. Das Gebiet 11 kann so hergestellt werden, daß mittels Ionenimplantation oder thermischer Diffusion Verunreini­ gungen, wie z. B. Phosphor, Arsen, Antimon o. ä. in das Silicium­ material eingebracht werden, wobei die n⁺-Konzentration an der Oberfläche 1021 Atome/cm3 betragen kann. Mittels ähnlicher Ver­ fahren kann das das Gebiet 11 umgebende p⁺-Gebiet 12 erzeugt werden. Die die Leitfähigkeit im Gebiet 12 bestimmende Verunrei­ nigung kann ein Material, wie z. B. Bor oder Gallium sein, das eine ungefähre Oberflächenkonzentration von 5 × 1019 Atome/cm3 hat. Die Fig. 1 zeigt die Struktur in diesem Stadium.
In diesem Zusammenhang sollte bemerkt werden, daß die gezeigte und beschriebene Struktur nur ein kleiner Teil eines integrierten Schaltkreises ist und nur dafür gedacht ist, um zu illustrieren, wie die beschriebene Maskierungstechnik arbeitet, um ROI-Gebiete aus Siliciumdioxid zu erzeugen, welche Gebiete in einem Silicium­ substrat dielektrisch isolieren. Abgesehen von dem Verfahren der Maskenherstellung und der neuen Maskenstruktur sind die Methoden, die angewandt werden, um integrierte Schaltkreise, welche mittels ROI dielektrisch isoliert sind, herzustellen, detailliert in dem US-Patent 38 58 231 beschrieben.
Nun wird, wie die Fig. 2 zeigt, auf dem Substrat 10 eine n-dotier­ te Epitaxieschicht 13, deren maximale Dotierungskonzentration bei etwa 1016 Atomen/cm3 liegt, mittels konventioneller Verfahren bei einer Temperatur, die zwischen 950 und 1150°C liegt, innerhalb von 15 bis 30 Minuten aufgebracht. Während des Aufbringens der Epitaxieschicht 13 findet aus den Gebieten 11 und 12 eine teil­ weise Ausdiffusion in die Epitaxieschicht 13 hinein statt. Die Epitaxieschicht hat je nach den Anforderungen an den integrierten Schaltkreis eine Dicke zwischen 1 und 4 µm. Für die Zwecke des hier beschriebenen Verfahrens liegt die Dicke der Epitaxieschicht bei 2 µm. Zur Herstellung der Epitaxieschicht kann beispielsweise die Vorrichtung und das Verfahren, welche in der US-Patentschrift 34 24 629 beschrieben sind, benutzt werden. Anschließend wird ei­ ne Siliciumdioxidschicht 14 von etwa 100 nm Dicke auf der Ober­ fläche der Epitaxieschicht 13 erzeugt. Die Schicht 14 kann mit­ tels konventioneller thermischer Oxidation oder mittels konventi­ oneller Aufbringtechniken aus der Gasphase erzeugt werden.
Als nächstes werden, wie die Fig. 3 zeigt, unter Anwendung geeig­ neter konventioneller, photolithographischer Verfahren, Öffnungen 15 durch die Siliciumdioxidschicht 14 hindurch geätzt. Ein geeig­ netes Ätzmittel für Siliciumdioxyd ist gepufferte Flußsäu­ re. Bei einer Siliciumdioxidschicht mit einer Dicke in der Größen­ ordnung von 100 nm haben die Öffnungen 15 laterale Abmessungen in der Größenordnung von 10 µm, was etwa 3 µm größer ist, als die late­ rale Abmessung der schließlich hergestellten Öffnungen.
Als nächstes wird eine Siliciumnitridschicht 16 mit einer Dicke von 100 nm, welche die ganze Struktur bedeckt, aufgebracht. Wie zu sehen ist, liegt die Siliciumnitridschicht in den Öffnungen 15 direkt auf der aus Silicium bestehenden Epitaxieschicht 13 auf. Die Siliciumnitridschicht 16 kann mittels eines konventio­ nellen Verfahrens, wie z. B. mittels des Aufbringens aus der Gas­ phase aufgrund der chemischen Reaktion zwischen Silan und Ammo­ niak erzeugt werden. Diese Reaktion wird normalerweise bei einer Temperatur in der Größenordnung von 1000°C durchgeführt. Es ist auch möglich, die Siliciumnitridschicht 16 mittels Hochfrequenz- Kathodenzerstäubens aufzubringen. Zwar besteht die Schicht 16 be­ vorzugt aus reinem Siliciumnitrid, sie kann aber auch hauptsäch­ lich aus Siliciumnitrid bestehen und daneben noch kleinere Men­ gen von Siliciummonoxid und -dioxid enthalten.
Wie die Fig. 4 zeigt, werden dann mittels üblicher photolitho­ graphischer Methoden die Öffnungen 17, welche kleiner sind als die Öffnungen 15, und konzentrisch (in registration) zu diesen liegen, durch den Bereich der Siliciumnitridschicht 16, welcher innerhalb der Öffnungen 15 niedergeschlagen worden ist, geätzt. Eine konventionelle Methode, um Öffnungen 17 durch die Silicium­ nitridschicht hindurchzuätzen, besteht darin, mittels standardi­ sierter photolithographischer Verfahren eine (nicht gezeigte) Maske aus niedergeschlagenem Siliciumdioxid, welche die Öffnun­ gen 17 definiert, über der Siliciumnitridschicht 16 zu erzeugen und dann mit einem geeigneten Ätzmittel für Siliciumnitrid, wie z. B. heiße Phosphorsäure oder ein heißes Salz des fünfwerti­ gen Phosphors zu ätzen. Die (nicht gezeigte) Maskierung der Sili­ ciumnitridschicht aus Siliciumdioxid wird dann entfernt und übrig bleibt die in der Fig. 4 gezeigte Struktur.
Da die Öffnungen 17 kleiner sind als die Öffnungen 15, bleibt ein kleiner Bereich der Siliciumnitridschicht 16′ in direktem Kontakt mit der Oberfläche der Epitaxieschicht 13 aus Silicium, wobei das Siliciumnitrid die Öffnungen 17 einrahmt. In den Figu­ ren sind die lateralen Dimensionen übertrieben worden, um das hier beschriebene Verfahren zu illustrieren. Wie weiter unten be­ schrieben werden wird, haben nach dem Abschluß des Maskierungspro­ zesses, wobei die dann vorliegende Struktur als Maske für die Bildung des ROI dient, die Bereiche 16′ der Siliciumnitridschicht nur Kontakt mit etwa 5 bis 10% der gesamten Oberfläche der Sili­ ciumschicht 13.
Wie die Fig. 5 zeigt, wird im nächsten Schritt die zusammengesetz­ te Struktur aus der Siliciumoxidmaske 14 und der Siliciumnitrid­ maske 16 als Maske beim teilweisen Abätzen der Epitaxieschicht 13 in den Gebieten 18, wobei ein konventionelles Ätzmittel für Silicium, wie z. B. eine Mischung aus Salpetersäure und verdünn­ ter Flußsäure verwendet wird, benutzt. Die Öffnungen 18 sind etwa 0,4 µm tief. Als Ergebnis ergibt sich die gezeigte mesa-ähnliche Struktur. Die Struktur wird dann einer oxidierenden Behandlung unterzogen, wozu sie bei erhöhter Temperatur einer oxidieren­ den Atmosphäre ausgesetzt wird. Die angewandte Temperatur liegt in der Größenordnung von 970 bis 1100°C. Der oxidierenden Atmo­ sphäre wird außerdem Wasserdampf zugesetzt. Bei der Oxidation entstehen, wie die Fig. 6 zeigt, die eingelegten Gebiete 19 aus Siliciumdioxid (ROI-Gebiete), welche sich von der oberen Oberflä­ che der Epitaxieschicht 13 bis zu dem herausdiffundierten Gebiet 13 erstrecken. Die Oxidation wird fortgesetzt, bis die Oberfläche der Gebiete 19 im wesentlichen auf der gleichen Höhe liegt wie die Oberfläche der verbliebenen Epitaxieschicht 13. Es sei an die­ ser Stelle angemerkt, daß ein Bereich der Epitaxieschicht 13 aus Silicium während des Oxidationsprozesses verbraucht wird, wes­ halb es möglich ist, daß die Siliciumdioxidgebiete 19 sich bis hinab zu den p⁺-Gebieten 12 erstrecken. Damit die untere Oberflä­ che des sich bildenden Siliciumdioxids zur selben Zeit bis zu den darunterliegenden p⁺-dotierten Gebieten 19 fortschreitet wie die obere Oberfläche des sich bildenden Siliciumdioxids das Niveau der Oberfläche der Epitaxieschicht 13 erreicht, muß bei der vor­ angehenden Ätzung des Siliciums so viel Silicium abgetragen wer­ den, daß die Ätztiefe etwa halb so groß ist, wie der Abstand zwi­ schen der Oberfläche der Epitaxieschicht 13 und der Grenzfläche bis zu welcher die p⁺-dotierten Gebiete 12 ausdiffundiert sind.
Die ROI-Gebiete 19 zeigen nicht die Probleme des "Vogelschnabels" und "Vogelkopfs", wie sie bei den ROI-Strukturen gemäß dem Stand der Technik, welche konventionelle aus Siliciumdioxid und Si­ liciumnitrid zusammengesetzte Masken verwendet, auftreten.
Um die Unterschiede zwischen den ROI-Strukturen, die gemäß dem hier beschriebenen Verfahren hergestellt worden sind, gegenüber denen aufzuzeigen, welche nach dem Stand der Technik erzeugt wor­ den sind, wird auf die Fig. 6A, welche einen vergrößerten Aus­ schnitt aus der Fig. 6 zeigt, und die Fig. 6B verwiesen. Dabei zeigt die Fig. 6B eine mit der in der Fig. 6A gezeigten vergleich­ bare ROI-Struktur, welche gemäß dem Verfahren nach dem Stand der Technik hergestellt worden ist und bei der die Siliciumnitrid­ schicht 20 keinen Kontakt mit der Oberfläche der Epitaxieschicht 13 hat. Infolge dieser Struktur bilden sich bekanntermaßen die gezeigten "Vogelköpfe" 21, zu welchen "Vogelschnäbel" 22 gehören, welche gemeinsam - wie in der Fig. 6B zu sehen ist - die Sili­ ciumnitridschicht anheben.
In der gemäß dem hier beschriebenen Verfahren hergestellten und in der Fig. 6A gezeigten Struktur stehen die seitlichen Wände 23 des ROI-Gebiets 19 im wesentlichen senkrecht zu der Oberfläche der Epi­ taxieschicht 13. Statt des "Vogelschnabels" zeigen die nach dem hier beschriebenen Verfahren hergestellten Strukturen nur eine leichte Beule 24, deren Höhe in der Größenordnung von 1000 Å oder weniger liegt, während bei der gemäß dem Stand der Technik herge­ stellten und in der Fig. 6B gezeigten Struktur sich der "Vogel­ kopf" in der Größenordnung von 400 bis 500 nm über die Substrat­ oberfläche erhebt. Ohne noch einmal auf die verschiedenen Proble­ me einzugehen, die durch den "Vogelschnabel" und "Vogelkopf" ver­ ursacht werden, ist es ohne weiteres klar, daß mit dem hier be­ schriebenen Verfahren solche Probleme eliminiert werden.
Wie weiter oben schon ausgeführt, sind die Bereiche 16′ der Sili­ ciumnitridschicht 16, welche in den gemäß dem hier beschriebenen Verfahren hergestellten Strukturen Kontakt mit der Oberfläche der Epitaxieschicht 13 haben, im wesentlichen frei von irgendwelchen Spannungsproblemen, wie sie bei gemäß dem Stand der Technik her­ gestellten Siliciumnitridschichten, welche einen direkten und kon­ tinuierlichen Kontakt mit dem Substrat hatten, auftraten. Infol­ gedessen scheint die Oberfläche der Epitaxieschicht 13 im wesent­ lichen frei von allen durch solche Spannungen eingeführten Ver­ setzungen zu sein. Die Abwesenheit solcher Versetzungen wurde durch elektrische Tests bestätigt, welche an Bauteilen, wie z. B. bipolaren Transistoren, welche innerhalb einer Epitaxieschicht hergestellt worden waren, welche durch ROI-Gebiete 19, welche entsprechend dem hier beschriebenen Verfahren hergestellt worden waren, eingerahmt und dielektrisch isoliert waren, durchgeführt worden sind. Elektrische Parameter, wie z. B. die Kollektor-Emit­ ter-Durchbruchsspannung bei nicht angeschlossener Basis (base open), der Emitter-Basis-Leckstrom und Beta (das Verhältnis von Ausgangs-(I C ) zu Eingangsstrom (I B ), welche normalerweise Hin­ weischarakter auf spannungsinduzierte Versetzungen haben, erwie­ sen sich, anders als bei den Strukturen, welche die konventionel­ len aus Siliciumdioxid und Siliciumnitrid zusammengesetzten Masken verwenden, als im wesentlichen unverändert.
Wir glauben, daß die Erklärung dafür, warum die relativ kleinen Gebiete 16′ von Siliciumnitrid, welche einen direkten Kontakt mit dem Substrat haben, nicht die üblichen Spannungen hervorrufen, welche an der Siliciumnitrid-Siliciumgrenzfläche auftreten, im Ausgleich von Spannungen liegt. Im allgemeinen übt eine Silicium­ dioxidschicht auf ein Substrat eine Druckspannung aus. Auf der an­ deren Seite übt die Siliciumnitridschicht, die sich im Kontakt mit dem Substrat befindet, eine Dehnungsspannung bezüglich desselben Substrats aus. Da die Dehnungs- und Druckspannungen gegeneinander zu wirken scheinen, scheint die von einem relativ ausgedehnten Si­ liciumdioxidmaterial, das sich in Kontakt mit dem Substrat befin­ det, ausgeübte Druckspannung jede Dehnungsspannung, welche von dem relativ kleinen Siliciumnitrid-Gebiet, welches in Kontakt mit dem Substrat sich befindet, aufzuheben.
Die Dehnungsspannung pro Flächeneinheit, welche durch eine in kon­ ventioneller Weise aufgebrachte Siliciumnitridschicht in bezug auf das Substrat erzeugt wird, ist ungefähr 10 mal so groß wie die Druckspannung pro Flächeneinheit, welche durch eine Siliciumdio­ xidschicht erzeugt wird. Infolgedessen ergibt sich, wenn, wie im vorliegenden Fall die mit dem Substrat in Kontakt befindlichen Si­ liciumnitridgebiete 16′ 5 bis 10% der Gesamtfläche bedecken und das Siliciumdioxid, welches sich im Kontakt mit dem Substrat be­ findet, den Rest bedeckt, als Ergebnis im wesentlichen eine Neu­ tralisation oder Kompensation der Spannungen. Dies bedeutet sogar, daß die gemäß dem beschriebenen Verfahren erzeugte Struk­ turen geringer sind als in einer Struktur mit der konventionell aus Siliciumdioxid und Siliciumnitrid zusammengesetzten Maske, bei denen nur das Siliciumdioxid sich im Kontakt mit dem Silicium­ substrat befindet.
Nachdem die Gebiete 19 fertig hergestellt sind, wird die zusammen­ gesetzte Maskenstruktur, welche die Siliciumdioxidschicht 14 und das Siliciumnitrid 16 einschließt, unter Verwendung irgendeiner der konventionellen Verfahren zum Entfernen solcher Schichten ent­ fernt, und anschließend wird eine Schicht aus dielektrischem Mate­ rial 25 erzeugt, welche die ebene Oberfläche der Epitaxieschicht 13 vollständig bedeckt. Die dielektrische Schicht 25 kann aus Si­ liciumdioxid bestehen, welches mittels irgendeines der früher be­ schriebenen Aufbringverfahren aufgebracht worden ist oder sie kann aus einer Kombination aus einer unten liegenden Siliciumdioxid­ schicht und einer darüberliegenden Siliciumnitridschicht bestehen. Anschließend können unter Anwendung üblicher Herstellungsverfah­ ren für integrierte Schaltkreise geeignete Bauelemente innerhalb der Gebiete der n-dotierten Epitaxieschicht 13, welche seitlich von den ROI-Gebieten 19 eingeschlossen sind, hergestellt werden. Diese Verfahren schließen selbstverständlich die Erzeugung von do­ tierten Gebieten, deren seitliche Begrenzungen nun klar durch die vertikalen Seitenwände der ROI-Gebiete 19 definiert sind, mittels Diffusion und Ionenimplantation ein. Dann können geeignete Metal­ lisierungsschichten gemäß den konventionellen Fabrikationsverfah­ ren zur Herstellung integrierter Schaltkreise erzeugt werden, um Verbindungen zwischen Bauelementen in der integrierten Schaltung zu bilden. Kontaktöffnungen, welche anschließend durch die Schicht 25 hindurch gebildet werden, und welche solche Metallisierungen mit Gebieten im Substrat verbinden, sind nun leichter definier­ bar und unterliegen nicht den vorher erwähnten Problemen, welche mit dem "Vogelschnabel" und dem "Vogelkopf" in Zusammenhang ste­ hen.
Es sei klargestellt, daß eine große Vielzahl von Maskierungsver­ fahren für integrierte Schaltkreise zusätzlich zu denjenigen, welche oben beschrieben worden sind, angewandt werden können unter Verwendung der Maskierungsverfahren und -strukturen der vorliegenden Erfindung. Beispielsweise ist es möglich, statt die p⁺-dotierten Gebiete 12 - wie oben beschrieben - durch Aus­ diffusion aus dem Substrat 10 in die Epitaxieschicht hinein, zu erzeugen, die Gebiete 12 aus der Fig. 1 zu eliminieren und die Iso­ lationsgebiete durch die Einführung von nicht gezeigten Verunreini­ gungen vom p-Typ in die in der Fig. 5 gezeigten geätzten Vertiefun­ gen 18 von der in der Fig. 6 gezeigten thermischen Oxidation zur Bildung der ROI-Gebiete 19 zu bilden. Auf diese Weise werden die Verunreinigungen vom p-Typ, welche in die geätzten Gebiete 18 ein­ geführt worden sind, während des in der Fig. 6 gezeigten thermischen Oxidationsschrittes über die Grenzfläche zwischen dem Substrat 10 und der Epitaxieschicht 13 hinüber in das Substrat hineingetrieben, wobei die durch den p⁺-n-Übergang gebildete Isolation entsteht.
Für manche Zwecke mag es auch wünschenswert sein, Verunreinigun­ gen selektiv durch die in der Fig. 6 gezeigten ROI-Gebiete aus Siliciumdioxid nach deren Bildung zu diffundieren. Das heißt mit anderen Worten, es kann wünschenswert sein, eine dünne Haut vom p-Typ in der Epitaxieschicht 13 anstoßend an die ROI-Gebiete, zu erzeugen, um auf diese Weise eine Inversion zu verhindern. Dies kann leicht nach der Fertigstellung der in Fig. 6 gezeigten Struk­ tur erreicht werden, indem die Struktur einer Diffusion unterworfen wird, bei der sich die Struktur in einer Gallium enthaltenden Um­ gebung befindet. In solch einer Umgebung wird die Siliciumnitridmas­ ke 16 die Galliumatome am Eindringen hindern, welche nur in der La­ ge sind, durch die ROI-Gebiete 19 aus Siliciumdioxid zu diffundie­ ren, wobei sich die dünne, nicht gezeigte Schicht entlang deren Seitenwänden bildet.
Ein weiterer Vorteil der entsprechend dem hier beschriebenen Ver­ fahren gebildeten zusammengesetzten Maskenstruktur ist es, daß die Siliciumnitridgebiete 16′ die Seiten der darunter liegenden Sili­ ciumdioxidschicht 14 vor dem Unterätzen während der Maskenher­ stellung beschützen.
Zwar wurde das beschriebene Verfahren anhand einer Struktur be­ schrieben, bei der eine Siliciumnitridmaske über einer Silicium­ dioxidmaske gebildet wird, die allgemeinen Prinzipien des be­ schriebenen Verfahrens sind aber auch anwendbar auf zusammenge­ setzte Maskenstrukturen, bei denen die Maske 16 und die die Epita­ xieschicht kontaktierenden Gebiete 16′ aus Aluminiumoxid gebildet werden. In solch einem Fall wird das hier beschriebene Verfahren, das "Vogelkopf"- und das "Vogelschnabel"-Problem eliminieren und gleichzeitig die Spannungen bzw. Versetzungen, welche mit Alumi­ niumoxidmasken, die einen kontinuierlichen direkten Kontakt mit einem Siliciumsubstrat haben, im Zusammenhang stehen, auf ein Mi­ nimum begrenzen.

Claims (8)

1. Struktur, bestehend aus einem Siliziumsubstrat und einer auf dem Substrat aufgebrachten und durchgehende Öffnungen aufweisenden Maske, wobei die Maske aus einer Siliziumdioxidschicht und einer darauf aufgebrachten Schicht aus Siliziumnitrid besteht, wobei mindestens eine der Maskenöffnungen in einer Öffnung in der Siliziumdioxidschicht gelegen ist und die Siliziumnitridschicht sich in diese Öffnung hinein erstreckt und dort Kontakt mit dem Substrat hat und wobei in das Substrat Oxidbereiche eingelegt sind, welche durch thermische Oxidation der Substratbereiche innerhalb der mindestens einen in der Öffnung in der Siliziumdioxidschicht gelegenen Maskenöffnung erzeugt worden sind, dadurch gekennzeichnet, daß die in der Öffnung (15) in der Siliziumdioxidschicht (14) gelegene mindestens eine Maskenöffnung (17) mit den auf dem Substrat aufliegenden Bereichen der Siliziumnitridschicht (16) vollständig eingerahmt ist, die Ränder der Öffnungen (15) u. (17) zu­ einander konzentrisch sind u. daß die auf dem Substrat auf­ liegenden Bereiche der Siliziumnitridschicht (16) 5 bis 10% der Substratober­ fläche bedecken.
2. Struktur nach Anspruch 1, dadurch gekennzeichnet, daß die Oberflächen der eingelegten Oxidbereiche (19) und des nicht veränderten Substratmaterials ungefähr in einer Ebene liegen und die Seitenwände der eingelegten Oxidbe­ reiche (19) senkrecht zur Substratoberfläche verlaufen.
3. Struktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Siliziumnitridschicht (16) die Siliziumdioxidschicht (14) mindestens teilweise abdeckt.
4. Verfahren zum Herstellen einer Struktur gemäß einem oder mehreren der Ansprüche 1 bis 3, wobei zur Herstellung der durchgehende Öffnungen aufweisenden Maske das Substrat zunächst eine Siliziumdioxidschicht (14) und darauf eine Siliziumnitridschicht (16) aufgebracht werden und dann Öffnungen in das Siliziumnitrid geätzt werden, und wobei zur Herstellung der eingelegten Oxidbereiche (19) das in den Masken­ öffnungen freiliegende Substratmaterial oxidiert wird, dadurch gekennzeichnet, daß vor dem Aufbringen der Siliziumnitridschicht (16) in die Siliziumdioxidschicht (14) Öffnungen (15) geätzt werden, von denen mindestens eine größer ist als eine Maskenöffnung (17) im gewünschten Maskenmuster, wobei die Ränder der Maskenöffnung (17) u. der Öffnung (15) zueinander konzentrisch sind, daß die Siliziumnitrid­ schicht (16) wenigstens in den Öffnungen (15), die größer als gewünscht sind, aufgebracht wird, und daß in die Schicht Siliziumnitridschicht (16) dann Öffnungen (17), die mit denen im gewünschten Maskenmuster übereinstimmen, derart geätzt werden, daß sie vollständig mit auf dem Substrat aufliegenden Bereichen der Siliziumnitridschicht (16) einge­ rahmt sind.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß zur Herstellung der eingelegten Oxidbereiche (19) das nach dem Herstellen der Maske in den Maskenöffnungen (17) freiliegende Substratmaterial zunächst bis zu einer fest­ gelegten Tiefe weggeätzt und dann solange oxidiert wird, bis die Oberfläche der Oxidbereiche (19) mit der Oberflä­ che des nicht veränderten Substratmaterials im wesentli­ chen koplanar ist.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Siliziumnitridschicht (16) ganzflächig aufgebracht wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß das Substratmaterial durch die Öffnungen (17) entwe­ der vor oder nach der thermischen Oxidation mit einer die Leitfähigkeit des Substratmaterials beeinflussenden Ver­ unreinigung dotiert wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als die Leitfähigkeit beeinflussende Verunreinigung Gallium verwendet wird.
DE19762615754 1975-04-16 1976-04-10 Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung Granted DE2615754A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/568,546 US4002511A (en) 1975-04-16 1975-04-16 Method for forming masks comprising silicon nitride and novel mask structures produced thereby

Publications (2)

Publication Number Publication Date
DE2615754A1 DE2615754A1 (de) 1976-10-28
DE2615754C2 true DE2615754C2 (de) 1987-06-04

Family

ID=24271733

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762615754 Granted DE2615754A1 (de) 1975-04-16 1976-04-10 Aus einem substrat und einer maske gebildete struktur und verfahren zu ihrer herstellung

Country Status (6)

Country Link
US (1) US4002511A (de)
JP (1) JPS5836499B2 (de)
DE (1) DE2615754A1 (de)
FR (1) FR2308201A1 (de)
GB (1) GB1517242A (de)
IT (1) IT1058402B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5246784A (en) * 1975-10-11 1977-04-13 Hitachi Ltd Process for production of semiconductor device
JPS5253679A (en) * 1975-10-29 1977-04-30 Hitachi Ltd Productin of semiconductor device
JPS5275989A (en) * 1975-12-22 1977-06-25 Hitachi Ltd Production of semiconductor device
IT1089299B (it) * 1977-01-26 1985-06-18 Mostek Corp Procedimento per fabbricare un dispositivo semiconduttore
US4118250A (en) * 1977-12-30 1978-10-03 International Business Machines Corporation Process for producing integrated circuit devices by ion implantation
DE2917654A1 (de) * 1979-05-02 1980-11-13 Ibm Deutschland Anordnung und verfahren zum selektiven, elektrochemischen aetzen
US4462846A (en) * 1979-10-10 1984-07-31 Varshney Ramesh C Semiconductor structure for recessed isolation oxide
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
JPS56140643A (en) * 1980-04-01 1981-11-04 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
US4381956A (en) * 1981-04-06 1983-05-03 Motorola, Inc. Self-aligned buried channel fabrication process
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4454647A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4454646A (en) * 1981-08-27 1984-06-19 International Business Machines Corporation Isolation for high density integrated circuits
US4563227A (en) * 1981-12-08 1986-01-07 Matsushita Electric Industrial Co., Ltd. Method for manufacturing a semiconductor device
US4444605A (en) * 1982-08-27 1984-04-24 Texas Instruments Incorporated Planar field oxide for semiconductor devices
JPS5955052A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体集積回路装置の製造方法
US4691222A (en) * 1984-03-12 1987-09-01 Harris Corporation Method to reduce the height of the bird's head in oxide isolated processes
US4612701A (en) * 1984-03-12 1986-09-23 Harris Corporation Method to reduce the height of the bird's head in oxide isolated processes
JPS6281727A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd 埋込型素子分離溝の形成方法
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1205320A (en) * 1967-10-28 1970-09-16 Nippon Telegraph & Telephone Improvements in or relating to the production of semiconductor devices
GB1255995A (en) * 1968-03-04 1971-12-08 Hitachi Ltd Semiconductor device and method of making same
FR2024124A1 (de) * 1968-11-25 1970-08-28 Ibm
US3664896A (en) * 1969-07-28 1972-05-23 David M Duncan Deposited silicon diffusion sources
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices

Also Published As

Publication number Publication date
IT1058402B (it) 1982-04-10
FR2308201A1 (fr) 1976-11-12
DE2615754A1 (de) 1976-10-28
GB1517242A (en) 1978-07-12
JPS5836499B2 (ja) 1983-08-09
JPS51124381A (en) 1976-10-29
FR2308201B1 (de) 1980-05-30
US4002511A (en) 1977-01-11

Similar Documents

Publication Publication Date Title
DE2615754C2 (de)
DE19501556C2 (de) Halbleitervorrichtung mit einer Grabenstruktur, Verwendung einer Halbleitervorrichtung mit einer Grabenstruktur und Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Grabenstruktur
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE3129558C2 (de)
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2365056A1 (de) Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2813673A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/314

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee