DE2133976B2 - Monolithisch integrierte Halbleiteranordnung - Google Patents

Monolithisch integrierte Halbleiteranordnung

Info

Publication number
DE2133976B2
DE2133976B2 DE2133976A DE2133976A DE2133976B2 DE 2133976 B2 DE2133976 B2 DE 2133976B2 DE 2133976 A DE2133976 A DE 2133976A DE 2133976 A DE2133976 A DE 2133976A DE 2133976 B2 DE2133976 B2 DE 2133976B2
Authority
DE
Germany
Prior art keywords
zone
layer
semiconductor
epitaxial
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2133976A
Other languages
English (en)
Other versions
DE2133976A1 (de
DE2133976C3 (de
Inventor
Else Eindhoven Kooi (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2133976A1 publication Critical patent/DE2133976A1/de
Publication of DE2133976B2 publication Critical patent/DE2133976B2/de
Application granted granted Critical
Publication of DE2133976C3 publication Critical patent/DE2133976C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Description

Die Erfindung bezieht sich auf eine monolithisch r.o integrierte Halbleiteranordnung entsprechend dem Oberbegriff des Anspruchs 1.
Eine Halbleiteranordnung dieser Art ist aus der US-PS 33 86 865 bekannt.
Bei der Herstellung dieser bekannten Halbleiteran-Ii Ordnung ist es erforderlich, zusätzlich eine dicke Isoliermaterialschicht niederzuschlagen und dann teilweise durch aufwendige Verfahrensschritte, wie Schleifen oder Ätzen, wieder zu entfernen.
Aus IBM Techn. Discl. Bull. 8 (1966) 12,1846/47, ist es
i.o bekannt, einen sehr dünnen Siliciumkörper mit einer SiO2-Schicht zu umgeben und dann durch völlig durch ihn hindurchgehende diffundierte Zonen in Inseln zu unterteilen. Dies hat aber die weiter unten dargelegten Nachteile des seitlichen Begrenzens von Inseln durch
u. diffundierte Zonen.
Schließlich ist es aus Philips Res. Rep. 25 (1970), 118—131 bekannt, Silicium mit Hilfe einer gegen Oxidation schützenden Maskierung aus Siliciumnitrid
nur örtlich in Siliciumoxid umzuwandeln.
Üblicherweise wird bei der Herstellung monolithisch integrierter Halbleiteranordnungen eine epitaktische Schicht auf einem Substratkörper vom entgegengesetzten Leitungstyp angebracht Die epitaktische Schicht ist durch Isolierzonen vom entgegengesetzien Leitungstyp in gegeneinander isolierte Inseln geteilt, indem von der Oberfläche der epitaktischen Schicht her ein geeigneter Dotierstoff örtlich eindiffundiert wird. Zu gleicher Zeit kann ein Dotierstoff vom gleichen Leitungstyp, der zuvor örtlich in die Substratoberfläche eindiffundiert worden war, aus dem Substrat in die epitaktische Schicht hineindiffundieren. In der Insel können z. B. durch Diffusion eine oder mehrere Zonen zur Bildung von Halbleiterschaltungselementen, wie Transistoren, Dioden, Widerstände oder Kapazitäten angebracht werden. Das nach dieser Bildung verbleibende Material der epitaktischen Schicht kann dabei selber einen Teil des Schaltungselements bilden, kann aber grundsätzlich auch als Isolierung eines in der Insel gebildeten Schaltungselements dienen.
Dem Vorteil, daß solche Isolierzonen durch übliche Planartechniken gebildet und auf übliche Weise mit einer Oxydschicht überzogen werden können, über die Metallbahnen geführt werden können, durch die z. B. Schaltungselemente in verschiedenen Inseln miteinander verbunden werden können, steht der Nachteil gegenüber, daß eine solche Isolierzone insbesondere an der Oberfläche eine hohe Dotierungskonzentration aufweist, wodurch der PN-Übergang mit einer benachbarten Inselzone eine verhältnismäßig niedrige Durch schiagspannung und eine hohe Kapazität aufweist. Auch müssen in der Insel angebrachte Zonen von einem dem des epitaktisch angebrachten Materials entgegengesetzten Leitungstyp von der Isolierzone durch eine zwischenliegende Zone getrennt werden, die den gleichen Leitungstyp wie das epitaktisch angebrachte Material aufweist und z. B. aus dem epitaktischen Material selber besteht. Eine solche Trennung erfordert wieder mehr Platz an der Oberfläche. Wenn diese zwischenliegende Zone eine niedrige Dotierungskonzentration aufweist, wie z. B. oft für die Dotierung in dem ursprünglichen epitaktisch angebrachten Material üblich ist, besteht die Möglichkeit, daß Inversionskanäle an der Oberfläche gebildet werden, die eine Kurzschlußverbindung zwischen der Isolierzone und einer in der Inselzone liegenden Zone herstellen. Um einer derartigen Inversion entgegenzuwirken, kann zwar durch Diffusion die Oberflächenkonzentration der Dotierung erhöht werden, aber dann werden entweder schroffere PN-Übergänge mit entsprechend niedrigerer Durchschlagspannung und höherer Kapazität gebildet oder ist mehr Platz erforderlich, damit ein gewisser Abstand zwischen diesem hoch dotierten Gebiet und der Isolierzone erhalten werden kann.
Der Erfindung liegt nun die Aufgabe zugrunde, die Halbleiteranordnung nach dem Oberbegriff des Anspruchs 1 so auszugestalten, daß bei ihrer Herstellung auf das Niederschlagen und teilweise wieder Entfernen einer dicken Isoliermaterialschicht verzichtet werden kann und eine verbesserte Inselisolierung erhalten wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Dadurch, daß in der Isolierzone, die nebeneinanderliegende Inseln in der eDitaktischen Schicht voneinander trennt, die versenkte Isolierschicht gerade in demjenigen Teil angebracht wird, in dem bei Anwendung bekannter, lediglich durch Diffusion gebildeter Isolierzonen die isolierenden Eigenschaften weniger günstig '. sind, wird diese Isolierung völlig ausgenutzt
Es sei noch bemerkt, daß es an sich bekannt ist, durch Behandlungen zur örtlichen Entfernung von Material Nuten zur Bildung von Isolierzonen anzubringen. Es ist bekannt, abgesehen von einer etwaigen Oxydhaut auf
κ. den Nutenwänden, diese Nuten nicht auszufüllen. Dabei lassen sich aber schwer leitende Verbindungen zwischen den dabei gebildeten Inseln herstellen. Diese Nuten können auch von außen her mit Material ausgefüllt werden. Dabei wird aber auch Material auf den höher
ι") benachbarten Teilen abgelagert, wodurch eine stark unebene Oberfläche gebildet wird, die für die Anwendung üblicher photographischer Verfahren weniger geeignet ist und die sich schwer, und dann nur bei Anwendung erheblicher Dicken der Ablagerung, flach
2« machen läßt Zur Bildung einer versenkten Isolierschicht aus genetisch durch Umwandlung des Halbleitermaterials gebildetem Isoliermaterial können Oberflächenteile des Halbleiters örtlich durch Anwendung einer geeigneten Maskierung abgeschirmt werden. Die
_>> Dicke der Isolierschicht ist mit der Dicke des umgewandelten Halbleitermaterials korreliert Das Verhältnis zwischen diesen Dicken wird durch das von dem Reaktionsprodukt eingenommene Volumen in bezug auf das Volumen des umgewandelten Halbleiters
»ι bestimmt. Bei Umwandlung von Silicium in Siliciumdioxyd beträgt dieses Verhältnis etwa 2:1, weil die Oxydation von Silicium mit etwa einer Verdopplung des Volumens einhergeht. Weiter sei bemerkt, daß im letzteren Falle, in dem die epitaktische Schicht aus
si Silicium besteht, ein Oxydationsvorgang verwendet werden kann, der im Rahmen der bisher zur Herstellung integrierter Schaltungen verwendeten Planartechniken liegt.
Die Dicke der aus durch Umwandlung des Halbleiter-
Ki materials erhaltenem Isoliermaterial bestehenden Isolierschicht läßt sich verhältnismäßig genau einstellen, weil die Geschwindigkeit, mit der die Dicke zunimmt, geringer ist, je nachdem die bereits erhaltene Dicke größer ist. Die letztere Erscheinung bringt jedoch
■r. andererseits den Nachteil mit sich, daß zum Erhalten großer Dicken derart lange Reaktionszeiten erforderlich sind, daß der Vorgang weniger attraktiv wird.
Ein Vorteil der Halbleiteranordnung nach der Erfindung ist der, daß die Anwendung versenkter
rin Isolierschichten aus durch Umwandlung von Halbleitermaterial erhaltenem Isoliermaterial nicht auf epitaktische Schichten beschränkt zu werden braucht, deren Dicken höchstens gleich der Tiefe der versenkten Isolierschicht ist. Auf größerer Tiefe in der epitaktischen
ν-. Schicht kann der verbleibende Teil der Isolierzone unbedenklich in dem Halbleitermaterial selber gebildet sein.
Wenn der Substratkörper aus einem Halbleitermaterial von einem dem des darauf angebrachten epitakti-
hii sehen Materials entgegengesetzten Leitungstyp besteht, läßt sich eine gegenseitige Isolierung der Inseln erzielen, indem die Isolierschicht bis zu der Verarmungsschicht des PN-Übergangs zwischen dem Substrat und der epitaktischen Halbleiterschicht reicht.
i> ■ Bei der Weiterbildung nach Anspruch 4 kann die Isolierzone zumindest bis zu der Verarmungsschicht des PN-Übergangs zwischen der vergrabenen Schicht und dem darüberlieeenden Material der eDitaktischen
Halbleiterschicht reichen. Die vergrabene Schicht kann sich aber auch bis zu der Isolierzone erstrecken. Bei Anwendung einer derartigen vergrabenen Schicht treten verhältnismäßig hohe Dotierungskonzentrationen auf. Im Zusammenhang mit der Gefahr vor Kurzschluß zwischen etwaigen in den Inseln angebrachten dotierten Zonen und dieser vergrabenen Schicht soll ein genügender Abstand zwischen einer solchen angebrachten Zone und dieser Schicht eingehalten werden. In bezug auf die Isolierschicht trifft eine solche Erwägung nicht zu. Die Isolierzone soll mit Rücksicht auf ihre Funktion vorzugsweise eine angemessene versenkte Tiefe in der epitaktischen Schicht aufweisen. Dies ist nicht nur zum Erhalten einer besseren isolierung zwischen den Inseln bei Anwendung geeigneter Dicken der epitaktischen Schicht erwünscht, sondern durch die Isolierzone soll auch ein genügender Abstand zwischen dem darunterliegenden Halbleitermaterial und gegebenenfalls über die Isolierschicht geführten leitenden Verbindungen gesichert werden, damit die kapazitive Kopplung zwischen diesen Teilen gering sein wird.
Mit den Weiterbildungen nach den Ansprüchen 12 bis 14 kann eine weitere Raumersparung erhalten werden. Die Tiefe der versenkten Isolierzone ist dabei im allgemeinen größer als die Tiefe der betreffenden Zone. Ein zusätzlicher Vorteil ist der, daß die Oberfläche des PN-Übergangs mit dem angrenzenden Material vom entgegengesetzten Leitungstyp und somit die Kapazität dieses Übergangs verringert werden, während eine solche Zone nun nicht an ihrem ganzen Umfang und bei Begrenzung durch die versenkte Isolierschicht sogar an keiner einzigen Stelle ihres Umfangs eine stark gekrümmte Grenze mit Halbleitermaterial vom entgegengesetzten Leitungstyp bildet. Insbesondere ist dafür die Basiszone eines Transistors geeignet
Nach der Weiterbildung der Erfindung nach Anspruch 11 weist die Halbleiteranordnung auf der Seite der epitaktischen Halbleiterschicht eine praktisch ebene Oberfläche auf. Unter einer praktischen ebenen Oberfläche ist hier eine Ebenheit zu verstehen, die in der gleichen Größenordnung wie die bei üblichen Planartechniken erhaltene Ebenheit liegt. Bei üblichen Planartechniken werden Oxydschichten von höchstens 0,5 μπι verwendet Sollten bei den üblichen Planartechniken dicke nicht-versenkte Oxydhäute von z. B. 2 μπι zur Herabsetzung der Verdrahtungskapazität durch kapazitive Kopplung zwischen den leitenden Streifen auf dem Oxyd und dem darunterliegenden Halbleitermaterial verwendet werden und würden in ein solches dickes Oxyd die Fenster z. B. zum Anbringen von Kontakten geätzt werden, so weist ein solches dickes Oxyd den Nachteil auf, daß das Ätzen dieser Fenster mit erheblicher Unterätzung einhergeht, während mit der leitenden Verbindung zwischen einem Kontakt in dem Fenster und einem Zufuhrleiter auf dem Oxyd ein Höhenunterschied von 2 μπι überbrückt werden muß.
Durch die Anwendung versenkter Isolierung, z. B. versenkten Siliciumoxyds, das durch örtliche Oxydation von Silicium unter Anwendung einer Maskierung auf angrenzenden Halbleiterteilen z.B. mit Hilfe von Siliciumnitrid, erhalten ist, können praktisch flache Übergänge erzielt werden, während dennoch ein sehr dickes Isoliermaterial, das zum Erhalten einer geringen Verdrahtungskapazität günstig ist, benutzt wird. Die ursprüngliche Dicke des umgewandelten Halbleitermaterials bestimmt nämlich, wie bereits erwähnt wurde, die Dicke der erhaltenen Isolierschicht Unter Berücksichti-
gung der endgültigen Höhe der Isolierung auf derr Halbleiter neben der Isolierzone kann nun die Halbleiteroberfläche vorher derart profiliert werden daß nach der Bildung der Isolierzone die Oberfläche dieser Zone auf etwa der gleichen Höhe wie die Halbleiteroberfläche neben der Isolierzone zu liegen kommt. In dem theoretischen Fall, in dem die Bildung der Isolierschicht durch Reaktion mit dem Halbleitet eine Volumenverringerung veranlassen würde, kann vorher ein wenig Halbleitermaterial neben der zu bildenden Isolierzone durch Ätzen unter Verwendung einer Maskierung entfernt werden. In solchen Fällen z. B. bei der Bildung einer Isolierzone durch maskierende Oxydation epitaktischen Siliciums, wird aber eine erhebliche Volumenvergrößerung durch die Umwandlung erhalten. In diesem Falle kann an der Stelle dei anzubringenden Isolierzone, vorzugsweise durch Anwendung einer Maskierung, die auch bei der Umwandlung zur Bildung der Isolierzone verwendet wird Halbleiter material weggeätzt werden, so daß an der Stelle, an der die Isolierzone gebildet werden muß, die Halbleiteroberfläche niedriger als die benachbarte Halbleiteroberfläche zu liegen kommt, und zwar bis zu einer derartigen Tiefe, daß nach der Bildung der Isolierzone durch die Volumenvergrößerung die Oberfläche der Isolierzone etwa auf der gleichen Höhe wie die benachbarte Halbleiteroberfläche auf der daraul endgültig angebrachten Isolierung zu liegen kommt Höchstens können am Übergang kleine Unregelmäßigkeiten gebildet sein, die jedoch nicht derartig sind, daO sie das Anbringen von Metalleitern über die Isolierzone hin behindern.
Einige Ausführungsbeispiele der Halbleiteranordnung nach der Erfindung sind in den Zeichnunger dargestellt und werden im folgenden näher beschrieben Es zeigen
Fig. 1 —3 schematisch im Querschnitt und im Detail aufeinanderfolgende Stufen der Herstellung einer Ausführungsform einer Halbleiteranordnung nach der Erfindung mit einer Anzahl in Inseln angebrachter Halbleiterschaltungselemente;
Fig.4 —7 schematisch im Querschnitt und im Detail aufeinanderfolgende Stufen der Herstellung einer anderen Ausführungsform einer Halbleiteranordnung nach der Erfindung;
Fig.8 schematisch im Detail und im Längsschnitt Inselisoiierungen nach möglichen Abwandlungen im Rahmen der Erfindung;
F i g. 9 im Detail und im Längsschnitt andere mögliche Inselisolierungen im Rahmen der Erfindung.
Ein einkristalliner Halbleiterkörper 1, der aus P-leitendem Silicium mit einem spezifischen Widerstand von 1 Ωαη besteht und z. B. eine Dicke vor 100—150 μπι und einen Durchmesser von 2—4 cm aufweist, welcher Körper erwünschtenfalls nachher zum Erhalten einer Anzahl gesonderter Halbleiteranordnun gen unterteilt werden kann, wird auf einer Seite mil einer epitaktischen Schicht 2 versehen (siehe Fig. 1) Auf dieser Seite sind zuvor durch an sich bekannte Planartechniken örtlich mit Arsen dotierte N+-Zonen zur Bildung vergrabener N+-Schichten 3 und 4 angebracht Das epitaktische abgelagerte Material besteht aus N-Ieitendem Silicium mit einem spezifischen Widerstand von 1 Ωαη. Das Material zur Bildung dei epitaktischen Schicht 2 kann auf an sich bekannte Weise durch Zersetzung von Silan oder Reaktion von Halogensilan mit Wasserstoff abgelagert werden. Die Dicke der epitaktischen Schicht beträgt in diesem Fall
2,5 μιτι. Durch Diffusion des Arsens können dabei die in dem Substrat angebrachten mit Arsen dotierten N+-Zonen sich gegebenenfalls etwas in der epitaktischen Schicht 2 ausdehnen. Auf an sich bekannte Weise wird eine Siliciumnitridschicht 6 abgelagert Diese Siliciumnitridschicht 6 wird z. B. dadurch angebracht, daß der Körper 1 mit der epitaktischen Schicht 2 auf eine Temperatur von etwa 1000° C in einem Gasgemisch von S1H4 und NH3 erhitzt wird. Die Dicke der Siliciumnitridschicht beträgt etwa 0,15 μΐη. Unter dem Nitrid kann gegebenenfalls noch eine sehr dünne Siliciumoxydschicht, z. B. mit einer Dicke von etwa 50 nm angebracht werden (nicht dargestellt). Auf der Siüciurrsnitridschicht 6 wird eine Siüciumoxydschicht 7 mit einer Dicke von 0,2 μιτι ζ. Β. aus einem Gasgemisch niedergeschlagen, das aus einem Trägergas, wie Argon, S1H4 und Sauerstoff besteht Insbesondere die Siliciumnitridschicht 6 dient itur Maskierung des darunterliegenden Siliciums gegen Oxydation bei der nachher örtlich zu bildenden versenkten Isolierzone Siliciumoxyd.
An der Stelle der anzubringenden Isolierzonen werden nun öffnungen 11 in den Nitrid-Oxydschichten 6,7 angebracht Durch photographisches Verfahren und eine Flußsäureätzbehandlung werden zu diesem Zweck auf übliche Weise zunächst örtlich öffnungen in der Oxydschicht 7 angebracht, wonach die verbleibenden Teile dieser Oxydschicht als Maskierung beim örtlichen Wegätzen der Nitridschicht 6 mit Orthophosphorsäure verwendet werden.
Die erhaltene örtliche Maskierung wird nun zunächst dazu verwendet in die epitaktische Schicht 2 mit einem an sich bekannten !langsam wirkenden Ätzmittel für Silicium Nuten 8 zu ätzen. In dem vorliegenden Falle werden z. B. Nuten mit einer Tiefe von gut 1 μπι geätzt Dabei ist die in F i g. 1 gezeigte Stufe erhalten.
Die Oxydschicht 7 wird nun mit Flußsäure weggeätzt Dann wird der Halbleiterkörper einer oxydierenden Behandlung in Dampf mit einem Druck von etwa 1 bar und bei einer Temperatur von etwa 1000° C unterworfen. Das Nitrid 6 schützt dabei die darunterliegende Oberfläche des Siliciums vor der Einwirkung der oxydierenden Atmosphäre. In den Nuten 8 kann jedoch der Dampf auf das Silicium unter Bildung von Siliciumoxyd einwirken. Dadurch, daß das gebildete Siliciumoxyd gut das Doppelte des Volumens des ursprünglichen umgewandelten Siliciums einnimmt dehnt sich die Oxydzone, die sich an den Nutenwänden bildet sowohl in der epitaktischen Schicht 2 als auch in der Nut selber aus. Nach einer Behandlungsdauer von etwa 16 Stunden ist eine Oxydschicht 20 in den Nuten bis zu einer Tiefe von 2 μπι gebildet welches Oxyd die ursprünglichen Nuten 8 praktisch völlig ausfüllt Die vergrabenen Schichten 3 und 4 können sich inzwischen durch weitere Arsendiffusion etwas in der epitaktischen Schicht 2 ausgedehnt haben. Die erhaltene Stufe ist in F ig. 2 dargestellt
Die Oberseite der Isolierzone 20 liegt nun praktisch auf dem gleichen Pegel wie die Oberseite der epitaktischen Schicht 2. Die Unterseite der versenkten Isolierzone 20 liegt in einem Abstand von etwa '/2 um von dem PN-Übergang zwischen dem P-leitenden Substratmaterial 1 und dem Material der epitaktischen Schicht 2. Zu beiden Seiten des PN-Übergangs zwischen dem Substrat 1 und der epitaktischen Schicht 2 wird, wenn keine äußere Spannung über diesem Übergang angelegt wird, eine Verarmungsschicht durch Diffusion von Ladungsträgern und das dadurch erhaltene Kontaktpotential gebildet Die Dicke der epitaktischen Schicht und die Tiefe der versenkten Isolierzone können derart gewählt werden, daß ohne das Anlegen einer äußeren Spannung sich diese Verarmungsschicht an die Unterseite der versenkten Isolierzone anschließt.
Vorzugsweise wird aber in der hergestellten Halbleiteranordnung sichergestellt daß eine genügend hohe Spannung in der Sperrichtung über dem erwähnten PN-Übergang angelegt wird, damit die gebildete Verarmungsschicht 21, deren Begrenzung in F i g. 2 mit gestrichelten Linien angedeutet ist, genügend weit in die epitaktische Schicht reicht um eine Isolierzone zu bilden, die teilweise aus der versenkten Isolierzone 20 und teilweise aus dem darunterliegenden Teil der Verarmungsschicht 2! besteht Die epitaktische Schicht
ts wird auf diese Weise in Inseln 22 geteilt, die seitlich elektrisch voneinander getrennt sind, teilweise durch die versenkte Isolierzone 20 und, wenigstens wenn die fertige Halbleiteranordnung in Betrieb ist teilweise durch den darunterliegenden Teil der Verarmungs schicht 21.
Auf an sich bekannte Weise können nun in den erhaltenen Inseln Schaltungselemente durch übliche Diffusionsvorgänge gebildet werden, wobei erwünschtenfalls die bereits vorhandene Nitridmaskierungs- schicht 6 benutzt werden kann; diese Schicht kann aber auch völlig entfernt und durch eine frische Oxydschicht ersetzt werden, während auch Kombinationen von Teilen der alten Nitridmaskierungsschicht und einer neuen Oxydmaskierungsschicht zugleich verwendet werden können. Auch kann die Nitridschicht erwünschtenfalls in der endgültigen Halbleiteranordnung örtlich als isolierender Oberflächenüberzug dienen.
F i g. 3 zeigt in den Inseln der epitaktischen Schicht angebrachte Halbleiterschaltungselemente, und zwar in einer Insel einen NPN-Transistor 25, in einer Insel einen MIS-Transistor 26, in einer Insel eine Diode 27 und in einer Insel ein Widerstandselement 28.
Der Transistor 25 wird dadurch erhalten, daß in die betreffende Insel, unter der die vergrabene Schicht 3 angebracht ist durch an sich bekannte Planartechniken örtlich ein Akzeptor, z. B. Bor, zur Bildung der Basis 31 und örtlich ein Donator, z. B. Phosphor, zur Bildung des Emitters 32 eindiffundiert werden. Der Kollektor wird dann durch das verbleibende N-ieiiende Material 30 der epitaktischen Schicht die zur Herabsetzung des Kollektorreihenwiderstandes dienende vergrabene Schicht und eine zugleich mit der Emitterdiffusion angebrachte hoch dotierte Oberflächenkontaktzone 33 gebildet Die Tiefe der Basisdiffusionszone 31 beträgt
z. B. 1 um. Sie schließt sich über einen Teil des Umfangs an die verseakte Isolierzone 20 an, während die Kollektorkontaktierungszone 33, die eine Dicke von etwa OJS um aufweist, in einiger Entfernung von der Basiszone 31 liegt, aber sich ebenfalls an einem Teil ihres Umfangs an die versenkte Isolierzone 20 anschließt Dadurch, daß sowohl die Basiszone als auch die Kollektorkontaktierungszone direkt an die Isolierzone grenzen und keine Zwischenräume zwischen der Isolierzone und den beiden ersteren Zonen erforderlich sind, wird Raum eingespart Bei der vorliegenden Bauart ist audfdie Größe des Basis-Kollektor-Übergangs und somit auch die Basis-Kollektor-Kapazitlt geringer gewordenrEs ist sogar möglich, daß man z. B. bei einer rechteckigen Basiszone drei Seiten an die versenkte
es Isolierzone 20 grenzen laßt Es sei noch bemerkt, daß die vergrabene Zone 3, gleich wie die vergrabene Zone 4, unbedenklich an die versenkte Isolierzone 20 grenzen kann, wenn gesichert wird, daß eine genügend breite
Zone der Verarmungsschicht nach wie vor an die Isolierzone 20 grenzt. Der Transistor 25 ist auf an sich bekannte Weise an der Oberfläche mit einer dünnen Isolierschicht, z. B. aus Siiiciumoxyd, versehen, in der Fenster für einen Kollektorkontakt 34 auf der Kollektorkontaktierungszone, einen Basiskontakt 35 und einen Emitterkontakt 36 angebracht sind. Über diese dünne Isolierschicht können auf an sich bekannte Weise Anschlüsse in Form von Metallstreifen zu dem Kontakten 34,35 und 36 geführt sein.
Der MIS-Transistor 26 ist auf an sich bekannte Weise mit einer Source 40 und einem Drain 41 versehen, die während der Basisdiffusion des Transistors 25 gebildet sind. Das Material des zwischenliegenden Torgebietes besteht aus N-leitendem Silicium der ursprünglichen Zusammensetzung der epitaktischen Schicht 2. Die auf diesem zwischenliegenden Torgebiet angebrachte Isolierung kann aus einer dünnen Siliciumoxydschicht bestehen; sie kann aber auch aus einer Nitrid- oder einer Oxyd-Nitridschicht bestehen, wie sie ursprünglich für die Maskierung bei der Bildung der versenkten Isolierzone verwendet wurde. Auf der Isolierschicht 44 ist die Torelektrode 45 angebracht, die aus aufgedampften Metall besteht Die Gebiete Source und Drain sind mit Kontakten 42 bzw. 43 versehen. Die Source- und Draingebiete schließen sich in diesem Falle an die Isolierzone 20 an, wodurch eine Raumersparung erhalten und die Kapazität herabgesetzt wird. Die vorliegende Bauart ermöglicht es u. a, bei Anwendung einer Anzahl in gesonderten Inseln liegender MIS-Transistoren durch das Anlegen gesonderter Spannungen an das epitaktische Material in den Inseln in bezug auf die zugehörigen Quellengebiete MIS-Transistoren mit verschiedenen Schwellwertspannungen zu erhalten.
Die Diode 27 enthält eine N-leitende Elektrode, die durch das epitaktisch angebrachte Material 50, die vergrabene Schicht 4 zur Herabsetzung des Reihenwiderstandes der Diode und eine während der Emitterdiffusion angebrachte Kontaktierungszone 52 gebildet wird, und eine P-leitende Elektrode 51, die während der Basisdiffusion gebildet wird. Auch in diesem Falle kann eine Raumersparung erhalten werden, indem man die Zonen 52 und 51 an die Isolierzone 20 grenzen läßt, während im Zusammenhang mit der Kapazität ähnliche Vorteile wie für die obenbeschriebene Basiszone 31 des Transistors 25 erhalten werden können. Die Diode 27 ist weiter mit aufgedampften ohmschen Kontakten 53 und 54 versehen. Auch kann in einer Insel ein Widerstandselement 28 gebildet werden, indem in dem N-leitenden epitaktischen Material auf an sich bekannte Weise während der Basisdiffusion für den Transistor 25 ein schmaler langgestreckter Widerstandsstreifen 56 aus P-leitendem Silicium gebildet wird, dessen Enden gleichfalls durch die Basisdiffusion mit breiten Kontaktzonen versehen werden. In Fig.3 ist eine solche nach hinten liegende Kontaktzone 57 mit einer gestrichelten linie angedeutet, die die untere Grenze dieser Zone mit dem ursprünglichen epitaktisch angebrachten N-leitenden Material bezeichneL Die Kontaktzonen können sich seitlich an die versenkte Isolierzone 20 anschließen, wodurch Raum erspart wird Der Widerstandsstreifen 56 kann gemäß einer geraden Linie verlaufen. Ein solcher Widerstandsstreifen kann aber auch mäanderförmig gestaltet sein. Da die Möglichkeit eines Durchschlags mit Isolierzonen dabei nicht berücksichtigt zu werden braucht, kann der Abstand des mäanderförmigen Widerstandsstreifens von der versenkten Isolierschicht klein gehalten werden, was gleichfalls in bezug auf völlig durch Diffusion erhaltene Isolierzonen eine Raumersparung bedeutet.
Die versenkte Isolierzone 20 kann außerdem als Träger für metallene Verbindungsstreifen und Zufuhrleiter, z. B. 58, dienen. Da die Oberfläche dieser versenkten Isolierzone auf etwa gleicher Höhe wie die Oberflächen der benachbarten viel dünneren Isolierschichten auf den Inseln liegt, ergibt sich nicht die
ίο Schwierigkeit, Verbindungen über Oberflächen sehr stark verschiedener Pegel zu erhalten, wie sie bei Anwendung nicht versenkter dicker Maskierungsschichten und darin angebrachter Fenster zu Oberflächen auf dünnen Isolierschichten oder Oberflächen des
IS Halbleiters in den Kontaktfenstern auftreten. Trotzdem ergibt sich der Vorteil, daß die kapazitive Kopplung zwischen dem Leiter 58 und dem unterliegenden Halbleitermaterial nur gering ist.
Wie oben bereits bemerkt wurde, kann über einem PN-Übergang ohne das Anlegen einer äußeren Spannung ein Kontaktpotential durch Diffusion von Ladungsträgern infolge der Konzentrationsunterschiede zwischen diesen Ladungsträgern zu beiden Seiten des PN-Überganges auftreten. Die dabei erhaltene
Spannung über dem PN-Übergang bewirkt die Bildung einer Verarmungsschicht. Diese Verarmungsschicht über dem PN-Übergang zwischen dem Substrat und der epitaktischen Schicht kann bei der in F i g. 3 gezeigten Anordnung bis zu der versenkten Isolierzone 20 reichen.
Im allgemeinen empfiehlt es sich aber, eine genügend große Spannung in der Sperrichtung zwischen dem P-leitenden Substrat 1 und den angrenzenden Inseln aus N-leitendem Material der epitaktischen Schicht 2 anzulegen, um zu sichern, daß die betreffende Verarmungsschicht eine genügende Breite aufweist, damit eine genügend effektive Isolierung mit der versenkten Isolierzone 20 gebildet werden. Dabei sei bemerkt, daß es bei integrierten Schaltungen mit durch Isolierzonen seitlich voneinander getrennten HaIbleiterschaltungselementen, die in der epitaktischen Schicht von einem ersten Leitfähigkeitstyp aufgebaut sind, welche epitaktische Schicht auf einem Substrat vom entgegengesetzten Leitfähigkeitstyp angebracht ist, üblich ist, an dieses Substrat eine Spannung in der Sperrichtung anzulegen, die gleich der — in der Sperrichtung gesehen — höchsten Spannung ist, die in der integrierten Schaltung selber angewandt wird. In dem Beispiel nach F i g. 3 kann z. B. an das P-leitende Substrat 1 eine gleiche Vorspannung wie an die Basis 31
so des Transistors 25 angelegt werden.
Weiter sei noch bemerkt, daß die Möglichkeit besteht, daß die Verarmungsschicht 21 und das dazu gehörige Raumladungsgebiet sich derart weit in der epitaktischen Schicht ausgedehnt haben, daß in den Inseln die Gefahr vor Nebeneffekten durch Wechselwirkung mit diffundierten Zonen, z.B. Transistorwirkung oder Durchschlageffekte (punch-through), auftritt Durch Anwendung vergrabener Schichten unterhalb der Inseln vom gleichen Typ wie die epitaktische Schicht 2, wie Zonen 3 und 4 in Fig.3, kann eine derartige weitgehende Ausdehnung der Verarmungsschicht in den Inseln verhindert werden.
Bei der Ausführungsform nach Fig.3 wird die Isolierung zwischen den Inseln in der epitaktischen Schicht 2 durch die versenkte Isolierzone 20 und die sich an die Unterseite dieser Zone anschließenden Teile der Verarmungsschicht 21 gebildet, die eine ohmsche Verbindung zwischen benachbarten Inseln über das
unterhalb der versenkten Isolierzone liegende epitaktische Material unterbrechen. Es ist aber auch möglich, unterhalb der versenkten Isolierschicht eine vergrabene Schicht von einem dem der epitaktischen Schicht entgegengesetzten Leitungstyp anzubringen, die sich s von dem Substrat her in der epitaktischen Schicht ausgedehnt hat Ein betreffendes Beispiel wird nachstehend an Hand der F i g. 4 — 7 beschrieben.
Es wird von einem einkristallinen Halbleiterkörper 61 aus P-leitendem Silicium ausgegangen, wobei mit Hilfe üblicher Planartechniken mit Arsen dotierte niederohmige N-leitende Zonen 62 und eine mit Bor dotierte niederohmige P-Ieitende Zone 63 gebildet werden. Die Zone 63 hat die Form eines Netzwerks und umschließt z. B. seitlich die Zonen 62 Die Teile dieser Zone 63 weisen z. B. eine Breite von 3 .um auf. Die erhaltene Stufe ist in Fig.4 dargestellt Wie bei planaren Diffusionsvorgängen üblich ist ist auf der Oberfläche des Halbleiterkörpers 61 eine Oxydschicht 64 angebracht Diese Oxydschicht wird nun auf übliche Weise mit Flußsäure entfernt
Auf dem Siliciumkörper 61 wird nun eine hochohmige N-leitende epitaktische Schicht 68 mit einer Dicke von z. B. 4 μίτι abgelagert Während dieser Ablagerung können durch Diffusion die Zonen 62 und 63, die dabei zu vergrabenen Schichten werden, sich in der epitaktischen Schicht 68 ausdehnen. Insbesondere die vergrabene Schicht 63 kann sich dabei schneller als die vergrabene Schicht 62 ausdehnen, weil Bor schneller als Arsen diffundiert
Auf gleiche Weise wie oben bereits beschrieben wurde, wird die Oberfläche der epitaktischen Schicht 68 mit einer dünnen Siliciumnitridschicht 65 und anschließend mit einer Silicitimoxydschicht 66 überzogen. Darin werden öffnungen oberhalb der P-leitenden vergrabenen Zone 63, die gleichfalls die Form eines Netzwerks hat angebracht Die Breite dieser öffnungen beträgt mindestens 5 um. Unter Verwendung einer Nitrid-Oxyd-Maskierung 65, 66 werden Nuten 67 mit einer Tiefe von gut 1 μπι in das Silicium geätzt Die erhaltene *o Stufe ist in F i g. 5 dargestellt
Die Oxydschicht 66 wird nun mit Hilfe einer üblichen Flußsäure-Ätzbehandlung entfernt und das Ganze wird einer oxydierenden Behandlung unterworfen, wie oben bereits beschrieben wurde, wodurch eine aus Siliciumoxyd bestehende versenkte Isolierzone 70 gebildet wird, wobei die Silichimnitridmaskierung 65 das darunterliegende Silicium außerhalb der Nuten 67 schützt Die Oxydationsbehandlung wird solange fortgesetzt bis eine Tiefe von etwa 2 um erreicht ist wobei das so gebildete Oxyd außerdem die ursprünglichen Nuten 67 völlig ausgefüllt hat Inzwischen hat sich die mit Bor dotierte P-leitende vergrabene Schicht 63 weiter in der epitaktischen Schicht ausgedehnt Sie kann sich in dieser Stufe oder nach einer später durchgeführten Wärmebehandlung an die Unterseite der gebildeten versenkten Isolierzone anschließen. Die nun erhaltene Stufe ist in F i g. 6 dargestellt Die epitaktische Scbkht 68 ist nun in Inseln geteilt, die durch die versenkte Isoflerzone 70 and die vergrabene P-leitende Schicht 63 voneinander getrennt sind.
In den Inseln können nun auf an sich bekannte Weise, z. R durch planare Difhisionsvorginge, Schaltungselemente gebildet werden, wie z. B. der NPN-Transistor nach Fig.7, der etwa dem Transistor 25 der Fig.3 entspricht und dessen Kollektor durch das epitaktische N-leitende Material 78, die mit Arsen dotierte vergrabene Schicht 62 und die bei der Emitterdiffusion erhaltene Kollektorkontaktierungszone 77 gebildet wird, während die Basis durch die P-leitende durch Diffusion von Bor erhaltene Zone 75 und der Emitter durch die N-leitende durch Diffusion von Phosphor erhaltene Zone 76 gebildet wird. Die erhaltene Stufe ist in F i g. 7 dargestellt
Dadurch, daß bei der Herstellung sichergestellt worden war, daß die versenkte Isolierzone breiter als die vergrabene P-leitende Schicht 63 wurde, ist der Abstand zwischen der vergrabenen Schicht 63 und der Basiszone 75 groß gehalten, trotz der Tatsache, daß die Basiszone 75 an die versenkte Isolierzone 70 grenzt
Wie bereits an Hand der Fig.3 beschrieben wurde, wird auch bei der schematisch in Fig.7 gezeigten Anordnung der Vorteil erhalten, daß die Oberseite der versenkten Isolierzone 70 etwa auf der gleichen Höhe wie die benachbarte Oberfläche der epitaktischen Schicht liegt Auch in diesem Falle können wieder auf an sich bekannte Weise anschließende Kontakte in Fenstern in auf der Inseloberfläche befindlichen dünnen Isolierschichten angebracht und Zufuhrleiter verwendet werden, die sich vorzugsweise möglichst über die Isolierzone 70 erstrecken. In dem Beispiel nach F i g. 7 wird eine dicke epitaktische Schicht verwendet, wobei jedoch vermieden ist zur befriedigenden Bildung von Isolierzonen eine entsprechend dickere versenkte Isolierzone anzuwenden. Erwünschtenfalls kann die Dicke der epitaktischen Schicht 68 auch derart groß gewählt werden, daß die versenkte Isolierschicht 70 nicht bis zu der vergrabenen Schicht 63 reicht Bei einem nicht zu großen Abstand zwischen der versenkten Isolierzone und der vergrabenen Schicht 63 und durch das Anlegen einer genügend hohen Sperrspannung zwischen dem Substrat und der epitaktischen Schicht kann nämlich eine Verarmungsschicht zwischen der vergrabenen Schicht 63 und der versenkten Isolierzone 70 gebildet werden, um die epitaktische Schicht 68 in gegeneinander isolierte Inseln zu unterteilen. Es versteht sich, daß in den Inseln, neben der Insel, in der der in F i g. 7 gezeigte Transistor angebracht ist, auch andere Schaltungselemente, z. B. auch andere Transistoren, angebracht sein können.
In der Ausführungsform nach F i g. 7, bei der eine N-leitende epitaktische Schicht auf einem P-leitenden Substrat und eine teilweise in die epitaktische Schicht versenkte Isolierzone verwendet werden, wird in dem Substrat eine hoch dotierte vergrabene Schicht vom P-Leitungstyp angebracht die sich durch Diffusion zu der Unterseite der Isolierzone ausgedehnt hat Selbstverständlich ist es auch möglich, wie in Fig.8 dargestellt ist z- B. bei Anwendung einer N-Ieitenden epitaktischen Schicht auf einem P-leitenden Substrat und einer über einen Teil der Dicke der epitaktischen Schicht versenkten Isolierzone auf der Unterseite der Isolierschicht in der epitaktischen Schicht eine Zone anzubringen, die den gleichen Leitungstyp wie das Substrat aufweist Diese unterhalb der versenkten Isolierzone 94 liegende P-leitende Zone 83 kann sich z. B. durch Diffusion bis zu dem PN-Übergang zwischen dem Susbtrat 80 und der epitaktischen Schicht 81 ausgedehnt haben. Es ist auch möglich, daß sich diese an die versenkte Isolierzone 94 grenzende P-Ieitende Zone 83 bis zu der Erschöpfungsschicht 84, die sich zwischen dem P-Iehenden Substrat 80 und der epitaktischen Schicht 81 gebildet hat, ausgedehnt hat Auf diese Weise sind in der epitaktischen Schicht Isolierzonen aus teilweise durch die versenkte Isolierzone 94 und teilweise in dem Halbleitermaterial gebildeten Isolier-
zonen vorhanden, die z. B. /Jen in F i g. 8 gezeigten NFN-Transistor, dessen Kollektor aus dem von Isolierzonen umgebenen Teil des ursprünglichen epitaktischen Materials 93, der hochdotierten N-leitenden vergrabenen Schicht 82 und der Kollektorkontaktierungszone 92, dessen Basiszone 90 aus P-leitendem Material und dessen Emitterzone 91 aus N-leitendem Material besteht, gegen die benachbarten Teile der epitaktischen Schicht 81 isoliert EMe Zone 83 kann z. B. dadurch erhalten werden, daß eine epitaktische Schicht 81 in zwei Schritten gebildet und zwischen diesen Schritten örtlich ein Akzeptor, z. B. Bor, eindiffundiert wird. Selbstverständlich kann auch unterhalb der Zone 83 eine mit Bor dotierte vergrabene Schicht 85, die durch örtlich Diffusion in die Substratoberfläche erhalten ist, vor der Anbringung der epitaktischen Schicht 81 angebracht werden, welche P-leitende vergrabene Schicht sich in der epitaktischen Schicht ζ. B. derart ausgedehnt hat, daß sie sich mit der Zone 83 zu einer gemeinsamen mit dem Substrat verbundenen P-leitenden Zone vereinigt hat Die Begrenzungen einer solchen vergrabenen Schicht 85 sind in Fig.8 mit gestrichelten Linien angedeutet Es ist auch noch möglich, da3 eine an die vergrabene Schicht 85 grenzende Verarmungsschicht verwendet wird, die bis zu der P-leitenden Zone 83 reicht
Die vorangehenden an Hand der Fig. 1 -8 beschriebenen Beispiele bezogen sich auf ein P-leitendes Substrat und eine N-leitende epitaktische Schicht Auf entsprechende Weise kann selbstverständlich auch von einem N-leitenden Substrat und einer P-leitenden epitaktischen Schicht ausgegangen werden, wobei auf entsprechende Weise die unterschiedlichen Zonen und vergrabenen Schichten ebenfalls einen entsprechenden anderen Leitungstyp aufweisen können. In diesem Falle kann als Dotierung für die vergrabenen Schichten 63 der F i g. 7 und 85 der F i g. 8, gleich wie für die Zonen 83 der Fig.8, als N-Ieitendes Dotierungsmaterial in Silicium, z. B. Phosphor verwendet werden. Sowohl Bor als auch Phosphor weisen eine sehr hohe Löslichkeit in Silicium auf, während ihre Diffusionseigenschaften nicht viel voneinander verschieden sind.
F i g. 9 zeigt Möglichkeiten von Iriselisolierung nach der Erfindung, falls ein einkristalliner Substratkörper vom gleichen Leitungstyp wie die darauf angebrachte epitaktische Schicht verwendet wird. Der einkristalline Siüciumsubstratkörper 100 besteht z. B. aus N-leitendem Material mit einem spezifischen Widerstand vor z. B. 1 Clcm. Eine darauf angebrachte epitaktische Schicht 104 besteht aus Silicium vom gleichen so Leitungstyp mit nahezu dem gleichen spezifischen Widerstands während an der Grenzfläche zwischen dem Substratkörper und der epitaktischen Schicht eine Anzahl vergrabener Schichten 101, 10? und 103 aus P-leitendem Silicium angebracht sind, die durch ein Netzwerk schmaler Zonen 111 aus dem hochohmigen N-leitendem Material des Substrats und der epitaktischen Schicht voneinander getrennt sind. Die vergrabenen Schichten sind z. B. mit Bor dotiert und haben sich von der Grenzfläche zwischen dem Substrat und der epitaktischen Schicht her ausgedehnt
Von der Oberseite der epitaktischen. Schicht her ist eine versenkte Isolierzone der oben beschriebenen Art angebracht, deren obere Fläche etwa auf der gleichen Höhe wie die Oberseiten der benachbarten Teile der epitaktischen Schicht liegt Die versenkte Isolierzone iö9 überiappt u. a. die N-ieitenden Zonen zwischen den vergrabenen Schichten 101, 102 und 103. Weiter kann sie örtlich auch in Form von zwischenliegenden Streifen von der Oberseite her z. B. bis zu einem Mittelteil der vergrabenen Schicht 102 angebracht sein. Auf diese Weise wird die epitaktische Schicht 104 in N-leitende Inseln 105, 106, 107 und 108 geteilt, die die von dem N-leitenden Substrat 100 durch zwei PN-Übergänge getrennt sind. Voneinander sind die Inseln 105 und 106 durch die versenkte Isolierzone 109, die einander zugekehrten Teile der vergrabenen Schichten 102 und 103 und die zwischenliegende hochohmige N-leitende Zone 111 getrennt, während die Inseln 106 und 107 durch die versenkte Isolierzone 109 und die vergrabene Schicht 102 und die Inseln 107 und 108 durch die versenkte Isolierzone 109, die einander zugekehrten Endteile der vergrabenen Schichten 101 und 102 und die zwischenliegende hochohmige N-leitende Zone 111 voneinander getrennt sind. Auf an sich bekannte Weise können in den voneinander getrennten Inseln Halbleiterschaltungselemente gebildet werden. Dabei ist es möglich, daß eine vergrabene Schicht als Doppelisolierung dient, aber eine solche vergrabene Schicht, die ja durch einen PN-Übergang von dem N-leitenden Material des Substratkörpers getrennt ist, kann aber auch einen wirksamen Teil eines anzubringenden Schaltungselements, z.B. den Kollektor eines NPN-Transistors, bilden. Sie kann auch, wenn sie unter mehr als einer Insel angebracht ist, als Verbindungsleitung, z. B. als gemeinsame, etwa schwebende Elektrode zweier in den Inseln 105 und 106 angebrachter Schaltungselemente, dienen. Auch kann eine solche vergrabene Schicht einen wirksamen Teil eines Schaltungselements und eine Isolierung für ein anderes Schaltungselement bilden. Weiter ist es möglich, Inseln größerer Tiefe dadurch zu erhalten, daß Schichten verwendet werden, deren Oberseite auf größerer Tiefe als die Unterseite der versenkten Isolierzone liegt, wobei schmale zwischenliegende Zonen von dem gleichen L«itungstyp der vergrabenen Schichten eine Verbindung zwischen den versenkten Isolierschichten und den vergrabenen Schichten herstellen, derart daß gegeneinander isolierte Inseln gebildet werden, die aber örtlich eine größere Tiefe als die versenkte Isolierzone 109 aufweisen können.
Eine Inselstruktur nach Fig.9 kann auch bei Anwendung eines P-leitenden Substrats 100 erhalten werden, auf dem P-leitendes epitaktisches Material 104 angebracht ist wobei N-leitende vergrabene Schichten 101,102 und 103 verwendet werden.
Die Anzahl zu verwendender Schaltungselemente ist nicht auf die dargestellte Anzahl beschränkt Auch Halbleiterschaltungselemente mit Kontakten vom Schottky-Typ lassen sich verwenden, während auch Feldeffekttransistoren mit einer durch Änderung der Verarmungsschicht eines PN-Obergangs zu sperrenden Verbindung zwischen Source und Drain auf an sich bekannte Weise erhalten werden können, insbesondere in der in Fig.9 gezeigten Anordnung. Zum Beispiel kann in die Insel 107 eine P-leitende Zone 113 eindiffundiert werden, die mit der vergrabenen Schicht 102 ein Tor für den Stromweg von der Source 114 zu dem Drain 115 über die schmale Torzone 116 bildet, der durch das Anlegen einer genügenden Sperrspannung an die Torelektrode 113 gesperrt werden kann. Auch kann der verjüngte Teil 116 aus dem hochohmigen N-leitenden Material als: Widerstand benutzt werden.
Statt einen seitlich durch einen PN-Übergang begrenzten diffundierten Widerstand zn verwenden, wie dies bei dem Widerstandselement 28 in F i g. 3 der Fall
ist, kann auch ein Widerstand durch Diffusion in einen schmalen Streifen zwischen zwei parallelen Teilen der versenkten Isolierschicht angebracht werden. Die kapazitive Kopplung über dtn PN-Übergang zwischen einem solchen Widerstandselement und dem angrenzenden Halbleitermaterial ist dabei auf die Unterseite eines solchen Widerstandsstreifens beschränkt, während die kapazitive Kopplung des Widerstandsstreifens 56 in dem Widerstandselement 28 mit dem ihn auch seitlich umgebenden Material der epitaktischen Schicht 2 infolge der größeren Oberfläche des PN-Obergangs viel größer ist
In Fig.6 können z.B. erwünschtenfalls zwei Inseln unterhalb der versenkten Isolierzone 70 über das
epitaktische Material 68 oder über einen örtlichen Ausläufer der vergrabenen N-leitenden Schicht 62 an einer örtlichen Unterbrechung der P-Ieitenden vergrabenen Schicht 63 elektrisch miteinander verbunden werden. Auch kann erwünschtenfalls eine örtliche Unterbrechung der versenkten Isolierschicht 63 verwendet werden, während erwünschtenfalls die versenkte Isolierzone in den Inseln liegende Ausläufer enthalten kann, die z. B. als Unterlage für Verdrahtung dienen. Die versenkte Isolierzone kann erweiterte Teile enthalten, die z. B. als Unterlage für eine Anzahl leitender Streifen oder als Befestigungspunkte für äußere Zufuhrleiter, z. B. durch einen Lötvorgang, dienen können.
Hierzu 3 Blatt Zeichnungen

Claims (14)

Patentansprüche:
1. Monolithisch integrierte Halbleiteranordnung mit einem einkristallinen Halbleitersubstrat und einer auf einer Seite dieses Substrats epitaktisch abgeschiedenen Halbleiterschicht, die in mehrere, jeweils mindestens ein Schaltungselement aufnehmende Inseln unterteilt ist, wobei die Inseln gegen das Substrat durch mindestens einen in Sperrichtun; j betriebenen PN-Übergang und gegeneinander durch eine Isolierzone elektrisch isoliert sind, die durch Umwandlung von Halbleitermaterial gebildetes, durch ein geeignetes Maskierungsverfahren örtlich begrenztes dielektrisches IsoliermateriaJ enthält und sich in der epitaktischen Halbleiterschicht von deren Oberfläche her auf der Substratseite bis zu der durch den genannten PN-Übergang gebildeten Isolierung erstreckt, dadurch gekennzeichnet, daß das dielektrische Isoliermaterial der Isolierzone (20; 70; 94; 109) durch örtliche Umwandlung von Halbleitermaterial der epitaktischen Halbleiterschicht (2; 68; 81; 104) gebildet ist, sich von der Oberfläche her nur über einen Teil der Dicke der epitaktischen Schicht erstreckt und sich innerhalb der epitaktischen Schicht an die durch den PN-Übergang gebildete Isolierung (21; 63; 83, 84, 85; 102) anschließt
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die epitaktische Halbleiterschicht (2) aus Silicium und die Isolierzone (20) aus Siliciumoxid besteht.
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) einen dem der epitaktischen Halbleiterschicht (2) entgegengesetzten Leitungstyp aufweist, und daU die Isolierzone (20) von der Oberfläche der epitaktischen Halbleilerschicht (2) mindestens bis zu der Verarmungsschicht des PN-Übergangs (21) zwischen dem Substrat (1) und der epitaktischen Halbleiterschicht (2) reicht.
4. Halbleiteranordnung nach Anspruch 1 oder 2, gekennzeichnet durch eine unterhalb der Isolierzoiie (70) liegende vergrabene Schicht (63) von einem dem der epitaktischen Halbleiterschicht entgegengesetzten Leitungstyp, die sich von dem Substrat (61) her in die epitaktische Halbleiterschicht (68) erstreckt (Fig. 7).
5. Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Isolierzone (70) von der Oberfläche der epitaktischen Halbleiterschicht (68) mindestens bis zu der Verarmungsschicht des PN-Übergangs zwischen der vergrabenen Schicht (63) und der epitaktischen Halbleiterschicht (68) reicht.
6. Halbleiteranordnung nach Anspruch 5, dadurch gekennzeichnet, daß sich die vergrabene Schicht (63) bis zu der Isolierzone (70) erstreckt (F i g. 7).
7. Halbleiteranordnung nach Anspruch 5 oder 6, bei der das Halbleitersubstrat (61) einen Leitungstyp aufweist, der dem der epitaktischen Halbleiterschicht (68) entgegengesetzt ist, dadurch gekennzeichnet, daß in einer zu der Oberfläche der Isolierzone (70) senkrechten Richtung gesehen, diese die vergrabene Schicht (63) allseitig überlappt.
8. Halbleiteranordnung nach Anspruch 1 oder 2, gekennzeichnet durch eine in der epitaktischen Halbleilerschicht (81) angebrachte Halbleiterzone
(83), deren Leitungstyp dem der epitaktischen Halbleiterschicht entgegengesetzt ist und die sich an die Unterseite der Isolierzone (94) anschließt (F ig-8).
9. Halbleiteranordnung nach Anspruch 6 oder 8, dadurch gekennzeichnet, daß das Halbleitersubstrat (100) den gleichen Leitungstyp wie die epitaktische Halbleiterschicht (101) aufweist und sich eine vergrabene Schicht (102) vom entgegengesetzten Leitungstyp an der Unterseite mindestens einer Insel entlang erstreckt und sich an die Isolierzone (109) anschließt (F ig. 9).
10. Halbleiteranordnung nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Isolierzone (20) bis zu einer Tiefe von mindestens 0,5 μΐη in die epitaktische Halbleiterschicht (2) verseakt ist
11. Halbleiteranordnung nach mindestens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiteranordnung auf der Seite der epitaktischen Halbleiterschicht (2) eine praktisch ebene Oberfläche aufweist
12. Halbleiteranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß wenigstens eines der Schaltungselemente (25) eine an die Oberfläche grenzende Zone (31) enthält, die wenigstens an einem Teil ihres Umfanges an die Isolierzono (20) grenzt
13. Halbleiteranordnung nach Anspruch 12, dadurch gekennzeichnet, daß die an die Isolierzone (20) grenzende Zone (31) die Basiszone eines Transistors (25) ist.
14. Halbleiteranordnung nach Anspruch 13, dadurch gekennzeichnet, daß der an die Basiszone (31) grenzende Teil der epitaktischen Halbleiterschicht (2) die Kollektorzone (30) des Transistors (25) ist, und daß neben der Basiszone (31) in der Kollektorzone (30) eine an die Oberfläche der epitaktischen Halbleiterschicht (2) grenzende Kontaktzone (33) angebracht ist, die den gleichen Leitungstyp wie die Kollektorzone aufweist, aber höher als diese Zone dotiert ist, und die wenigstens an einem Teil ihres Umfangs an die Isolierzone (20) grenzt (F i g. 3).
DE2133976A 1970-07-10 1971-07-08 Monolithisch integrierte Halbleiteranordnung Expired DE2133976C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NLAANVRAGE7010204,A NL170902C (nl) 1970-07-10 1970-07-10 Halfgeleiderinrichting, in het bijzonder monolithische geintegreerde halfgeleiderschakeling.

Publications (3)

Publication Number Publication Date
DE2133976A1 DE2133976A1 (de) 1972-01-13
DE2133976B2 true DE2133976B2 (de) 1979-07-12
DE2133976C3 DE2133976C3 (de) 1981-07-23

Family

ID=19810544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2133976A Expired DE2133976C3 (de) 1970-07-10 1971-07-08 Monolithisch integrierte Halbleiteranordnung

Country Status (11)

Country Link
US (1) US4903109A (de)
JP (1) JPS4945629B1 (de)
BE (1) BE769729A (de)
BR (1) BR7104395D0 (de)
CH (1) CH535496A (de)
DE (1) DE2133976C3 (de)
ES (1) ES393035A1 (de)
FR (1) FR2098319B1 (de)
GB (1) GB1364676A (de)
HK (2) HK59376A (de)
NL (1) NL170902C (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
IT979178B (it) * 1972-05-11 1974-09-30 Ibm Resistore per dispositivi a circuito integrato
DE2235865A1 (de) * 1972-07-21 1974-01-31 Licentia Gmbh Halbleiteranordnung aus einer vielzahl von in einem gemeinsamen halbleiterkoerper untergebrachten halbleiterbauelementen
JPS598065B2 (ja) * 1976-01-30 1984-02-22 松下電子工業株式会社 Ｍｏｓ集積回路の製造方法
DE2708639A1 (de) * 1977-02-28 1978-08-31 Siemens Ag Transistoranordnung auf einem halbleiterplaettchen
FR2480036A1 (fr) * 1980-04-04 1981-10-09 Thomson Csf Structure de dispositif a semi-conducteur a anneau de garde et a fonctionnement unipolaire
JPS5931052A (ja) * 1982-08-13 1984-02-18 Hitachi Ltd 半導体集積回路装置の製造方法
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
KR100335546B1 (ko) * 1994-04-15 2002-10-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 지지바에 기초한 반도체 디바이스 제조 방법
US5783470A (en) * 1995-12-14 1998-07-21 Lsi Logic Corporation Method of making CMOS dynamic random-access memory structures and the like
KR100456691B1 (ko) * 2002-03-05 2004-11-10 삼성전자주식회사 이중격리구조를 갖는 반도체 소자 및 그 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1077851A (en) * 1962-05-28 1967-08-02 Ultra Electronics Ltd Transistors
US3254277A (en) * 1963-02-27 1966-05-31 United Aircraft Corp Integrated circuit with component defining groove
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3442011A (en) * 1965-06-30 1969-05-06 Texas Instruments Inc Method for isolating individual devices in an integrated circuit monolithic bar
US3615929A (en) * 1965-07-08 1971-10-26 Texas Instruments Inc Method of forming epitaxial region of predetermined thickness and article of manufacture
NL153374B (nl) * 1966-10-05 1977-05-16 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze.
US3481801A (en) * 1966-10-10 1969-12-02 Frances Hugle Isolation technique for integrated circuits
US3534234A (en) * 1966-12-15 1970-10-13 Texas Instruments Inc Modified planar process for making semiconductor devices having ultrafine mesa type geometry
US3653988A (en) * 1968-02-05 1972-04-04 Bell Telephone Labor Inc Method of forming monolithic semiconductor integrated circuit devices
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure

Also Published As

Publication number Publication date
ES393035A1 (es) 1973-08-16
DE2133976A1 (de) 1972-01-13
BR7104395D0 (pt) 1973-04-05
DE2133976C3 (de) 1981-07-23
BE769729A (fr) 1972-01-10
GB1364676A (en) 1974-08-29
HK59376A (en) 1976-10-01
FR2098319A1 (de) 1972-03-10
HK59476A (en) 1976-10-01
JPS4945629B1 (de) 1974-12-05
NL170902B (nl) 1982-08-02
NL7010204A (de) 1972-01-12
US4903109A (en) 1990-02-20
FR2098319B1 (de) 1976-05-28
NL170902C (nl) 1983-01-03
CH535496A (de) 1973-03-31

Similar Documents

Publication Publication Date Title
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE68922819T2 (de) Ultradichte DRAM-Zelle-Matrix und ihr Herstellungsverfahren.
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE3202608C2 (de)
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE3437512A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE69420944T2 (de) Halbleitervorrichtung und herstellungsverfahren
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE2361319C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE4003681C2 (de) Verfahren zur Herstellung von inselförmigen Halbleiteranordnungen
DE3421927A1 (de) Vertikal-mos-transistor
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE3119137A1 (de) Halbleiter und verfahren zu deren herstellung
DE3015101C2 (de)
DE2840975A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE2133977C3 (de) Halbleiterbauelement
DE3784974T2 (de) Selbstjustierter vlsi bipolarer transistor.
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)