DE2708639A1 - Transistoranordnung auf einem halbleiterplaettchen - Google Patents

Description

• Transistoranordnung auf einem Halbleiterplättchen
• Die Erfindung bezieht sich auf eine Anordnung auf einem Halbleiterplättchen nach dem Oberbegriff des Patentanspruchs 1.
• Das Bestreben, bei der Herstellung von integrierten Bausteinen fur den Einsatz in der Datenverarbeitungstechnik immer höhere Integrationsgrade zu erzielen, iührt infolge der Zusammenfassung sehr vieler Einzelfunktionen zu so speziellen integrierten Bausteinen, daß Jeder Bausteintyp in einer größeren Funktionseinheit nur an wenigen Stellen oder nur einmal eingesetzt werden kann. Daraus ergibt sich eine große Typenvielfalt bei kleinen Stückzahlen für den Einzeltyp. Unter der Bezeichnung "Masterslice-Prinzip" sind jJedoch schon Maßnahmen bekannt geworden, die es ermöglichen, den Entwicklungsaufwand und den Zeitbedarf zwischen dem Eingang eines speziellen Anwenderwunsches und der Fertigstellung eines Bausteins trotzdem in erträglichen Grenzen zu halten (vergl. Digest of the IEEE International Solid-State Circuits Conference 1974, Seiten 62 bis 63).
• Bei diesem bekannten Prinzip wird von einem standardisierten Diffusionsmuster ausgegangen. Dabei wird auf dem Halbleiterplättchen durch Diffusion eine große Anzahl von Transistoren und Widerständen gebildet, die, von einzelnen Ausnahmen abgesehen, zunächst noch keine Verbindung untereinander haben. Diese Grundstruktur weist neben Randzonen mit Anschlußelementen für die spätere Herstellung der Verbindungen des integrierten Schaltwerks nach außen eine Anzahl von diskreten, matrixartig angeordneten Flächenabschnitten mit gegenseitigen Abständen auf. Die als Zellen bezeichneten Flächenabschnitte haben identische Teil-Grundstrukturen. Die Grundstruktur ist unabhängig von der endgültigen Ausführung des integrierten Schaltwerks. Infolgedessen itlesen auch die die Grundstruktur bestimmenden Diffusionsmasken nur einmal erstellt werden.
• Die diffundierte Grundstruktur wird durch Leitbahnlagen mit isolierenden Zwischenschichten zu einem speziellen Schaltwerk ergänzt. Der Entwurf der Verdrahtung erfolgt in zwei Stufen.
• Die als erste Stufe vom Bausteinhersteller entwickelte zelleninterne Grundschaltung ist so ausgelegt, daß aus dem in Jeder Zelle vorhandenen Vorrat an Transistoren und Widerständen einfache Verknüpfungsglieder, wie NAND- oder NOR-Glieder entstehen.
• Anhand dieser Vorgaben erstellt der Anwender nun den logischen Entwurf des von ihm gewünschten Schaltwerks und teilt seine Vorstellungen dem Bausteinhersteller mit. Anhand dieser Angaben stellt der Hersteller die Unterlagen für die Leitungsführung der Gesamtverdrahtung und die technischen Mittel für ihre Herstellung her und fertigt schließlich den Baustein.
• Es ist ohne weiteres einzusehen, daß es bei der Entwicklung von integrierten Bausteinen neben dem Bestreben, eine geringe Verlustleistung zu erreichen, ein wichtiges Ziel ist, den Flächenbedarf möglichst klein zu halten. Ein erster Schritt in dieser Richtung besteht darin, durch entsprechende Auslegung der Grundstrukturen dafür zu sorgen, daß die Zahl der unbenutzten Bauelemente niedrig bleibt.
• Bei dem Aufbau der Schaltwerke bzw. Schaltnetze unter Anwendung von Stromübernahmeschaltern mit bipolaren, emittergekoppelten Transistoren, die auch in der sogenannten ECL-Technik eingesetzt werden, können darüber hinaus die Referenzspannungsquellen jeweils für viele Einzelschaltungen gemeinsam vorgesehen werden, was eine optimale platzsparende Schaltungsauflösung für diese Schaltungsteile erlaubt.
• Der Erfindung liegt die Aufgabe zugrunde, den für die Herstellung von integrierten Schaltwerken oder Schaltnetzen erforderlichen Flächenbedarf weiter zu verringern und die Möglichkeit zu schaffen, die für die bausteininterne Verdrahtung erforderlichen Leitungen möglichst günstig zu führen.
• Ausgehend von der Tatsache, daß die zu komplexen Schaltwerken oder Schaltnetzen zusammengeschalteten Verknüpfungsglieder unter Verwendung von Stromübernahmeschaltern so ausgebildet werden können, daß die Kollektoren mindestens aller Eingangstransistoren direkt an einem gemeinsamen Potential liegen, wird diese Aufgabe durch die Merkmale im kennzeichnenden Teil des Patentanspruchs 1 gelöst. Als Eingangstransistoren werden dieJenigen Transistoren bezeichnet, an deren Basiselektroden die Eingangssignale für die betreffenden VerknUpfungsglieder anliegen. Im folgenden wird die Erfindung anhand von in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert.
• Es zeigt: Fig. 1 ein bekanntes Verknilpfungsglied als Beispiel für eine in Verbindung mit der Erfindung verwendbare Grundschaltung, Fig. 2 einen Ausschnitt aus einem Halbleiterplättchen mit der erfindungsgemäßen Transistoranordnung und Fig. 3 den Schnitt durch einen Transistor.
• Die Fig. 1 zeigt ein bekanntes ODER-Glied auf der Basis von Stromübernahmeschaltern aus emittergekoppelten Transistoren.
• Die Kollektoren aller Eingangstransistoren T1 bis T3, d. h.
• derJenigen Transistoren, an deren Basisanschlüssen die Eingangssignale E1 bis E3 anliegen, sind gemeinsam und unmittelbar mit dem Potential VCC verbunden. Entsprechendes gilt auch für die Eingangstransistoren von UND- Gliedern, die bekanntlich durch die Serienkopplung mehrerer Stromübernahmeschalter realisier- bar sind.
• Die Tatsache der gleichartigen Verbindungen der Kollektoren von Transistoren wird gemäß der Erfindung dazu benutzt, für eine Vielzahl von Transistoren, die auch verschiedenen Verkntipfungsgliedern angehören können, einen gemeinsamen Kollektor, im folgenden als Subkollektor bezeichnet, vorzusehen. Die Fig. 2 zeigt einen Ausschnitt aus einem Halbleiterplättchen, in dem das durch gerade, unterbrochene Linien begrenzte Rechteck den Bereich bezeichnen soll, den der Subkollektor 1 einnimmt. Der Der Subkollektor 1 selbst liegt größtenteils im Inneren des Halbleiterplättchens und ist an dessen Oberfläche nur im Bereich des schraffierten Balkens zugänglich, der den Kollektoranschluß 2 bildet. In dem Bereich des Subkollektors 1 werden mehrere Einzeltransistoren (8 Transistoren nach Fig. 2) mit Je einem Basisanschluß 3 und einem Emitteranschluß 4 erzeugt.
• In Fig. 3 ist ein Schnitt durch das Halbleiterplättchen bzw.
• durch einen der Transistoren, beispielsweise etwa entlang der Schnittlinie Ill-Il nach Fig. 2 dargestellt. In einem schwach p-leitenden Substrat 5, z. B. Silizium, sind von innen nach außen folgende Schichten aufgebaut: Eine (vergrabene) n-leitende Schicht 6 mit relativ starker Dotierung und dementsprechend relativ hoher Leitfähigkeit zur Bildung des Subkollektors in Verbindung mit der darüber liegenden, vergleichsweise schwach dotierten und damit hochohmigen, n-leitenden Schicht 7, eine p-leitende Schicht 8, die die Basiselektrode des Transistors bildet und mit einer Kontaktierung für den Basisanschluß 3 versehen ist, und eine innerhalb der p-leitenden Schicht liegenden Zone 9 mit einer relativ hohen, etwa der vergrabenen Schicht 6 entsprechenden Dotierung und einer dementsprechend hohen Leitfähigkeit. Die p-leitende Schicht 9 bildet die Emitterelektro de des Transistors und ist an der Stelle 4 kontaktiert. Die ansonsten vergrabene Schicht 6 erreicht an einer Stelle die Oberfläche des Halbleiterplättchens und ist dort zur Bildung des Kollektoranschlusees 2 kontaktiert. Der Zwischenraum zwischen dem Basisanschluß 3 und dem Emitteranschluß 4 einerseits und dem Kollektoranschluß 2 andererseits sowie die daran angrenzenden Gebiete sind mit einer Oxydisolation 10 aufgefüllt.
• Derartige Schichtfolgen zur Bildung von Transistoren und geeignete Verfahren zu ihrer Herstellung sind an sich bekannt (vergl.
• US-PS 3 648 125, US-PS 3 911 471 und US-PS 3 961 356). Die gemäß der Erfindung vorgeschlagene Transistoranordnung unterscheidet sich von den bekannten Anordnungen Jedoch durch den wesentlich größeren Abstand zwischen dem Rand der Basiselektrode 8 und dem Kollektoranschluß 2. Obgleich dadurch die elektrische Weglänge in der Schicht 6 groß wird, wie aus Fig. 3 ersichtlich ist, ergeben sich wegen der erheblichen Breite dieser Schicht nur geringe Bahnwiderstände. Legt man die Transistoranordnungen gemäß der Erfindung so an den Rand der eingangs erwähnten Zellen, daß die Emitteranschlüsse 4 in das Zelleninnere weisen, dann besteht die vorteilhafte Möglichkeit, in dem Zwischenraum zwischen den Basis- und Emitteranschlüssen 3 und 4 und dem Kollektoranschluß 2 eine Vielzahl von Leitungen zu verlegen. Durch die Anordnung der notwendigen Leitungen in diesem Bereich lassen sich wiederum die einzelnen Transistoren sehr eng aneinanderrticken. (aJergl.
• Fig. 2).
• Der in Fig. 2 dargestellten Transistoranordnung kann eine zweite, im Prinzip symmetrisch aufgebaute Transistoranordnung in der benachbarten Zelle zugeordnet werden, wobei der Kollektoranscbluß 2 etwa die Symmetrieachse bildet. Hierbei ist der Begriff Symmetrie insofern nicht streng aufzufassen, als die Anzahl der Transistoren in den beiden zugeordneten Transistoranordnungen verschieden sein kann.
• 3 Figuren 1 Patentanspruch

Claims (1)

1. Patentanspruch 1. Transistoranordnung auf einem Halbleiterplättchen zur Bildung von Transistoren mit gemeinsaf eollektorpotential, insbesondere von Eingangstransistoren von auf dem Prinzip der StromUbernahmeschalter (ECL-Technik) aufgebauten integrierten Schaltwerken mit vorzugsweise hohem Integrationsgrad, mit mehreren übereinanderliegenden, halbleitenden Schichten mit verschieden hoher Leitfähigkeit und unterschiedlichem Leitfähigkeitstyp zur Bildung der Emitter-, Basis- und Kollektorelektroden von Transistoren, wobei die die Kollektorelektroden bildenden Schichten am tiefsten liegen und von der Oberfläche des Halbleiterplättchens nur an einer Stelle zwecks Kontaktierung zugänglich sind, d a d u r c h g e k e n n z e i c h n e t, daß eine ausgedehnte, für eine Vielzahl von Eingangstransistoren gemeinsame Kollektorschicht (6) vorgesehen ist, deren Kontaktierungs stelle (2) von den Kontaktierungsstellen (3, 4) der Basis- und Emitterschichten (8, 9) relativ weit entfernt liegt und daß zwischen der Kontaktierungsstelle (2) der gemeinsamen Kollektorschicht (6) und den Kontaktierungsstellen (3, 4) der Basis- und Emitterschichten (8. 9) eine Isolierschicht (10) vorgesehen ist, deren Oberfläche Leitungen (11) trägt.