DE19838150A1 - Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion - Google Patents

Description

Hintergrund der Erfindung Gebiet der Erfindung

Die vorliegende Erfindung betrifft ein Halbleitergerät, das mit einer Reihe von Standardzellen versehen ist, welche MOS-Transistoren enthalten, wobei die Gate- Elektroden der MOS-Transistoren keine Plasmabeschädigungen erlitten haben. Die vorliegende Erfindung betrifft auch ein Verfahren zur Konstruktion eines solchen Halbleitergerätes.

Im einzelnen betrifft die vorliegende Erfindung einen Aufbau eines Halbleitergerätes und ein Verfahren zur Konstruktion eines solchen Aufbaus, welcher verhindert, daß die Gate-Elektroden von MOS-Transistoren in einem Wafer-Her­ stellungsprozeß zur Erzeugung eines Halbleitergerätes Plasmabeschädigungen erleiden.

Stand der Technik

Fig. 23 ist eine Aufsicht, welche ein herkömmliches Anordnungsmuster von Standardzellen für ein Halbleitergerät mit einer Vielzahl von Standardzellen bei automatischer Anordnung und automatischer Fortleitung (auto-placement und auto- routing) zeigt. Aus Fig. 23 erkennt man, daß eine Standardzelle eine n-leitende Senke 3 aufweist, die in einem p-leitenden Siliziumsubstrat 1 gebildet ist. Ein p-leitender Diffusionsbereich 4 ist in der n-leitenden Senke 3 gebildet. Ein n-leitender Diffusionsbereich 5 ist in dem p-leitenden Siliziumsubstrat 1 erzeugt. Eine Polysilizium-Verdrahtungsleitung 8, welche Gate-Elektroden 8g enthält, ist auf dem Gate-Isolationsfilm (nicht gezeigt) auf dem Substrat bzw. dem Wafer 1 hergestellt. Somit entstehen MOS-Transistoren T1 und T2. Die Polysilizium-Verdrahtungsleitung 8 ist über eine Kontaktöffnung 11 mit einer Metall-Verdrahtungsleitung 10 verbunden, die als Eingangsanschluß oder als Eingangsleitung dient.

In der herkömmlichen Standardzelle für die auto-placement- und auto-routing- Herstellung eines Halbleitergerätes mit Gate-Elektroden-Gruppe und Zellenbasis wird ein Muster der Metallverdrahtungsleitung 10, die jeweils mit der Gate-Elektrode eines MOS-Transistors T1 oder T2 verbunden ist, als ein Eingangsanschluß oder eine Eingangsleitung verwendet.

In der oben erwähnten herkömmlichen Konfiguration kann eine Verdrahtungsleitung, die an den Eingangsanschluß 10 oder die Eingangsleitung gelegt ist, lang ausfallen und aus der herkömmlichen Standardzelle herausfallen. In diesem Falle besteht die Gefahr, daß der Gate-Oxidfilm des MOS-Transistors T1 oder T2 durch Elektronen beschädigt wird, die von einem Plasma in die Metallverdrahtungsleitung gestartet werden, was während der Substratbearbeitung geschehen kann, beispielsweise einem Ätzen der Metallverdrahtungsleitung oder einer Entfernung der Resistschicht. Dies hat schließlich eine Verschlechterung der Transistoreigenschaften zur Folge.

Zusammenfassung der Erfindung

Die vorliegende Erfindung soll die zuvor geschilderten Probleme beim Stande der Technik beseitigen und es ist daher eine Aufgabe der vorliegenden Erfindung, ein Halbleitergerät mit MOS-Transistoren zu schaffen, wobei die Gate-Elektroden keine Beschädigungen durch ein Plasma aufweisen. Es ist auch eine Aufgabe der vorliegenden Erfindung, ein Verfahren zu schaffen, das zur Konstruktion und zur Herstellung eines solchen Halbleitergerätes dient.

Die Lösung dieser Aufgabe erfolgt erfindungsgemäß durch die Merkmale des anliegenden Anspruches 1. Die erfindungsgemäße Lösung umfaßt auch ein Verfahren mit den Merkmalen des Patentanspruches 12. Im übrigen bilden vorteilhafte Ausführungsformen des hier angegebenen Halbleitergerätes Gegenstand der dem Anspruch 1 nachgeordneten Ansprüche 2 bis 11.

Im einzelnen ist gemäß einem ersten Aspekt des hier dargestellten Grundgedankens ein Halbleitergerät vorgesehen, das eine Reihenanordnung von Standardzellen aufweist, die auf einem Substrat gebildet sind. Jede der Standardzellen enthält mindestens einen MOS-Transistor und eine Eingangsleitung für den MOS-Tran­ sistor. Das Halbleitergerät enthält weiter einen eindiffundierten Bereich oder Diffusionsbereich, der in dem Substrat gebildet ist, eine Isolationsschicht, die auf dem Substrat hergestellt ist, eine metallische Schicht, die auf der Isolationsschicht erzeugt ist, sowie einen Kontaktbereich, der die metallische Schicht mit dem Diffusionsbereich durch die Isolationsschicht hindurch verbindet.

Gemäß einem weiteren Aspekt bzw. in einer weiteren Ausgestaltung ist die metallische Schicht in dem Halbleitergerät in zwei Teile aufgeteilt und jeder der Teile ist mit dem Diffusionsbereich durch die Isolationsschicht hindurch verbunden. Gemäß wiederum einem anderen Aspekt ist in dem Halbleitergerät der Diffusionsbereich siliziert.

Gemäß einer anderen Ausgestaltung des hier angegebenen Gedankens ist in dem Halbleitergerät die Eingangsleitung mit der metallischen Schicht verbunden.

Gemäß einem weiteren Aspekt ist in dem Halbleitergerät die Eingangsleitung in zwei Seiten unterteilt und jede der beiden Seiten ist jeweils mit einem der beiden Teile der metallischen Schicht verbunden.

Gemäß einem weiteren Aspekt wird in dem Halbleitergerät durch die Diffusionsschicht, die Isolationsschicht und die metallische Schicht sowie dem Kontaktbereich eine Hilfszelle gebildet.

In weiterer Ausgestaltung bilden in dem Halbleitergerät eine Vielzahl von Hilfszellen eine Reihenanordnung.

In einer anderen Ausführungsform ist in dem Halbleitergerät die Hilfszelle als ein Übertragungsgatter mit mindestens einem MOS-Transistor ausgebildet. In einer anderen Konstruktion ist das Übertragungsgatter in dem Halbleitergerät aus einem PMOS-Transistor und einem NMOS-Transistor aufgebaut.

In einer Ausführungsform hat das Übertragungsgatter in dem Halbleitergerät einen Eingangsanschluß und einen Ausgangsanschluß, welche elektrisch miteinander verbunden sind.

Wiederum gemäß einem anderen Aspekt der Erfindung wird in einem Verfahren zur Konstruktion eines Halbleitergerätes eine Reihenanordnung von Standardzellen mit mindestens einem MOS-Transistor auf einem Substrat unter Verwendung einer Softewarebearbeitung angeordnet, welche entweder ein symbolisches Layout- Hilfsmittel oder ein Modulgeneratorhilfsmittel umfaßt. Weiter wird eine Anzahl von Diffusionsbereichen auf dem Halbleitersubstrat so angeordnet, daß jedes Gate der MOS-Tran­ sistoren mit einem ausgewählten der Diffusionsbereiche verbunden werden kann.

Andere und weitere Ziele, Merkmale und Vorteile des hier angegebenen Grundgedankens ergeben sich noch deutlicher aus der nachfolgenden Beschreibung.

Kurze Beschreibung der Zeichnungen

Die Fig. 1, 2 und 3 zeigen den Aufbau eines Halbleitergerätes gemäß einer ersten Ausführungsform. Hierbei ist Fig. 1 eine Aufsicht, die das Anordnungsmuster einer Standardzelle wiedergibt, Fig. 2 ist eine Schnittdarstellung entsprechend der in Fig. 1 angedeuteten Schnittlinie II-II, und Fig. 3 ist eine Schnittansicht entsprechend der in Fig. 1 angedeuteten Schnittlinie III-III.

Die Fig. 4 und 5 zeigen den Aufbau eines Halbleitergerätes gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Fig. 4 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle wiedergibt, und Fig. 5 ist eine Schnittansicht entsprechend der in Fig. 4 angedeuteten Schnittlinie V-V.

Die Fig. 6 und 7 zeigen eine Konfiguration des Halbleitergerätes gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Fig. 6 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle wiedergibt, und Fig. 7 ist eine Schnittansicht entsprechend der in Fig. 6 eingezeichneten Schnittlinie VII-VII.

Die Fig. 8 und 9 zeigen den Aufbau eines Halbleitergerätes gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Fig. 8 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle zeigt, und Fig. 9 ist eine Schnittansicht entsprechend der in Fig. 8 eingezeichneten Schnittlinie IX-IX.

Die Fig. 10 bis 14 zeigen den Aufbau eines Halbleitergerätes gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Fig. 10 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle und zusätzlicher Standardzellen erkennen läßt, Fig. 11 ist eine Schnittansicht entsprechend der in Fig. 10 eingezeichneten Schnittlinie XI-XI, Fig. 12 ist eine Schnittansicht entsprechend der Schnittlinie XII-XII, Fig. 13 ist eine Schnittansicht entsprechend der Schnittlinie XIII-XIII von Fig. 10, und schließlich ist Fig. 14 eine Schnittansicht entsprechend der in Fig. 10 eingezeichneten Schnittlinie XIV-XIV.

Fig. 15 zeigt den Aufbau eines Halbleitergerätes gemäß einer sechsten Ausführungsform der Erfindung. Fig. 15 ist eine Aufsicht, welche das Anordnungsmuster erkennen läßt, welches zu der Zeit der automatischen Anordnung und automatischen Weiterleitung erzeugt wird.

Fig. 16 zeigt eine Konfiguration eines Halbleitergeräts gemäß einer siebten Ausführungsform der Erfindung. Fig. 16 ist eine Aufsicht, welche das Anordnungsmuster einer zusätzlichen Standardzelle zeigt, welche neuerlich zu einer normalen Reihenanordnung von Standardzellen hinzugefügt wird.

Fig. 17 zeigt eine Konfiguration eines Halbleitergerätes gemäß einer achten Ausführungsform. Fig. 17 ist eine Aufsicht, welche ein Anordnungsmuster einer zusätzlichen Standardzelle zeigt, die wiederum zu einer normalen Reihenanordnung von Standardzellen hinzugefügt wird.

Fig. 18 zeigt den Aufbau eines Halbleitergerätes gemäß einer neunten Ausführungsform der Erfindung. Fig. 18 ist eine Aufsichtsansicht, welche ein Anordnungsmuster der Standardzelle zeigt.

Fig. 19 zeigt den Aufbau eines Halbleitergerätes gemäß einer zehnten Ausführungsform. Fig. 19 ist eine Aufsicht, welche das Anordnungsmuster zeigt, das bei einem automatischen Planerzeugungsprogramm erzeugt wird, beispielsweise bei einem Symbol-Layoutprogramm oder einem Modulgeneratorprogramm.

Fig. 20 zeigt einen Aufbau eines Halbleitergerätes gemäß einer elften Ausführungsform.

Die Fig. 21 und 22 zeigen den Aufbau einer Halbleitergerätes gemäß einer zwölften Ausführungsform.

Fig. 21 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle und der Metallverdrahtungsleitungen zeigt, und Fig. 22 zeigt eine Schnittansicht entsprechend der in Fig. 21 angedeuteten Schnittlinie XXII-XXII.

Fig. 23 ist eine Aufsicht, welche das Anordnungsmuster bei einer herkömmlichen Standardzelle zeigt, welches für die automatische Anordnung und automatische Weiterleitung bei der Halbleitergeräteherstellung verwendet wird, wenn das Gerät eine Anzahl von Standardzellen enthält.

Beste Form der Ausführung der Erfindung

Bevorzugte Ausführungsformen werden nachfolgend unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in welchen gleiche oder einander entsprechende Teile auch mit gleichen Bezugszahlen versehen sind.

Erste Ausführungsform

Die Fig. 1, 2 und 3 sind Darstellungen zur Verdeutlichung des Aufbaus eines Halbleitergerätes gemäß einer ersten Ausführungsform. Fig. 1 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle wiedergibt, Fig. 2 ist eine Schnittansicht entsprechend der in Fig. 1 angedeuteten Schnittlinie II-II, und Fig. 3 ist eine Schnittansicht entsprechend der Schnittlinie III-III von Fig. 1.

Zunächst sei auf die Fig. 1 bis 3 Bezug genommen. Hier ist ein p-leitendes Silizium-Halbleitersubstrat 1 (nachfolgend als p-Substrat oder auch, falls angezeigt, lediglich als Substrat bezeichnet), ferner ein isolierender Oxidfilm 2, der auf einer Oberfläche des p-Substrats 1 gebildet ist, weiter eine n-leitende Senke 3 (nachfolgend als n-Senke, wenn dies angezeigt ist, bezeichnet), welche in dem p-Substrat 1 gebildet ist, fernerhin ein p-leitender Diffusionsbereich 4, der in der n-Senke 3 gebildet ist, weiterhin ein n-leitender Diffusionsbereich 5, der in dem p-Substrat 1 gebildet ist, sowie schließlich ein weiterer n-leitender Diffusionsbereich 6 gezeigt, der in dem p-Substrat gebildet ist.

Außerdem sind in den Fig. 1 bis 3 ein Gate-Oxidfilm 7, der auf dem p-lei­ tenden Diffusionsbereich 4 und dem n-leitenden Diffusionsbereich 5 gebildet ist, eine Polysilizium-Verdrahtungsleitung 8, Gate-Elektroden 8g, d. h., Bereiche der Polysilizium- Verdrahtungsleitung 8, die auf dem Gate-Oxidfilm 7 gebildet sind, weiter ein zwischengelagerter isolierender Oxidfilm 9, Metallverdrahtungsleitungen 10a und 10b, welche auf dem zwischengelagerten isolierenden Oxidfilm 9 gebildet sind, sowie schließlich Kontaktöffnungen (oder Kontaktbereiche) 11 zur Verbindung der Metallverdrahtungsleitung 10a mit der Polysilizium-Verdrahtungsleitung 8 oder zur Verbindung der Metallverdrahtungsleitungen 10a und 10b mit dem n-leitenden Diffusionsbereich 6 gezeigt.

In dem p-leitenden Diffusionsbereich 4 und/oder dem n-leitenden Diffusionsbereich 5 sind Source-Elektrodenbereiche oder Drain-Elektrodenbereiche, welche mit Verunreinigungen dotiert sind, jeweils auf beiden Seiten der Gate-Elek­ troden 8g gebildet, wenngleich dies nicht dargestellt ist. Somit bilden die Source- bzw. Drainbereiche in dem p-leitenden Diffusionsbereich 4, der Gate-Oxidfilm 7 und die Gate-Elektrode einen MOS-Transistor T1. Die Source- bzw. Drainbereiche in dem n-leitenden Diffusionsbereich 5, der Gate-Oxidfilm 7 und die Gate-Elektrode 8g bilden den anderen MOS-Transistor T2.

Bei dieser Ausführungsform ist die Eingangsleitung in die Metallverdrahtungsleitungen 10a und 10b aufgeteilt. Die Metallverdrahtungsleitung 10a ist mit den Gate-Elektroden 8g verbunden und die Metallverdrahtungsleitung 10b arbeitet als ein metallischer Eingangsanschluß. Die Metallverdrahtungsleitung 10a und die Metallverdrahtungsleitung 10b sind durch den Diffusionsbereich 6 miteinander verbunden, der als eine Diffusions-Verdrahtungsleitung wirksam ist. Der Diffusionsbereich 6 ist so ausgebildet, daß sein Widerstand bezüglich der Arbeitsweise der Schaltung im wesentlichen vernachlässigt werden kann.

Zwar bilden der Diffusionsbereich 6 und das Substrat oder der Wafer 1 eine Diode am Übergang, doch fließt über diesen Übergang kein Strom, während die LSI-Schal­ tung im Normalbetrieb arbeitet.

Im Fall einer Strömung einer großen Menge von Elektronen in die Metallverdrahtungsleitungen 10a und 10b hinein während der Substratbearbeitung fließen die Elektronen über die Diode in das Substrat oder den Wafer ein. Aus diesem Grunde wird der Gate-Oxidfilm 7 der MOS-Transistoren T1 bzw. T2 nicht beschädigt. Bei dieser Ausführungsform ist die Diffusionsverdrahtungsleitung zwischen dem Eingangsanschluß und die Gate-Elektrode des MOS-Transistors der Standardzelle gelegt, welche in einem Konstruktionssystem Verwendung findet, beispielsweise einer Gatteranordnung und einem Basiszellensystem. Dies gestattet Elektronen, welche während der Herstellung in die Metallverdrahtungsleitungen fließen, in das Substrat oder den Wafer hinein abgeleitet zu werden, wodurch es möglich wird, die Gate-Elek­ troden zu schützen.

Zweite Ausführungsform

Die Fig. 4 und 5 zeigen die Konfiguration eines Halbleitergerätes gemäß einer zweiten Ausführungsform der Erfindung. Fig. 4 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle zeigt, und Fig. 5 ist eine Schnittansicht entsprechend der in Fig. 4 angedeuteten Schnittlinie V-V. Die Schnittansicht entsprechend der Schnittlinie II-II in Fig. 4 ist ganz entsprechend wie die Schnittansicht, die in Fig. 2 gezeigt ist.

Bezugnehmend auf die Fig. 4 und 5 ist festzustellen, daß eine Metallverdrahtungsleitung 10 als Eingangsleitung für den MOS-Transistor in der Standardzelle dient. In den Fig. 4 und 5 sind gleiche oder entsprechende Bauteile, wie sie in den Fig. 1 bis 3 gezeigt sind, auch mit den gleichen Bezugszahlen bezeichnet, und zur Vereinfachung kann eine nochmalige Beschreibung hier weggelassen werden.

Bei dieser zweiten Ausführungsform ist die Metallverdrahtungsleitung 10, welche als Eingangsanschluß dient, nicht aufgeschnitten. Es ist jedoch unterhalb der Metallverdrahtungsleitung (oder unterhalb des Metallanschlusses) 10 ein Diffusionsbereich 6 gebildet und die Metallverdrahtungsleitung 10 ist über eine durchkontaktierte Öffnung 11 mit dem Diffusionsbereich 6 verbunden.

Zwar bildet der Übergang des Diffusionsbereiches 6 zu dem Substrat oder Wafer 1 eine Diode, doch fließt kein Strom durch diesen Übergang, während sich die LSI-Schal­ tung im Normalbetrieb befindet.

Selbst wenn während der Substratbearbeitung eine große Menge von Elektronen in die Metallverdrahtungsleitung 10 einfließt, fließen die Elektronen durch die Diode in das Substrat oder den Wafer 1 ab, so daß die Gate-Oxidfilme 7 der MOS-Transistoren T1 und T2 nicht beschädigt werden.

Da der Widerstand der Eingangsleitung bei der zweiten Ausführungsform niedriger als derjenige der Eingangsleitung in der ersten Ausführungsform ist, bei welcher die Diffusionsverdrahtungsleitung verwendet wird, wird der Einfluß auf die Verzögerungszeit der Drahtleitung reduziert.

Wie oben beschrieben ist bei der zweiten Ausführungsform der Diffusionsbereich unter der Metallverdrahtungsleitung gebildet und ist über einen Kontaktbereich mit der Metall-Verdrahtungsleitung verbunden, wodurch die Widerstandskomponente in der Diffusionsverdrahtungsleitung ausgeschaltet wird. Somit werden Elektronen, welche in die Metallverdrahtungsleitung während des Herstellungsprozesses einfließen, abgeleitet. Ein Einfluß auf die Draht- Verzögerungszeit wird ausgeschaltet. Weiter ist die Gate-Elektrode geschützt.

Dritte Ausführungsform

Die Fig. 6 und 7 zeigen eine Konfiguration eines Halbleitergerätes gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Fig. 6 ist eine Aufsicht, welche ein Anordnungsmuster einer Standardzelle zeigt, und Fig. 7 ist eine Schnittdarstellung entsprechend der in Fig. 6 angedeuteten Schnittlinie VII-VII. Eine Schnittansicht entsprechend der Schnittlinie II-II von Fig. 6 ist gleich der Schnittansicht, wie sie in Fig. 2 gezeigt ist.

Es sei auf die Fig. 6 und 7 Bezug genommen. Eine verhältnismäßig große n-lei­ tende Senke 3 ist in dem p-Substrat 1 gebildet und ein p-leitender Diffusionsbereich 12 ist auf der Oberfläche der n-leitenden Senke 3 erzeugt. In den Fig. 6 und 7 und in den nachfolgenden Figuren sind zur Vereinfachung Kontakte zu den Senkenbereichen nicht dargestellt.

In der dritten Ausführungsform ist eine Metallverdrahtungsleitung, welche als Eingangsleitung (Eingangsanschluß) dient, in zwei Metallverdrahtungsleitungen 10a und 10b aufgeteilt. Die Metallverdrahtungsleitung 10a ist mit den Gate-Elektroden 8g verbunden und die Metallverdrahtungsleitung 10b dient als metallischer Anschluß. Die Metallverdrahtungsleitungen 10a und 10b sind über einen p-leitenden Diffusionsbereich 12 verbunden, der auf der Oberfläche des n-leitenden Senkenbereiches 3 gebildet ist. Die Widerstandskomponente des Diffusionsbereiches 12, der als Diffusionsverdrahtungsleitung dient, kann bezüglich der Wirkungsweise der Schaltung im wesentlichen vernachlässigt werden.

Zwar bildet der Übergang zwischen dem p-leitenden Diffusionsbereich 12 und dem n-leitenden Senkenbereich eine Diode, doch fließt über diesen Übergang während des Normalbetriebes der LSI-Schaltung kein Strom.

Selbst wenn eine große Menge von Elektronen während der Bearbeitung des Substrats oder Wafers in die Metallverdrahtungsleitungen 10a und 10b einströmt, so fließen die Elektronen über die Diode in den n-Senkenbereich 3 ein, welcher entgegengesetzte Leitfähigkeit zu derjenigen des Substrates 1 hat, so daß die Gate- Oxidfilme 7 der MOS-Transistoren T1 und T2 nicht beschädigt werden.

Vierte Ausführungsform

Die Fig. 8 und 9 zeigen die Konfiguration eines Halbleitergerätes gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Fig. 8 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle zeigt, und Fig. 9 ist eine Schnittansicht entsprechend der in Fig. 8 angedeuteten Schnittlinie IX-IX. Eine Schnittansicht längs der Schnittlinie II-II von Fig. 8 sieht genauso aus wie die in Fig. 2 gezeigte Schnittansicht.

In der vierten Ausführungsform ist das Gebilde einer Metallverdrahtungsleitung 10, welche als Eingangsanschluß wirksam ist, nicht aufgeschnitten. Ein p-leitender Diffusionsbereich 12 ist unter der Metallverdrahtungsleitung 10 und auf einer n-lei­ tenden Senke 3 gebildet, welche entgegengesetzte Leitfähigkeit zu derjenigen des p-Sub­ strates 1 hat, und die Metallverdrahtungsleitung 10 ist über eine durchkontaktierte Bohrung 11 mit dem p-leitenden Diffusionsbereich 12 verbunden.

Zwar bildet der Übergang zwischen dem p-leitenden Diffusionsbereich 12 und der n-leitenden Senke 3, welche entgegengesetzte Leitfähigkeit zu derjenigen des p-lei­ tenden Diffusionsbereiches 12 hat, eine Diode, doch fließt während des Normalbetriebes der LSI-Schaltung kein Strom.

Wenn eine große Menge von Elektronen während der Bearbeitung des Substrates oder Wafers in die Metallverdrahtungsleitung 10 einfließt, so fließen die Elektronen durch die Diode in die n-leitende Senke 3, so daß die Gate-Oxidfilme 7 der MOS-Tran­ sistoren T1 und T2 nicht beschädigt werden.

Da der Widerstand der Eingangsleitung bei dem vorliegenden Ausführungsbeispiel niedriger als derjenige der Eingangsleitung der dritten Ausführungsform ist, bei welcher der Diffusionsbereich 12 als Diffusionsverdrahtungsleitung eingesetzt ist, wird der Einfluß auf die Verzögerungszeit der Verdrahtung vermindert.

Fünfte Ausführungsform

Die Fig. 10 bis 14 zeigen eine Konfiguration eines Halbleitergerätes gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Fig. 10 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle und zusätzlicher Standardzellen zeigt, Fig. 11 ist eine Schnittansicht entsprechend der in Fig. 10 angedeuteten Schnittlinie XI-XI, Fig. 12 ist eine Schnittansicht entsprechend der Schnittlinie XII-XII, Fig. 13 ist eine Schnittansicht entsprechend der in Fig. 10 angedeuteten Schnittlinie XIII-XIII, und schließlich ist Fig. 14 eine Schnittansicht entsprechend der Schnittlinie XIV-XIV von Fig. 10.

In der fünften Ausführungsform enthält eine Standard-Zellen-Reihenanordnung zusätzlich zu einer normalen Standardzelle ähnlich denjenigen der ersten bis vierten Ausführungsformen die folgenden zusätzlichen Standardzellen.

Wie in den Fig. 10 bis 14 gezeigt, enthält eine Standardzelle BB einen n-lei­ tenden Diffusionsbereich 6, metallische Anschlüsse 10c und 10d, und Kontaktierungsbohrungen 11.

Eine Standardzelle CC enthält eine n-leitende Senke 3, einen p-leitenden Diffusionsbereich 12, der in der n-leitenden Senke 3 gebildet ist, metallische Anschlüsse 10c und 10d, sowie Kontaktierungsbohrungen 11. Eine Standardzelle DD enthält eine n-lei­ tende Senke 3, einen darin gebildeten p-leitenden Diffusionsbereich, einen metallischen Anschluß 10c und eine Kontaktierungsbohrung 11. Eine Standardzelle EE enthält einen n-leitenden Diffusionsbereich 6, einen metallischen Anschluß 10c und eine Kontaktierungsbohrung 11.

Jede beliebige der Standardzellen BB, CC, DD und EE kann zur Zeit der automatischen Anordnung und der automatischen Fortleitung nahe der Standardzelle AA angeordnet werden, welche Gate-Elektroden aufweist, die zu schützen sind. Jede der Standardzellen BB, CC, DD und EE ist über eine Metallverdrahtungsleitung 10e und über eine Metallverdrahtungsleitung 10, welche als Eingangsleitung für die Standardzelle AA dient, mit den Gate-Eingängen der MOS-Transistoren T1 und T2 verbunden.

Wenn eine große Menge von Elektronen während der Bearbeitung des Substrates oder Wafers in die Metallverdrahtungsleitung 10 einfließt, so fließen die Elektronen über die Diode in das Substrat oder den Wafer 1 oder in eine n-leitende Senke 3, welche entgegengesetzte Leitfähigkeit zu derjenigen des Substrates oder Wafers 1 hat, so daß die Gate-Oxidfilme 7 der MOS-Transistoren T1 und T2 nicht beschädigt werden.

Es ist wünschenswert, den Standardzellen BB, CC, DD und EE in der Nähe der zu schützenden Gate-Eingänge anzuordnen. Unter der Nähe ist eine Entfernung zu verstehen, bei welcher die Fläche oder die Umfangslänge der Metallverdrahtungsleitung zur Verbindung des Eingangsanschlusses der Standardzelle und einer neu angeordneten Zelle oder eines Anordnungsmusters nicht groß genug ist, um eine Plasmabeschädigung zu verursachen. Dies bestimmt sich im allgemeinen aus dem Verhältnis der Fläche oder der Umfangslänge der Metallverdrahtungsleitung zu einer Fläche oder einer Umfangslänge der Gate-Elektrode der MOS-Transistoren in der Standardzelle.

Bei der vorliegenden Ausführungsform ist, wie oben beschrieben, eine unabhängige Standardzelle mit einem Diffusionsbereich, der Kontaktierungsbohrungen und der Metallverdrahtungsleitung vorgesehen, und zur Zeit der automatischen Plazierung und automatischen Fortleitung wird die Standardzelle in der Nähe der zu schützenden Gate-Elektrode angeordnet und angeschaltet. Hierdurch wird es möglich, Elektronen in das Substrat oder die darin gebildeten Senken abzuleiten, wenn während des Herstellungsvorganges Elektronen in die Metallverdrahtungsleitung einfließen. Die Gate-Elektroden werden so geschützt.

Sechste Ausführungsform

Fig. 15 zeigt den Aufbau eines Halbleitergerätes gemäß einer sechsten Ausführungsform der Erfindung. Fig. 15 ist eine Aufsicht, welche das Anordnungsmuster zeigt, das zur Zeit der automatischen Plazierung und automatischen Fortleitung erzeugt wird.

In der sechsten Ausführungsform hat das Halbleitergerät als Reihenanordnung eine Standardzelle AA, welche ähnlich derjenigen der ersten bis vierten Ausführungsformen ist. Zusätzlich wird eine neue Zelle, welche weiter unten beschrieben wird, zu der Zeit der automatischen Anordnung und automatischen Fortleitung in dem Halbleitergerät gebildet, das die Standardzelle enthält. Die neue Zelle wird nachfolgend beschrieben.

Wie in Fig. 15 gezeigt, enthält eine Zelle DD' einen p-leitenden Diffusionsbereich 12, der in der n-leitenden Senke 3 gebildet ist, einen metallischen Anschluß 10c und eine Kontaktierungsbohrung 11. Eine Zelle EE' enthält einen n-lei­ tenden Diffusionsbereich 6, einen metallischen Anschluß 10c und eine Kontaktierungsbohrung 11. Der Aufbau der Zellen DD' und EE' ist gleich demjenigen der Zellen DD und EE von Fig. 10 und daher ist die Darstellung der Zellen DD' und EE' in Schnittansichten weggelassen.

Entweder die Zelle DD' oder die Zelle EE' wird automatisch in der Nähe der Standardzelle AA hergestellt, welche die zu schützende Eingangs-Gateelektrode hat, und wird mit den Gate-Eingängen der MOS-Transistoren T1 und T2 durch eine Metallverdrahtungsleitung 10e über eine Metallverdrahtungsleitung 10 verbunden, welche als die Eingangsleitung zu der Standardzelle AA dient.

Der Übergang des automatisch hergestellten n-leitenden Diffusionsbereiches 6 zu dem p-leitenden Wafer oder Substrat 1, oder der Übergang zwischen dem p-leitenden Diffusionsbereich 12 und der n-leitenden Senke 3, bildet eine Diode. Im Normalbetrieb der LSI-Schaltung schließt jedoch kein Strom über den Übergang.

Wenn eine große Menge von Elektronen während der Bearbeitung des Wafers oder Substrates in die Metallverdrahtungsleitung 10 einfließt, so fließen die Elektronen über die Diode in das p-leitende Substrat 1 oder in eine n-leitende Senke 3, so daß die Gate-Oxidfilme 7 der MOS-Transistoren T1 und T2 nicht beschädigt werden.

In der sechsten Ausführungsform wird also in dem Halbleitergerät mit der Standardzelle ein neues Anordnungsmuster geschaffen, um den Gate-Eingang während der Zeit der automatischen Anordnung und automatischen Weiterleitung zu schützen.

Siebte Ausführungsform

Fig. 16 zeigt eine Konfiguration eines Halbleitergerätes gemäß einer siebten Ausführungsform der Erfindung. Fig. 16 ist eine Aufsicht, welche ein Anordnungsmuster einer zusätzlichen Standardzelle erkennen läßt, welche neuerlich zu einer normalen Standardzellen-Reihenanordnung hinzugefügt wird.

Die siebte Ausführungsform ist zusätzlich zu der Reihenanordnung einer Standardzelle AA, wie sie in der Beschreibung des ersten bis vierten Ausführungsbeispiels erwähnt wurde, mit einer weiteren Standardzelle versehen, welche ein Übertragungsgatter aufweist.

Wie aus Fig. 16 erkennbar, hat eine zusätzliche Standardzelle FF ein Übertragungsgatter, welches dadurch gebildet wird, daß eine Gate-Leitung 13, welche in einem MOS-Transistor T3 mit p-Kanal enthalten ist, mit einer Erdleitung 14 verbunden wird, und daß eine Gate-Leitung 15, welche in einem MOS-Transistor T4 mit n-Kanal enthalten ist, an eine leistungsführende Leitung 16 angeschlossen wird. Die Source-/Drain-Bereiche der Transistoren T3 und T4 sind miteinander über Metallverdrahtungsleitungen 10f und 10g verbunden. Bei 17 ist der Eingangsanschluß zu dem Übertragungsgatter angedeutet.

Die Standardzelle FF ist in der Nachbarschaft der Standardzelle AA gelegen, welche einen Gate-Eingang aufweist, der während der automatischen Anordnung und automatischen Leitung geschützt werden soll. Die Metallverdrahtungsleitung 10f ist mit einer Metallverdrahtungsleitung 10, d. h., einer Eingangsleitung der Standardzelle AA verbunden, die an die Gate-Eingänge der MOS-Transistoren T1 und T2 angeschlossen ist.

Zwar bildet der Übergang zwischen dem n-leitenden Diffusionsbereich 6, der in dem Übertragungsgatter enthalten ist, und dem p-leitenden Substrat 1 eine Diode, oder der Übergang zwischen dem p-leitenden Diffusionsbereich 12 und einer n-leitenden Senke 3 bildet eine Diode, doch fließt kein Strom durch den Übergang während des Normalbetriebes der LSI-Schaltung.

Wenn eine große Menge von Elektronen in die Metallverdrahtungsleitung 10 während der Substratbearbeitung einfließt, so fließen die Elektronen über die Diode in das p-leitende Substrat 1 oder den Wafer, oder in die n-leitende Senke 3 mit der entgegengesetzten Leitfähigkeit zu derjenigen des p-leitenden Wafers 1, so daß die Gate-Oxidfilme 7 der MOS-Transistoren T1 und T2 nicht beschädigt werden.

Achte Ausführungsform

Fig. 17 zeigt eine Konfiguration eines Halbleitergerätes gemäß einer achten Ausführungsform der Erfindung. Fig. 17 ist eine Aufsicht, welche das Anordnungsmuster einer zusätzlichen Standardzelle erkennen läßt, welche neuerlich zu einer normalen Standardzellen-Reihenanordnung hinzugefügt wird.

Die achte Ausführungsform ist zusätzlich zu der Reihenanordnung einer Standardzelle AA, wie sie bei der Beschreibung des ersten bis vierten Ausführungsbeispiels erwähnt wurde, mit einer weiteren Standardzelle versehen, welche ein neuartiges Übertragungsgatter aufweist, wie unten ausgeführt wird.

Wie in Fig. 17 gezeigt, enthält eine zusätzliche Standardzelle FF' einen MOS-Tran­ sistor T3 mit p-Kanal und einen MOS-Transistor T4 mit n-Kanal, und weist ein Übertragungsgatter auf, das dadurch gebildet wird, daß Metallverdrahtungsleitungen 10f und 10g über eine Metallverdrahtungsleitung 10h miteinander verbunden werden, so daß ein Eingangsanschluß und ein Ausgangsanschluß kurzgeschlossen werden. Der Aufbau der Standardzelle FF' ist mit der Ausnahme, daß der Eingangsanschluß und der Ausgangsanschluß kurzgeschlossen sind, derselbe wie bei der siebten Ausführungsform gemäß Fig. 16, und somit erübrigt sich insoweit eine nochmalige Beschreibung.

Die Standardzelle FF' ist in Nachbarschaft der Standardzelle AA mit dem zu schützenden Gate-Eingang angeordnet. Die Metallverdrahtungsleitung 10f ist mit einer Metallverdrahtungsleitung 10, d. h., einer Eingangsleitung zur Standardzelle AA verbunden, die an die Gate-Eingänge der MOS-Transistoren T1 und T2 angeschlossen ist.

Zwar bildet der Übergang von einem n-leitenden Diffusionsbereich 6, der in dem Übertragungsgatter vorhanden ist, zu dem p-leitenden Substrat oder Wafer 1 eine Diode, oder der Übergang von dem p-leitenden Diffusionsbereich 12 zu der n-leitenden Senke 3 bildet eine Diode, doch fließt kein Strom während des Normalbetriebes der LSI-Schal­ tung über den Übergang.

Wenn eine große Menge von Elektronen während der Substratbearbeitung in die Metallverdrahtungsleitung 10 fließt, so fließen die Elektronen über die Diode in das p-lei­ tende Substrat oder den Wafer 1 oder in die n-leitende Senke 3, welche entgegengesetzte Leitfähigkeit zu derjenigen des p-leitenden Substrates 1 hat, so daß die Gate-Oxidfilme 7 der MOS-Transistoren T1 und T2 nicht beschädigt werden.

Neunte Ausführungsform

Fig. 18 zeigt eine Konfiguration eines Halbleitergerätes gemäß einer neunten Ausführungsform der vorliegenden Erfindung. Fig. 18 ist eine Aufsicht, welche ein Anordnungsmuster der Standardzelle erkennen läßt.

In der neunten Ausführungsform enthält eine Standardzelle GG, die einen zu schützenden Gate-Eingang aufweist, ein Übertragungsgatter, das dadurch gebildet wird, daß eine Gateleitung 13, die in einem MOS-Transistor T3 mit p-Kanal enthalten ist, mit einer Erdleitung 14 verbunden wird, und daß eine Gateleitung 15, welche in einem MOS-Transistor T4 mit n-Kanal enthalten ist, an eine leistungsführende Leitung 16 angeschlossen wird. Eine Metallverdrahtungsleitung 10f ist mit den Gate-Elektroden der MOS-Transistoren T1 und T2 über eine Metallverdrahtungsleitung 10 verbunden, welche als Eingangsleitung für die MOS-Transistoren T1 und T2 dient. Zwar bildet der Übergang zwischen einem n-leitenden Diffusionsbereich 6 in dem Übertragungsgatter und einem p-leitenden Substrat 1 eine Diode, oder es bildet der Übergang von dem p- leitenden Diffusionsbereich 12 und einer n-leitenden Senke 3 eine Diode, doch fließt kein Strom während des Normalbetriebs der LSI-Schaltung über den Übergang.

Wenn eine große Menge von Elektronen während der Bearbeitung des Wafers oder Substrats in die Metallverdrahtungsleitung 10 fließt, so strömen die Elektronen über die Diode in das p-leitende Substrat oder den Wafer oder in die n-leitende Senke 3, welche eine entgegengesetzte Leitfähigkeit zu derjenigen des p-leitenden Substrats oder Wafers 1 aufweist, so daß die Gate-Oxidfilme 7 der MOS-Transistoren T1 und T2 nicht beschädigt werden.

Bei der neunten Ausführungsform ist also das Übertragungsgatter in die Standardzelle miteinbezogen und ist an die Eingänge der MOS-Transistoren in der Standardzelle angeschlossen.

Zehnte Ausführungsform

Fig. 19 zeigt die Konfiguration eines Halbleitergerätes gemäß einer zehnten Ausführungsform der Erfindung. Fig. 19 ist eine Aufsicht, welche das Anordnungsmuster erkennen läßt, das durch ein Herstellungsprogramm zur automatischen Planung (Leyout) erzeugt wird, beispielsweise durch ein Symbol- Layoutprogramm oder ein Modulgeneratorprogramm.

In der zehnten Ausführungsform werden Muster der Standardzellen CC und DD, welche in der fünften Ausführungsform (Fig. 10) enthalten sind, und ein Muster der Standardzelle FF', welche in der achten Ausführungsform (Fig. 17) enthalten ist, in der Nachbarschaft der Gate-Elektroden der MOS-Transistoren T1 und T2, wie in Fig. 19 gezeigt, durch ein Herstellungsprogramm für das automatische Layout erzeugt, beispielsweise ein Symbol-Layoutprogramm oder ein Modulgeneratorprogramm.

Fig. 19 zeigt als Beispiel die Anordnungsmuster. Jedwedes der Anordnungsmuster, wie sie in dem ersten bis zum neunten Ausführungsbeispiel verwendet wurden, kann eingesetzt werden, oder einige dieser Anordnungsmuster können in Kombination verwendet werden, so daß beliebige Muster erzeugt werden können.

Jedes Anordnungsmuster zum Schutz der MOS-Transistoren T1 und T2 wird in dieser Weise gebildet und wird mit den Gate-Elektroden der MOS-Transistoren T1 und T2 verbunden. Das Verfahren der Herstellung der Verbindungen ist genauso, wie es bei den zuvor beschriebenen Ausführungsformen verwendet wurde, und demgemäß erübrigt sich hier eine nochmalige Beschreibung.

Aufgrund der vorerwähnten Konfiguration strömen die Elektronen, wenn eine große Anzahl solcher Elektronen während der Wafer-Bearbeitung in die Metallverdrahtungsleitung 10 fließen, durch die Diode in das Substrat oder den Wafer 1 oder in eine Senke 3, welche entgegengesetzte Polarität zu derjenigen des Substrats oder Wafers 1 hat, so daß die Gate-Oxidfilme der MOS-Transistoren nicht beschädigt werden.

Elfte Ausführungsform

Fig. 20 zeigt die Konfiguration eines Halbleitergerätes gemäß einer elften Ausführungsform der Erfindung. In Fig. 20 ist bei 6a ein silizierter n-leitender Diffusionsbereich angedeutet. Die elfte Ausführungsform ist in anderer Hinsicht genauso ausgebildet wie die erste Ausführungsform und demgemäß erübrigt sich hier eine ins einzelne gehende nochmalige Beschreibung.

Die elfte Ausführungsform verwendet die Maßnahme der Silizierung des Diffusionsbereiches 6, der mit dem Gate-Eingang in der ersten Ausführungsform verbunden ist, so daß die Widerstandskomponente weiter in einem Maße vermindert wird, so daß sie bezüglich der Wirkungsweise der Schaltung vernachlässigt werden kann.

Die Maßnahme des Silizierens des Diffusionsbereiches, der mit dem Gate- Eingang verbunden ist, kann in gleicher Weise auch bei der dritten, der fünften und der zehnten Ausführungsform wie auch bei der ersten Ausführungsform eingesetzt werden.

Da die Widerstandskomponente solchermaßen vermindert wird, wird während des praktischen Betriebes der LSI-Schaltung der Einfluß auf die Verzögerungszeit der Drahtleitung vermindert. Wenn eine große Anzahl von Elektronen in die Metallverdrahtungsleitung einfließt, so fließen die Elektronen über die Diode in das Substrat 1 oder eine Senke 3 mit entgegengesetzter Polarität zu derjenigen des Substrates 1, so daß die Gate-Oxidfilme 7 der MOS-Transistoren T1 und T2 nicht beschädigt werden.

Zwölfte Ausführungsform

Die Fig. 21 und 22 zeigen die Konfiguration eines Halbleitergerätes gemäß einer zwölften Ausführungsform der vorliegenden Erfindung. Fig. 21 ist eine Aufsicht, welche das Anordnungsmuster einer Standardzelle und der Metallverdrahtungsleitungen erkennen läßt, und Fig. 22 ist eine Schnittansicht entsprechend der in Fig. 21 angedeuteten Schnittlinie XXII-XXII. Eine Schnittansicht gemäß der Schnittlinie II-II von Fig. 21 ist dieselbe, wie sie in Fig. 2 gezeigt ist.

Es sei nun auf die Fig. 21 und 22 Bezug genommen. Metallverdrahtungsleitungen 17, 18 und 19 in jeder Schicht werden ausgebildet, wobei dazwischen jeweils ein Isolationszwischenfilm (die Darstellung ist hier vereinfacht) zwischengelagert ist, und die Metallverdrahtungsleitungen 10a, 17, 18 und 19 werden jeweils über Kontaktierungsbohrungen (oder Kontaktbereiche) 11 angeschlossen. Die Metallverdrahtungsleitungen 17 und 18 sind Kurzschluß-Verdrahtungsleitungen in einer Zwischenschicht, und die Metallverdrahtungsleitung 19 ist eine lange Verdrahtungsleitung in der obersten Schicht des Halbleitergerätes.

Wird eine Standardzelle für die zwölfte Ausführungsform hergestellt, so wird eine Metallverdrahtungsleitung, welche an die zu schützenden Gate-Elektroden der MOS-Transistoren angeschlossen ist, in der obersten Verdrahtungsschicht gebildet. D.h., beispielsweise wird die Ausgangsleitung der vorhergehenden Standardzelle mit der Eingangsleitung der nachfolgenden Standardzelle über eine Metallverdrahtungsleitung verbunden, die in der obersten Verdrahtungsschicht erzeugt worden ist.

Die Gate-Elektroden der MOS-Transistoren der Standardzellen, welche geschützt werden sollen, werden also nicht an ein langes Verdrahtungsgebilde angeschlossen, das außerhalb der Standardzelle gebildet wird, wenn eine Substratbearbeitung außerhalb des Prozesses zur Bildung der obersten Verdrahtungsschicht erfolgt, und demgemäß werden die Transistoren durch ein Plasma nicht beschädigt.

Da die Gate-Elektroden, welche geschützt werden sollen, notwendigerweise mit den Diffusionsbereichen anderer Transistoren verbunden werden, wenn die Verbindung bis hinauf zu der obersten Verdrahtungsschicht vervollständigt wird, werden die Gate-Elek­ troden durch ein Plasma auch zu der Zeit der Substratbearbeitung zur Bildung der obersten Verdrahtungsschicht nicht beschädigt. Die oberste Verdrahtungsschicht ist nämlich beispielsweise mit den Source-/Drain-Bereichen des Ausgangstransistors in der vorausgehenden Standardzelle verbunden, und somit ergibt sich, daß die Gate-Elek­ troden mit dem Diffusionsbereich der Source-/Drain-Elektroden verbunden sind.

Demgemäß werden die zu schützenden Gate-Elektroden durch ein Plasma bei allen Maßnahmen zur Substratbearbeitung nicht beschädigt.

Die Wirkungen und Vorteile der vorliegenden Erfindung lassen sich folgendermaßen zusammenfassen:
Aus der vorstehenden Beschreibung wird deutlich, daß gemäß der vorliegenden Erfindung ein Diffusionsbereich in einem Substrat gebildet wird, das eine Standardzelle enthält, oder der Diffusionsbereich wird in einer Senke gebildet, die in dem Substrat erzeugt ist, und die Metallverdrahtungsleitung, welche an eine Gate-Elektrode eines MOS-Transistors in der Standardzelle angeschlossen wird, wird elektrisch mit dem Diffusionsbereich verbunden. Dies gestattet während einer Substratbearbeitung für die Metallverdrahtungsschicht einer großen Menge von Elektronen, in das Substrat (einschließlich den darin gebildeten Senken) abzufließen und ermöglicht somit einen Schutz der Gate-Elektroden. Elektronen, welche während Herstellungsprozessen, beispielsweise einem Ätzen des Metalls und dem Entfernen einer Resistschicht, in die Metallverdrahtungsschicht von einem Plasma aus einfließen, fließen nicht in die Gate-Elek­ troden der MOS-Transistoren über die Verdrahtungsschicht und beschädigen nicht die Gate-Oxidfilme.

Gemäß der vorliegenden Erfindung wird somit in einem Halbleitergerät mit einer Vielzahl von Standardzellen eine Gate-Elektrode des MOS-Transistors in jeder Standardzelle nicht durch ein Plasma beschädigt. Man erhält somit ein hochwertiges Halbleitergerät und es wird ein Verfahren zur Konstruktion desselben erhalten.

Es versteht sich, daß sich die obige Beschreibung auf bevorzugte Ausführungsformen des hier angegebenen Gerätes bezieht und daß im Rahmen der Erfindung vielerlei Änderungen und Modifikationen möglich sind.

Claims (11)

1. Halbleitergerät mit einer Reihenanordnung von Standardzellen, welche auf einem Substrat (1) gebildet sind, wobei jede Standardzelle mindestens einen MOS- Transistror und eine Eingangsleitung für diesen MOS-Transistor enthält, dadurch gekennzeichnet, daß ein Diffusionsbereich (6; 12) in dem Substrat (1) gebildet ist, daß eine Isolationsschicht (9) auf dem Substrat (1) gebildet ist, daß ferner eine metallische Schicht (10; 10a, 10b) auf der Isolationsschicht (9) gebildet ist, und daß ein Kontaktteil (11) die metallische Schicht (10; 10a, 10b) mit dem genannten Diffusionsbereich (6; 12) durch die Isolationsschicht (9) hindurch verbindet.

2. Halbleitergerät nach Anspruch 1, dadurch gekennzeichnet, daß die metallische Schicht (10a, 10b) in zwei Teile unterteilt ist, und daß jeder der Teile mit dem genannten Diffusionsbereich (6; 12) durch die Isolationsschicht (9) hindurch verbunden ist (Fig. 1 bzw. Fig. 6).

3. Halbleitergerät nach Anspruch 2, dadurch gekennzeichnet, daß der Diffusionsbereich (6a) siliziert ist (Fig. 20).

4. Halbleitergerät nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die genannte Eingangsleitung mit der metallischen Schicht (10; 10a, 10b) verbunden ist.

5. Halbleitergerät nach Anspruch 2, dadurch gekennzeichnet, daß die Eingangsleitung in zwei Seiten unterteilt ist, und daß jede der beiden Seiten jeweils mit den beiden Teilen der metallischen Schicht (10; 10a, 10b) verbunden ist.

6. Halbleitergerät nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß eine Hilfszelle durch die Diffusionsschicht, die Isolationsschicht (9), die metallische Schicht (10; 10a, 10b) und den Kontaktteil (11) gebildet ist.

7. Halbleitergerät nach Anspruch 6, dadurch gekennzeichnet, daß eine Anzahl von Hilfszellen als Reihenanordnung vorgesehen ist (Fig. 10).

8. Halbleitergerät nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Hilfszelle als Übertragungsgatter mit mindestens einem MOS-Transistor (T3, T4) ausgebildet ist.

9. Halbleitergerät nach Anspruch 8, dadurch gekennzeichnet, daß das Übertragungsgatter einen MPOS-Transistor und einen NMOS-Transistor enthält.

10. Halbleitergerät nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß das Übertragungsgatter einen Eingangsanschluß und einen Ausgangsanschluß enthält, welche elektrisch miteinander verbunden (10) sind (Fig. 19).

11. Verfahren zur Konstruktion eines Halbleitergerätes, gekennzeichnet durch die folgenden Schritte:
Vorsehen einer Reihenanordnung von Standardzellen, welche mindestens einen MOS-Transistor enthalten, auf einem Substrat (1) unter Verwendung eines Software-Programmwerkzeugs, welches entweder ein Symbol-Layout- Programmwerkzeug oder ein Modulgenerator-Programmwerkzeug enthält; und
Anordnen einer Anzahl von Diffusionsbereichen (6; 12) auf dem genannten Substrat (1) derart, daß jede Gate-Elektrode der MOS-Transistoren mit einem ausgewählten der genannten Diffusionsbereiche (6; 12) verbunden werden kann.