DE3937502A1 - Halbleitervorrichtung mit einem feldabschirmelement und verfahren zu deren herstellung - Google Patents

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und insbesondere die Verbesserung einer Isolierstruktur zum Isolieren bzw. Abschirmen von Bauelementen einer solchen Halb­ leitervorrichtung mit einer sogenannten Feldabschirmstruktur sowie die Verbesserung eines Verfahrens zur Herstellung dieser Feldabschirmstruktur.

Eine Halbleitervorrichtung umfaßt eine aus vielen auf einer Oberfläche eines Halbleitersubstrats ausgebildeten Halbleitere­ lementen bestehende integrierte Schaltung. Jedes Halbleiterele­ ment auf dem Halbleitersubstrat ist mittels eines Elemente iso­ lierenden Bereichs von den jeweils anderen Halbleiterelementen isoliert. Ein solcher Elemente isolierender Bereich ist ein bzgl. der Zuverlässigkeit und eines hohen Integrationsgrades der Halbleitervorrichtung wichtiges Bauteil. Genauer gesagt muß der Elemente isolierende Bereich vollständig als elektrisch isoliernder und abschirmender Bereich arbeiten. Hinsichtlich des hohen Integrationsgrades der Halbleitervorrichtung muß die­ ser Bereich auch noch so klein wie möglich sein. Als Elemente isolierender Bereich sind sogenannte Feldabschirmstrukturen be­ kannt. Eine solche Feldabschirmstruktur ist beispielsweise in der japanischen Offenlegungsschrift Nr. 1 22 174/1987 offenbart. Fig. 3 zeigt im Querschnitt, teilweise, einen n-Kanal MOS- (Metal-Oxide-Semiconductor = Metall-Oxyd-Halbleiter) Feldef­ fekttransistor mit einer Feldabschirmstruktur, wie sie aus der in Rede stehenden Offenlegungsschrift bekannt ist. In Fig. 3 sind zwei MOS-Transistoren 1 a, 1 b und ein Elemente isolierender Bereich 2 zu sehen. Die MOS-Transistoren 1 a, 1 b umfassen Gate- Oxidfilme 4 a, 4 b und Gate-Elektroden 5 a, 5 b, die auf der Ober­ fläche eines p-Siliziumsubstrats ausgebildet sind. Jeder MOS- Transistor 1 a, 1 b weist desweiteren zwei n⁺dotierte Bereiche (Elektronenquelle und Elektronensenke) 6 a, 6 b auf, die auf der Oberfläche des p-Siliziumsubstrats 3 in einer selbstausrichten­ den Weise an jeder der Gate-Elektroden 5 a, 5 b ausgebildet sind. Auf der Oberfläche des p-Siliziumsubstrats 3 in dem Elemente bildenden Bereich 2 sind Gate-Oxidfilme 7 a, 7 b zur Feldabschir­ mung und Feldabschirmelektroden 8 a, 8 b vorgesehen. Die Randflä­ chen der Feldabschirmelektroden 8 a, 8 b sind von Isolierschich­ ten 9 a, 9 b bedeckt. Auf der Oberfläche des p-Siliziumsubstrats 3 sind Kanalunterbrechungsschichten 10 a, 10 b ausgebildet, die von den Feldabschirmelektroden 8 a, 8 b überdeckt sind. Desweite­ ren ist auf der Oberfläche der Isolierschichten 9 a, 9 b eine An­ schlußschicht 11 ausgebildet.

Nachfolgend sind der Aufbau und die Funktionsweise der bekann­ ten Feldabschirmstruktur beschrieben. Bei der in Fig. 3 gezeig­ ten Baugruppe weist ein MOS-Transistor, nachfolgend als FS- Transistor bezeichnet, die Anschlußschicht 11, die Gate-Oxid­ filme 7 a, 7 b zur Feldabschirmung, die Feldabschirmelektroden 8 a, 8 b und die n⁺-dotierten Bereiche 6 a, 6 a zweier Transistoren 1 a, 1 b auf.

Im Betrieb der Halbleitervorrichtung wird an die Anschluß­ schicht 11 eine vorgegebene Spannung angelegt. Das elektrische Feld der Anschlußschicht 11 wirkt dann auf die Oberfläche des p-Siliziumsubstrats 3 zwischen den n⁺-dotierten Bereichen 6 a, 6 a einen Einfluß aus. Wenn auf diesem Bereich eine invertierte Schicht gebildet wird, werden die beiden MOS-Transistoren 1 a, 1 b leitend geschaltet, so daß eine Elemente isolierende Funk­ tion zerstört ist. Die Elektroden 8 a, 8 b verhindern, daß diese invertierte Schicht gebildet wird. Die Feldabschirmelektroden 8 a, 8 b werden auf demgleichen Potential wie das p-Siliziumsub­ strat 3 oder auf Erdpotential gehalten. Folglich breiten sie den Einfluß der an der Anschlußschicht 11 anliegenden Spannung aus und verhindern, daß auf der Oberfläche des p-Siliziumsub­ strats 3 eine invertierte Schicht gebildet wird. Desweiteren werden auf der Oberfläche des p-Siliziumsubstrats 3 Kanalunter­ brechungsschichten 10 a, 10 b mit einer Fremdatomkonzentration ausgebildet, die über der des Siliziumsubstrats 3 liegt. Die Kanalunterbrechungsschichten 10 a, 10 b dienen dazu, diese Region davor zu bewahren, durch Erhöhung der p-Dotierungen in eine n- Leiterschicht invertiert zu werden. Auf diese Weise ist in der Feldabschirmstruktur durch die Gate-Oxidfilme 7 a, 7 b, die Feldabschirmelektroden 8 a, 8 b und die n⁺-dotierten Bereiche 6 a, 6 b der MOS-Transistoren 1 a, 1 b eine Transistorstruktur geschaf­ fen, die sich stets im Sperrzustand befindet. Um die Elemente isolierende Funktion der Feldabschirmstruktur betriebssicher zu gestalten, sollte eine zum Durchschalten des die Feldabschirm­ struktur bildenden FS-Transistors erforderliche Spannung, d.h. der Zustand der Schwellenspannung V _{T H}, "high" sein. Gemäß der Darstellung in Fig. 3 werden die Kanalunterbrechungsschichten 10 a, 10 b auf der Oberfläche des p-Siliziumsubstrats 3 ausgebil­ det, damit sie die Schwellenspannung auf "high" setzen. Unter Bezugnahme auf die Fig. 4A bis 4G wird nachfolgend ein Her­ stellverfahren der in Rede stehenden MOS-Transistorvorrichtung beschrieben.

Nach Fig. 4A wird zunächst auf der Hauptfläche des p-Silizium­ substrats 3 ein dünner Isolierfilm 7 zur Feldabschirmung ausge­ bildet. Anschließend werden in vorgegebenen Bereichen Kanalun­ terbrechungsschichten 10 a, 10 b mit p-Dotierungen mit hoher Fremdatomkonzentration gebildet. Üblicherweise werden diese Ka­ nalunterbrechungsschichten 10 a, 10 b durch Ionenimplantation der Fremdatomionen in die Oberfläche des p-Siliziumsubstrats 3 ge­ bildet, wobei ein photolitographisch erzeugtes Flächenmuster aus elektrisch isolierendem Material als Maske dient. An­ schließend wird eine Polysiliziumschicht aufgebracht, die nach einer vorgegebenen Konfiguration geformt wird.

Gemäß Fig. 4B werden auf der Oberfläche der Elektroden 8 a, 8 b Polysilizium aufweisende Isolierschichten 9 a, 9 b durch thermi­ sche Oxidation ausgebildet.

Nach Fig. 4C wird auf der Oberfläche des Feldabschirmfilms 7 und der Isolierschichten 9 a, 9 b ein Siliziumnitridfilm 13 ge­ bildet. Anschließend wird darauf eine Abdeckung 14 aufgebracht.

Fig. 4D zeigt, daß die Abdeckung 14 und der Siliziumoxidfilm 13 bei gleicher Ätzgeschwindigkeit weggeätzt werden. Der Silizium­ nitridfilm 13 a wird teilweise in Bereichen zwischen den Elek­ troden 8 a, 8 b zurückgelassen.

Nach Fig. 4E wird die Oberfläche des Substrats thermisch oxi­ diert, wobei die Siliziumnitridfilme 13 a, 13 b als oxidationsbe­ ständige Masken verwendet werden. Folglich sind die die Elek­ troden umgebenden Isolierschichten 9 a, 9 b dick ausgebildet.

Fig. 4F zeigt, daß die Siliziumnitridfilme 13 a, 13 b und der ne­ ben diesen Filmen ausgebildete Feldabschirmfilm 7 durch aniso­ tropes Ätzen entfernt worden sind. Folglich verbleiben die Gate-Isolierfilme 7 a, 7 b lediglich direkt neben den Feldab­ schirmelektroden 8 a, 8 b.

Fig. 4G zeigt, daß auf der Oberfläche des p-Siliziumsubstrats 3 ein Gate-Oxidfilm 4 b mit dergleichen Dicke wie die oxidischen Feldabschirmfilme 7 a, 7 b durch thermische Oxidation ausgebildet ist. Der Gate-Oxidfilm 4 b liegt dabei zwischen den Elektroden 8 a, 8 b. Danach wird zur Bildung einer Gate-Elektrode 5 b auf der Oberfläche des Gate-Oxidfilms 4 b eine Polysiliziumschicht auf­ gebracht und geformt. Auf der Oberfläche des p-Siliziumsub­ strats 3 werden durch Ionenimplantation n⁺-dotierte Bereiche 6 a, 6 b ausgebildet. Dabei dienen die mit den Isolierschichten 9 a, 9 b und der Gate-Elektrode 5 b bedeckten Feldabschirmelektro­ den 8 a, 8 b als Masken. Anschließend wird auf der Oberfläche des p-Siliziumsubstrats 3 und der Elektroden 8 a, 8 b durch die Iso­ lierschicht hindurch eine Anschlußschicht 11 ausgebildet.

Somit ist ein n-Kanal Feldeffekttransistor mit einer Feldab­ schirmstruktur ausgebildet.

Gemäß voranstehender Beschreibung weist die herkömmliche Feldabschirmstruktur die Kanalunterbrechungsschichten 10 a, 10 b auf, um die Schwellenspannung des die Feldabschirmstruktur bil­ denden FS-Transistors zu erhöhen.

Zwischenzeitlich haben die Kanalunterbrechungsschichten 10 a, 10 b einen Nachteil dahingehend, daß mit zunehmender Miniaturi­ sierung der Halbleitervorrichtung ein Effekt eng aneinanderlie­ gender Kanäle (narrow channel effect) auftritt. Dieser Effekt wird dadurch verursacht, daß die Fremdatome in den Kanalunter­ brechungsschichten 10 a, 10 b in die Kanalbereiche der MOS-Tran­ sistoren 1 a, 1 b diffundieren. Dadurch erhöht sich die tatsäch­ liche Fremdatomkonzentration in dem Substrat. Folglich sind die Schwellenspannungen der MOS-Transistoren 1 a, 1 b erhöht. Genauer gesagt sind die Fremdatome der Kanalunterbrechungsschichten 10 a, 10 b unter dem Einfluß eines mehrfachen Wärmeeinflusses während der Herstellung diffundiert.

Darüber hinaus wird bei dem zuvor beschriebenen konventionellen Beispiel angestrebt, die Filmdicke der dünn auszubildenden Gate-Oxidfilme 7 a, 7 b genauso dick wie die Gate-Oxidfilme 4 a, 4 b auszugestalten. Dabei wird angestrebt, den Strahlungswider­ stand zu erhöhen. Daher werden die Kanalunterbrechungsschichten 10 a, 10 b als unentbehrliche Bauelemente zur Erhöhung der Schwellenspannung des FS-Transistors für Isolierelemente ange­ sehen. Aus diesem Grunde war es schwierig, den voranstehend er­ örterten, durch die Kanalunterbrechungsschichten 10 a, 10 b her­ vorgerufenen Effekt eng aneinanderliegender Kanäle zu verhin­ dern.

Der vorliegenden Erfindung liegt nun die Aufgabe zugrunde, eine Feldabschirmstruktur bzw. eine Halbleitervorrichtung mit einer solchen Feldabschirmstruktur anzugeben, bei der das Isolations- und Abschirmverhalten wesentlich verbessert ist. Des weiteren soll die Einstellbarkeit der Filmdicke des Gate-Isolierfilms der Feldabschirmstruktur verbessert werden. Ebenso soll es mög­ lich sein, den Offsetbetrag einer die Feldabschirmstruktur bil­ denden MOS-Transistorstruktur mit Offset-Gate einzustellen. Des weiteren soll ein Verfahren angegeben werden, mit der die in Rede stehende Feldabschirmstruktur in selbstausrichtender Weise hergestellt werden kann. Schließlich soll sich bei dieser Feldabschirmstruktur der Einsatz von Kanalunterbrechungsschich­ ten erübrigen.

Die erfindungsgemäße Feldabschirmstruktur weist einen feldab­ schirmenden Gate-Isolierfilm (einen zweiten Isolierfilm) auf, dessen Dicke beliebig einstellbar ist. Die Filmdicke des Gate­ lsolierfilms definiert die Schwellenspannung des die Feldab­ schirmstruktur bildenden FS-Transistors. Durch Einstellen der Dicke des Gate-Isolierfilms ist es möglich, den FS-Transistor zur Feldabschirmung mit einer vorgegebenen Schwellenspannung zu generieren.

Die Feldabschirmelektrode weist auf der oberen Oberfläche und den Seitenflächen eine Isolierschicht (dritter Isolierfilm) auf, dessen Schichtdicke beliebig vorgegeben werden kann. Wenn auf der Isolierschicht eine Leiterschicht ausgebildet ist, wird das Verhältnis der Schichtdicke der lsolierschicht an einem Be­ reich auf der Feldabschirmelektrode zu der Filmdicke des feldabschirmenden Gate-Isolierfilms entsprechend einer vorgege­ benen Relation festgelegt. Genauer gesagt ist das Verhältnis der Schichtdicken derart definiert, daß die durch kapazitive Spannungsteilung der Spannung an der Leiterschicht an der Feldabschirmelektrode abfallende Spannung kleiner wird als ein vorgegebener Wert.

Erfindungsgemäß wird der feldabschirmende Gate-Isolierfilm un­ abhängig von dem Gate-Oxidfilm des auf dem Elemente bildenden Bereich ausgebildeten MOS-Transistors hergestellt. Folglich ist es auch möglich, die Dicken des feldabschirmenden Gate-Isolier­ films beliebig auszubilden.

Die Herstellung der Isolierschicht auf den Seitenflächen und der oberen Oberfläche der Feldabschirmelektrode wird durch Auf­ bringen einer zweilagigen Isolierschicht durchgeführt. Zuerst wird der Isolierfilm lediglich auf der oberen Oberfläche der Feldabschirmelektrode ausgebildet. Dann wird der zweite Iso­ lierfilm auf der oberen Oberfläche und auf den Seitenflächen der Feldabschirmelektrode ausgebildet und dann lediglich auf der Seitenfläche durch anisotropes Ätzen belassen. Folglich ist die erste Isolierschicht auf der oberen Oberfläche der Feldab­ schirmelektrode belassen, wogegen auf den Seitenflächen Seiten­ wandungen aus der zweiten Isolierschicht verblieben sind. Beide Schichtdicken können beliebig gewählt werden. Die Schichtdicke des Isolierfilms auf der oberen Oberfläche der Feldabschirm­ elektrode ist derart gewählt, daß eine hinreichende isolierende Eigenschaft bzgl. einer auf dieser Schicht zu bildenden Leiter­ schicht vorhanden ist. Des weiteren wird die Dicke des Isolier­ films derart festgelegt, daß die an der Feldabschirmelektrode anliegende Spannung dann in hinreichendem Maße geringer ist als die Schwellenspannung des FS-Transistors, wenn auf dem oberen Bereich der Feldabschirmelektrode eine Gate-Elektrode eines weiteren MOS-Transistors ausgebildet ist. Die Seitenwandung ist zur Festlegung des Offsetbetrags des FS-Transistors dimensio­ niert.

Durch das erfindungsgemäße Herstellverfahren ist es möglich, die Isoliereigenschaften der durch den FS-Transistor mit einer beliebig festgelegten Schwellenspannung gebildeten Feldab­ schirmstruktur zu verbessern.

Die nachfolgende Beschreibung wird die der Erfindung zugrunde­ liegende Aufgabe, die erfindungswesentlichen Merkmale und Vor­ teile der erfindungsgemäßen Lehre detailliert verdeutlichen.

Ferner gibt es verschiedene Möglichkeiten, die Lehre der vor­ liegenden Erfindung in vorteilhafter Weise auszugestalten und weiterzubilden. Dazu ist einerseits auf die nachgeordneten An­ sprüche, andererseits auf die nachfolgende Erläuterung eines Ausführungsbeispiels der Erfindung anhand der Zeichnung zu ver­ weisen. In Verbindung mit der Erläuterung des bevorzugten Aus­ führungsbeispiels der Erfindung anhand der Zeichnung werden auch im allgemeinen bevorzugte Ausgestaltungen und Weiterbil­ dungen der Lehre erläutert. In der Zeichnung zeigt

Fig. 1A bis 1L in geschnittenen Darstellungen, teilweise, eine DRAM-Speicherzelle, wobei in den einzelnen Figuren die jeweiligen Fertigungsschritte gemäß dem erfin­ dungsgemäßen Verfahren aufgezeigt sind,

Fig. 2 in einem Diagramm das Verhältnis von Filmdicke eines feldabschirmenden Gate-Isolierfilms zur Filmdicke eines Oxidfilms im oberen Bereich einer Feldschirm­ struktur bzw. das Verhältnis von Schwellenspannung eines FS-Transistors zu der an einer Feldabschirm­ elektrode abfallenden Spannung,

Fig. 3 in einer geschnittenen Darstellung, teilweise, eine Halbleitervorrichtung mit einem MOS-Transistor, der durch eine herkömmliche Feldabschirmstruktur abge­ schirmt ist und

Fig. 4A bis 4G in geschnittenen Darstellungen, teilweise, die je­ weiligen Fertigungsschritte der Halbleitervorrich­ tung aus Fig. 3.

Nachfolgend wird ein bevorzugtes Ausführungsbeispiel der Erfin­ dung beschrieben.

Fig. 1L zeigt in einer geschnittenen Darstellung, teilweise, eine Speicherzelle eines DRAM (Dynamic Random Access Memory), bei dem eine Feldabschirmstruktur als Elemente isolierende Struktur verwendet wird. Bei dieser Speicherzelle handelt es sich um eine 2-bit Speicherzelle. Die Speicherzellen 15 a, 15 b umfassen MOS-Transistoren 16 a, 16 b und Kondensatoren 17 a, 17 b. Die MOS-Transistoren 16 a, 16 b weisen Paare von n⁺-dotierten Be­ reichen 6 a, 6 b (Elektronenquelle, Elektronensenke) auf, die mit vorgegebenem Abstand zueinander auf der Oberfläche des p-Sili­ ziumsubstrats 3, der Gate-Oxidfilme 4 a, 4 b und der Gate-Elek­ troden 5 a, 5 b ausgebildet sind.

Jeder der Kondensatoren 17 a, 17 b ist mehrschichtig ausgeführt und weist eine erste Elektrodenschicht 18 (Speicherknoten), einen dielektrischen Film 19 und eine zweite Elektrodenschicht 20 (Zellplatte) auf. Das eine Ende der ersten Elektrodenschicht 18 erstreckt sich durch den Isolierfilm 21 in die Gate-Elektro­ den 5 a, 5 b der MOS-Transistoren 16 a, 16 b hinein. Das andere Ende der ersten Elektrodenschicht 18 erstreckt sich auf die oberen Bereiche der auf dem Elemente isolierenden Bereich aus­ gebildeten Wortleitungen 23 a, 23 b. Ein Bereich der ersten Elek­ trodenschicht 18 ist mit den n⁺-dotierten Bereichen 6 a des je­ weiligen Transistors 16 a, 16 b verbunden. Die Kondensatoren 17 a, 17 b weisen eine sogenannte Stapelstruktur auf. Die anderen n⁺- Bereiche 6 b der MOS-Transistoren 16 a, 16 b sind mit einer bit- Leitung 24 verbunden. Eine isolierende Zwischenschicht 25 ist auf der Oberfläche der Kondensatoren 17 a, 17 b ausgebildet.

Die Speicherzelle 15 a ist durch eine Feldabschirmstruktur 26 von der Speicherzelle 15 b isoliert. Die Feldabschirmstruktur 26 ist durch den FS-Transistor gebildet. Der FS-Transistor umfaßt eine oxidische Isolierschicht 7 zur Feldabschirmung, eine Feldabschirmelektrode 8, einen n⁺-dotierten Bereich 6 a des MOS- Transistors 16 a der Speicherzelle 15 a und einen n⁺-dotierten Bereich 6 a des MOS-Transistors 16 b der anderen Speicherzelle 15 b. Ein oberer Oxidfilm 27 und Seitenwandungen 28 umfassen einen auf der oberen Oberfläche und den Seitenflächen der Feldabschirmelektrode ausgebildeten Siliziumoxidfilm.

In der zuvor beschriebenen Struktur sind folgende Merkmale als Hauptmerkmale der vorliegenden Erfindung anzusehen:

• a. Die Filmdicke der oxidischen Isolierschicht 7 zur Feldabschirmung ist vergleichbar mit der Filmdicke der Gate- Oxidfilme 4 a, 4 b der MOS-Transistoren 16 a, 16 b.
• b. Einer der n⁺-dotierten Bereiche 6 a der MOS-Transisto­ ren 16 a, 16 b ist so ausgebildet, daß er zu der Feldabschirm­ elektrode 8 um die Seitenwandung 28 versetzt ist.
• c. Die Filmdicke des auf der oberen Oberfläche der Feldabschirmelektrode 8 angeordneten oberen Oxidfilms 27 ist eine andere als die Filmdicke der auf den Seitenflächen der Feldabschirmelektrode 8 angeordneten Seitenwandung 28.
• d. Die Filmdicke des oberen Oxidfilms 27 ist derart be­ messen, daß die auf die von den Spannungen der auf den Elemente isolierenden Bereichen ausgebildeten Wortleitungen 23 a, 23 b auf die Feldabschirmelektrode 8 induzierte Spannung in hinreichen­ dem Maße niedriger als die Schwellenspannung des FS-Transistors ist.
• e. An der Feldabschirmelektrode kann ein Erdungspoten­ tial, ein Substratpotential oder ein erdfreies Potential anlie­ gen.

Durch die voranstehenden Merkmale läßt sich die Schwellenspan­ nung des FS-Transistors beliebig festlegen. Die Seitenflächen und die obere Oberfläche der Feldabschirmelektrode 8 sind durch die unterschiedliche Dicken aufweisenden Isolierfilme 28, 27 bedeckt. Durch die zuvor erörterte Einstellung ist es möglich, den FS-Transistor ständig im Sperrzustand zu halten, wobei die Isolation zwischen den Elementen zuverlässig vorgenommen werden kann.

Fig. 2 zeigt in einem Diagramm die Korrelation zwischen der Filmdicke t _{F S} des feldabschirmenden Isolierfilms, der Filmdicke t _O des oberen Oxidfilms des FS-Transistors, der Schwellenspan­ nung V _{T H} des FS-Transistors und der an der Feldabschirmelek­ trode anliegenden Spannung V _{F S}. In der rechten Ecke von Fig. 2 sind diese Parameter dargestellt. Die Spannung V _{F S} repräsen­ tiert eine auf die Feldabschirmelektrode des FS-Transistors in­ duzierte Spannung, wenn an eine Anschlußschicht auf dem oberen Bereich des FS-Transistors eine vorgegebene Spannung V _{t t} (= 5 V) angelegt worden ist.

Zuerst ist gemäß der durchgezogenen Linie (1) festgestellt wor­ den, daß die Schwellenspannung V _{T H} des FS-Transistors gemeinsam mit dem Anstieg der Filmdicke t _{F S} des feldabschirmenden Gate- Isolierfilms angestiegen ist.

Gemäß der gestrichelten Linien (2) und (3) hat sich die auf die Feldabschirmelektrode des FS-Transistors induzierte Spannung V _{F S} gemeinsam mit dem Anstieg der Filmdicke t _O des oberen Oxid­ films verringert und ist dabei niedriger als die Schwellenspan­ nung V _{T H} des FS-Transistors.

Fig. 2 zeigt als Ergebnis, daß es durch dicke Ausgestaltung des feldabschirmenden Gate-Isolierfilms und des oberen Oxidfilms 27 des FS-Transistors möglich ist, die auf die Feldabschirmelek­ trode des FS-Transistors induzierte Spannung V _{F S} unterhalb der Schwellenspannung V _{T H} des FS-Transistors zu halten.

Nachfolgend wird unter Bezugnahme auf Fig. 1A bis 1L ein Ver­ fahren zur Herstellung der zuvor beschriebenen DRAM- Speicher­ zelle beschrieben.

Gemäß Fig. 1A ist auf der Hauptfläche eines p-Siliziumsubstrats 3 durch thermische Oxidation ein Siliziumoxidfilm 7 a mit einer Filmdicke von 50 nm ausgebildet. Danach wird auf der Oberfläche eine mit Phosphor (P) dotierte Polysiliziumschicht 80 durch LPCVD (Low Pressure Chemical Vapor Deposition = Chemisches Dampfbeschichten unter niedrigem Druck) ausgebildet, wobei die Schichtdicke 200 nm beträgt. Anschließend wird auf der Oberflä­ che durch CVD ein Siliziumoxidfilm 27 a mit einer Filmdicke von 200 nm aufgetragen.

Fig. 1B zeigt, daß der Siliziumoxidfilm 27, die Polysilizium­ schicht 80 und der Siliziumoxidfilm 7 a durch Photolithographie auf eine vorgegebene Konfiguration geformt werden. Dabei werden ein Gate-Oxidfilm 7, eine Feldabschirmelektrode 8 und ein oberer Oxidfilm 27 gebildet.

Danach wird gemäß Fig. 1C der Siliziumoxidfilm 28 a auf der Oberfläche des p-Siliziumsubstrats 3 und auf der Oberfläche des Siliziumoxidfilms 27 durch CVD gebildet.

Anschließend wird der Siliziumoxidfilm 28 a gemäß der Darstel­ lung in Fig. 28a durch anisotropes Ätzen behandelt und auf den Seitenflächen der Feldabschirmelektrode wird eine Seitenwandung 28 gebildet. Dies geschieht dadurch, daß der Siliziumoxidfilm 27 und der Siliziumoxidfilm 28 a auf der Oberfläche des Silizi­ umsubstrats entfernt werden.

Gemäß Fig. 1E ist auf der Oberfläche des p-Siliziumsubstrats 3 durch thermische Oxidation ein Gate-Oxidfilm 4 mit einer Film­ dicke von 20 nm ausgebildet worden. Danach wurde auf der Ober­ fläche des Gate-Oxidfilms 4, des oberen Oxidfilms 27 und der Seitenwandung 28 durch LPCVD eine Polysiliziumschicht 5 a mit einer Schichtdicke von 200 nm ausgebildet.

Nach Fig. 1F werden die Polysiliziumschicht 5 a und der Silizi­ umoxidfilm 29 photolithographisch und durch Ätzen selektiv ent­ fernt, wodurch Gate-Elektroden 4 a, 4 b und Wortleitungen 23 a, 23 b gebildet werden.

Dann werden gemäß Fig. 1G unter Verwendung der die Gate-Elek­ troden 4 a, 4 b und die Seitenwandung 28 aufweisenden Feldab­ schirmelektrode als Maske n-Ionen 36 in die Oberfläche des p- Siliziumsubstrats 3 implantiert. Im Ergebnis sind zwei n⁺-do­ tierte Bereiche 6 a, 6 b gebildet.

Nach Fig. 1H wird dann wieder auf die obere Oberfläche des p- Siliziumsubstrats 3 durch CVD ein Siliziumoxidfilm 30 aufge­ bracht.

Fig. 1I zeigt, daß auf den Seitenflächen und auf der Oberfläche der Gate-Elektroden 4 a, 4 b oder auf der oberen Oberfläche der Wortleitungen 23 a, 23 b durch anisotropes Ätzen des Silizium­ oxidfilms 30 Isolierfilme 21, 22 ausgebildet werden.

Danach wird gemäß Fig. 1J eine Polysiliziumschicht aufgebracht. Diese Schicht wird dann zu einer vorgegebenen Konfiguration ge­ formt. Im Ergebnis sind die ersten Elektrodenschichten 18 des Kondensators gebildet.

Auf der Oberfläche der ersten Elektrodenschicht 18 ist gemäß Fig. 1K ein dielektrischer Film 19 aus einem Siliziumnitridfilm oder dgl. ausgebildet. Darauf ist eine zweite Elektrodenschicht 20 aus einem Polysilizium gebildet.

Nach Fig. 1L ist auf der Oberfläche, auf der die Kondensatoren 17 a, 17 b ausgebildet sind, eine isolierende Zwischenschicht 25 ausgebildet. Danach wird in einem vorgegebenen Bereich der iso­ lierenden Zwischenschicht 25 eine Kontaktöffnung 31 gebildet. Anschließend wird eine mit einem n⁺-dotierten Bereich 6 b der MOS-Transistoren 16 a, 16 b durch die Kontaktöffnung 31 hindurch verbundene bit-Leitung 24 ausgebildet.

Gemäß der voranstehenden Beschreibung wird die DRAM-Speicher­ zelle mit der Feldabschirmstruktur hergestellt.

Bei dem zuvor beschriebenen Herstellverfahren wird die Dicke des feldabschirmenden Gate-Oxidfilms 7 durch die Dicke des auf der Oberfläche des p-Siliziumsubstrats 3 ausgebildeten Silizi­ umoxidfilms 7 a festgelegt. Die Dicke der auf der Seitenfläche der Feldabschirmelektrode ausgebildeten Seitenwandung 28 wird durch die Dicke des in Fig. 1C gezeigten Siliziumoxidfilms 28 a festgelegt. Darüber hinaus wird die Dicke des auf der oberen Oberfläche der Feldabschirmelektrode 8 ausgebildeten oberen Oxidfilms 27 durch die Dicke des auf dem oberen Bereich der in Fig. 1A gezeigten Polysiliziumschicht festgelegt. Die Dicken der zuvor genannten Schichten lassen sich in voneinander unab­ hängigen Herstellschritten realisieren. Daher ist es möglich, die Dicken so festzulegen, wie sie wechselseitig optimal sind.

Der obere Oxidfilm 27 und die auf den Seitenflächen und der oberen Oberfläche der Feldabschirmelektrode 8 ausgebildete Sei­ tenwandung 28 sind mittels CVD aufgebracht worden. Daher ist es möglich, die im Stand der Technik durch thermische Oxidation hervorgerufene Verringerung einer Teilfläche der Feldabschirm­ elektrode 8 zu verringern. Es ist möglich, die Offsetlänge zwi­ schen der Feldabschirmelektrode 8 und den n⁺-dotierten Berei­ chen 6 a ausschließlich durch die Filmdicke der Seitenwandung 28 zuverlässig zu bestimmen.

Obwohl bei dem zuvor beschriebenen und insoweit bevorzugten Ausführungsbeispiel die Feldabschirmstruktur an der Elemente isolierenden Struktur einer DRAM-Speicherzelle angebracht war, kann die in Rede stehende Elemente isolierende Struktur ebenso an einer anderen Halbleitervorrichtung vorgesehen sein.

Obwohl bei dem voranstehend beschriebenen Ausführungsbeispiel als feldabschirmender Gate-Isolierfilm ein Siliziumoxidfilm verwendet wurde, sind auch mehrlagige Strukturen aus z.B. einem Nitridfilm oder einem Oxidfilm und einem Nitridfilm möglich.

Gemäß voranstehender Beschreibung weist die in der erfindungs­ gemäßen Halbleitervorrichtung verwendete Feldabschirmstruktur einen feldabschirmenden Gate-Isolierfilm mit einer Dicke auf, die unabhängig von der Dicke des Gate-Oxidfilms des MOS-Transi­ stors aus dem Elemente bildenden Bereich ist. Des weiteren ist die auf den Seitenflächen der Feldabschirmelektrode ausgebil­ dete Seitenwandung derart strukturiert, daß die einen quasi- MOS-Transistor bildende Offsetlänge zwischen dem dotierten Be­ reich und der Feldabschirmelektrode beliebig festgelegt werden kann. Daher ist es auch möglich, die Schwellenspannung des die Feldabschirmstruktur bildenden quasi-MOS-Transistors derart be­ liebig festzusetzen, daß eine Halbleitervorrichtung mit hervor­ ragenden Isolier- und Abschirmeigenschaften geschaffen werden kann. Darüber hinaus läßt sich nach dem erfindungsgemäßen Ver­ fahren eine Halbleitervorrichtung mit diesen hervorragenden Isolier- und Abschirmeigenschaften herstellen, indem eine unab­ hängige Fertigung des feldabschirmenden Gate-Isolierfilms und der Seitenwandung sichergestellt ist.

Obwohl voranstehend ein Ausführungsbeispiel der vorliegenden Erfindung detailliert beschrieben worden ist, schränkt dieses Ausführungsbeispiel die durch die Patentansprüche gegebene er­ findungsgemäße Lehre nicht ein.

Claims (18)

1. Isoliereinrichtung (26) zur Verwendung in einer integrier­ ten Schaltung, wobei die integrierte Schaltung eine Mehrzahl auf einem Substrat (3) ausgebildeter Halbleitervorrichtungen (16 a, 16 b) und eine Leiterbahn zur Beaufschlagung mindestens einer der Halbleitervorrichtungen (16 a, 16 b) mit einer Spannung aufweist, dadurch gekennzeichnet, daß die Isolier­ einrichtung (26) eine in einem Bereich zwischen mindestens zwei der Halbleitervorrichtungen (16 a, 16 b) ausgebildete erste Iso­ lierschicht (7) mit einer vorgegebenen Dicke, eine auf der Iso­ lierschicht (7) ausgebildete schwimmende Elektrode (8) und eine zwischen der Elektrode (8) und der Leiterbahn ausgebildete zweite Isolierschicht (27) mit einer vorgegebenen Dicke auf­ weist, wobei die Elektrode (8) räumlich derart zu der Leiter­ bahn angeordnet ist, daß ihr von dort aus eine Spannung indu­ ziert wird und wobei die Dicke der zweiten lsolierschicht (27) im Verhältnis zur Dicke der ersten Isolierschicht (7) so bemes­ sen ist, daß die durch die Leiterbahn auf die Elektrode (8) in­ duzierte Spannung auf einem Wert gehalten wird, der in dem Sub­ strat (3) unterhalb der Elektrode (8) die Bildung eines Be­ reichs des invertierten Leitungstyps verhindert.

2. Isoliereinrichtung (26) zur Verwendung in einer integrier­ ten Schaltung, wobei die integrierte Schaltung eine Mehrzahl auf einem Substrat (3) ausgebildeter Halbleitervorrichtungen (16 a, 16 b) aufweist, dadurch gekennzeichnet, daß die Isolier­ einrichtung (26) eine in einem Bereich zwischen mindestens zwei der Halbleitervorrichtungen (16 a, 16 b) ausgebildete erste Iso­ lierschicht (7) mit einer vorgegebenen Dicke, eine auf der Iso­ lierschicht (7) ausgebildete Elektrode (8) und eine die Elek­ trode (8) umgebende zweite Isolierschicht (27, 28) aufweist, daß eine Seitenwandung (28) der zweiten Isolierschicht (27, 28) eine Begrenzung eines Leitungsbereichs (6 a) in dem Substrat (3) bildet und daß der Leitungsbereich (6 a) einen Teil mindestens einer der Halbleitervorrichtungen (61 a, 16 b) umfaßt.

3. Feldabschirmelektrode (26) zur Verwendung in einer inte­ grierten Schaltung, mit mindestens einem Transistor mit zwei Leitungselektroden (6 a, 6 b) und einer Steuerelektrode (5 a, 5 b), dadurch gekennzeichnet, daß auf einem Sub­ strat (3) zur Feldabschirmung eine oxidische Isolierschicht (7) eines vorgegebenen Leitungstyps mit einer vorgegebenen ersten Dicke ausgebildet ist, daß auf der oxidischen Isolierschicht (7) eine Feldabschirmelektrode (8) ausgebildet ist, daß das Substrat (3), die oxidische Isolierschicht (7) und die Feldab­ schirmelektrode (8) einen Kondensator mit einer ersten vorgege­ benen Kapazität bilden, daß um die Feldabschirmelektrode (8) herum in einem oberen Bereich und in einem Seitenbereich der Feldabschirmelektrode (8) eine obere Oxidschicht (27, 28) aus­ gebildet ist, daß die obere Oxidschicht (27, 28) in dem oberen Bereich der Feldabschirmelektrode (8) eine zweite Dicke auf­ weist, daß ein weiterer Elektrodenbereich (23 a, 23 b) mit der Steuerelektrode (5 a, 5 b) mindestens eines der Transistoren elektrisch verbunden ist, daß die Feldabschirmelektrode (8), die obere Oxidschicht (27, 28) und der weitere Elektrodenbe­ reich (23 a, 23 b) einen zweiten Kondensator mit einer zweiten vorgegebenen Kapazität bilden, daß die beiden Kondensatoren einen kapazitiven Spannungsteiler bilden und daß die Kapazitä­ ten der Kondensatoren durch das Verhältnis der ersten Dicke der oxidischen Isolierschicht (7) zu der zweiten Dicke der oberen Oxidschicht (27, 28) derart bemessen sind, daß der Bereich des Substrats (3) unterhalb der Feldabschirmelektrode (8) durch die an der Steuerelektrode (5 a, 5 b) des Transistors anliegende Spannung unabhängig nichtleitend geschaltet wird.

4. Feldabschirmelektrode (26) nach Anspruch 3, dadurch ge­ kennzeichnet, daß sie in einem Dynamic Random Access Memory (DRAM) mit mindestens einem Transistor mit zwei Leitungselek­ troden und einer Steuerelektrode verwendet wird.

5. Feldabschirmelektrode (26) nach Anspruch 4, dadurch ge­ kennzeichnet, daß der auf dem Substrat (3) ausgebildete Transi­ stor als Feldeffekttransistor ausgeführt ist, daß der Transi­ stor eine durch die Dicke einer zwischen dem Substrat und der Steuerelektrode ausgebildeten Gate-Oxidschicht vorgegebene Leitfähigkeitsschwelle aufweist, daß die auf eine an der Steuerelektrode (23 a, 23 b) anliegenden Spannung hin an der Feldabschirmelektrode (8) durch den kapazitiven Spannungsteiler auftretende Spannung auf einem Wert gehalten wird, bei dem das unterhalb der Feldabschirmelektrode (8) liegende Substrat (3) in den nicht-leitenden Zustand verbracht wird.

6. Feldabschirmelektrode (26) nach Anspruch 5, dadurch ge­ kennzeichnet, daß unterhalb zumindest eines Teils der oxidi­ schen Feldabschirmschicht unmittelbar am Transistor zumindest eine Kanalunterbrechungsschicht vorgesehen ist, daß die Kanal­ unterbrechungsschicht eine höhere Fremdatomkonzentration als das Substrat (3) aufweist und daß die elektrische Leitfähigkeit des Bereichs unterhalb der Feldabschirmelektrode (8) verringert ist.

7. Halbleitervorrichtung mit einem Halbleitersubstrat (3) mit einer Mehrzahl von Elemente bildenden Bereichen, auf denen Halbleiterelemente ausgebildet sind und einem die Elemente iso­ lierenden Bereich, der die Elemente bildenden Bereiche umgibt und dabei die Halbleiterelemente isoliert, mit einem MOS-Halb­ leiterelement (16 a) mit einem auf der Hauptfläche des Halblei­ tersubstrats (3) ausgebildeten ersten Isolierfilm (4 a), einer auf dem ersten Isolierfilm (4 a) ausgebildeten ersten Leitungs­ schicht (5 a) und zwei auf der Hauptfläche des Halbleitersub­ strats (3) ausgebildeten, mit Fremdatomen dotierten Bereichen (6 a, 6 b) , die eine Abgrenzung der ersten Leitungsschicht (5 a) bilden und wobei der erste Isolierfilm (4 a), die erste Lei­ tungsschicht (5 a) und die dotierten Bereiche (6 a, 6 b) in dem die Elemente bildenden Bereich angeordnet sind, dadurch gekennzeichnet, daß eine Isolier­ einrichtung (26) mit einem auf dem Halbleitersubstrat (3) aus­ gebildeten zweiten Isolierfilm (7) vorgesehen ist, daß sich die Dicke des zweiten Isolierfilms (7) von der Dicke des ersten Isolierfilms (4 a) unterscheidet, daß auf dem zweiten Isolier­ film (7) eine Isolierelektrode (8) vorgesehen ist, daß ein dritter Isolierfilm (27, 28) die obere Fläche und die Seiten­ flächen der Isolierelektrode (8) überdeckt, daß der zweite Iso­ lierfilm (7), die Isolierelektrode (8) und der dritte Isolier­ film (27, 28) in dem Elemente isolierenden Bereich angeordnet sind und daß die Isolierelektrode (8) zwischen den an die Ele­ mente isolierenden Bereiche angrenzenden dotierten Bereichen (6 a, 6 b) der ersten und zweiten MOS-Halbleitervorrichtungen (16 a, 16 b) angeordnet sind.

8. Halbleitervorrichtung nach Anspruch 7, dadurch gekenn­ zeichnet, daß der zwischen der Isolierelektrode (8) und dem Halbleitersubstrat (3) ausgebildete zweite Isolierfilm (7) dicker ist als der erste Isolierfilm (4 a) der MOS-Halbleiter­ vorrichtung (16 a).

9. Halbleitervorrichtung nach Anspruch 7 oder 8, dadurch ge­ kennzeichnet, daß der dritte Isolierfilm (27, 28) einen eine obere Oberfläche der Isolierelektrode (8) bedeckenden oberen Bereich und Seitenflächen der Isolierelektrode (8) bedeckende Seitenbereiche aufweist und daß der obere Bereich und die Sei­ tenbereiche des Isolierfilms (27, 28) unterschiedliche Dicke aufweisen.

10. Halbleitervorrichtung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß jeweils einer der dotierten Berei­ che (6 a, 6 b) der an den die Elemente isolierenden Bereich an­ grenzenden ersten und zweiten MOS-Halbleitervorrichtungen (16 a, 16 b) in selbstausrichtender Weise an dem auf den Seitenflächen der Isolierelektrode (8) angeordneten dritten Isolierfilm (28) ausgebildet ist.

11. Halbleitervorrichtung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß die mit dem zweiten Isolierfilm (7) bedeckte Oberfläche des Halbleitersubstrats (3) vom gleichen Leitungstyp wie das Halbleitersubstrat (3) ist und nahezu die gleiche Fremdatomkonzentration wie ein angrenzender Kanalbe­ reich der jeweiligen MOS-Halbleitervorrichtung (16 a, 16 b) auf­ weist.

12. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem in einem Element bildenden Bereich auf einem Halbleiter­ substrat (3) ausgebildeten MOS-Halbleiterelement und einer Iso­ liereinrichtung (26) mit einer in dem Elemente bildenden Be­ reich des Halbleitersubstrats (3) durch den Isolierfilm (7) hindurch ausgebildeten Isolierelektrode (8), gekennzeichnet durch folgende Verfahrens­ schritte:
Ausbilden eines ersten Isolierfilms (7), einer ersten Leiterschicht (8) und eines zweiten Isolierfilms (27) nachein­ ander auf der Hauptfläche des Halbleitersubstrats (3);
Formen des zweiten Isolierfilms (27), der ersten Leiter­ schicht (8) und des ersten Isolierfilms (7) auf eine vorgege­ bene Konfiguration hin;
Ausbilden eines dritten Isolierfilms (28 a) auf der Ober­ fläche des Halbleitersubstrats (3) und Formen dieses Films;
Ausbilden einer den dritten Isolierfilm (28 a) auf den Seitenflächen der ersten Leiterschicht (8) enthaltenden Seiten­ wandung (28) durch Belassen des zweiten Isolierfilms (27) auf der Oberfläche der ersten Leiterschicht (8) und durch anisotro­ pes Ätzen des dritten Isolierfilms (28 a);
Ausbilden eines vierten Isolierfilms (4) auf der durch das anisotrope Ätzen freigelegten Oberfläche des Halbleitersub­ strats (3);
Ausbilden einer zweiten Leiterschicht (5 a) auf der Ober­ fläche des vierten Isolierfilms (4), der Seitenwandung (28) und des zweiten Isolierfilms; und
Ausbilden einer Gate-Elektrode (5 a) auf dem vierten Iso­ lierfilm (4) durch Formen der zweiten Leiterschicht.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß durch Dotieren des Halbleitersubstrats (3) mit Fremdatomen un­ ter Verwendung der ersten Leiterschicht (8) mit der dritten Seitenwandung (28) und der Gate-Elektrode (5 a) als Maske ein mit Fremdatomen dotierter Bereich (6 a, 6 b) eines dem Leitungs­ typ des Halbleitersubstrats (3) entgegengerichteten Leitungs­ typs ausgebildet wird.

14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeich­ net, daß der zweite Isolierfilm (7) und der dritte Isolierfilm (28 a) durch chemisches Bedampfen ausgebildet werden.

15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch ge­ kennzeichnet, daß der erste Isolierfilm (7) dicker ist als der vierte Isolierfilm (4).

16. Verfahren zum Erhalt des nicht-leitenden Zustandes in ei­ nem Feldabschirmbereich eines Substrats (3) mit vorgegebenem Leitungstyp, wobei der Feldabschirmbereich an einen auf dem Substrat (3) ausgebildeten Transistor (16 a, 16 b) mit einer Steuerelektrode (23 a, 23 b) angrenzt, wobei der Feldabschirmbe­ reich durch eine von einem lsolierfilm (7, 27, 28) umgebene Feldabschirmelektrode (8) gebildet ist und wobei der Isolier­ film (7, 27, 28) auf Bereichen der Feldabschirmelektrode (8), die unmittelbar an dem Substrat (3) und davon entfernt liegen, Bereiche mit einer ersten und einer zweiten Dicke aufweisen, gekennzeichnet durch folgende Verfahrens­ schritte:
Einstellen eines vorgegebenen Verhältnisses zwischen der ersten Dicke und der zweiten Dicke der unmittelbar an dem Sub­ strat und davon entfernt gelegenene Bereiche des Isolierfilms (7, 27);
kapazitive Kopplung einer an der Steuerelektrode auftre­ tenden Spannung an die Feldabschirmelektrode (8) durch einen durch die erste Dicke und die zweite Dicke der unmittelbar an dem Substrat (3) und davon entfernt gelegenen Bereich des Iso­ lierfilms (7, 27) gebildeten Spannungsteiler,
wobei die an der Feldabschirmelektrode (8) auf die an der Steuerelektrode anliegende Spannung hin abfallende Spannung den Feldabschirmbereich des Substrats (3) in den nicht-leitenden Zustand verbringt.

17. Verfahren zum Erhalt des nicht-leitenden Zustandes in ei­ nem Feldabschirmbereich eines Substrats (3) eines vorgegebenen Leitungstyps, wobei der Feldabschirmbereich an einen auf dem Substrat ausgebildeten Transistor (16 a, 16 b) angrenzt und eine Steuerelektrode (23 a, 23 b) und einen Kanalunterbrechungsbereich mit einer höheren Fremdatomkonzentration als das Substrat auf­ weist, wobei der Kanalunterbrechungsbereich an einem Randbe­ reich eines Feldeffekttransistors ausgebildet und durch eine von einem Isolierfilm (7, 27) umgebene Feldabschirmelektrode gebildet ist und wobei der Isolierfilm (7, 27) auf Bereichen der Feldabschirmelektrode (8), die unmittelbar an dem Substrat (3) und davon entfernt liegen, Bereiche mit einer ersten und einer zweiten Dicke aufweisen, gekennzeichnet durch folgende Verfahrens­ schritte:
Einstellen eines vorgegebenen Verhältnisses zwischen der ersten Dicke und der zweiten Dicke der unmittelbar an dem Substrat (3) und davon entfernt gelegenene Bereiche des Isolierfilms (7, 27);
kapazitive Kopplung einer an der Steuerelektrode auftre­ tenden Spannung an die Feldabschirmelektrode (8) durch einen durch die erste Dicke und die zweite Dicke der unmittelbar an dem Substrat (3) und davon entfernt gelegenen Bereiche des Iso­ lierfilms (7, 27) gebildeten Spannungsteiler, wobei die an der Feldabschirmelektrode (8) auf die an der Steuerelektrode anlie­ gende Spannung hin abfallende Spannung den Feldabschirmbereich des Substrats (3) in den nicht-leitenden Zustand verbringt.

18. Verfahren zum Einstellen einer an einer Feldabschirmelek­ trode (8) einer in einer integrierten Schaltung vorgesehenen Feldabschirmstruktur (26) anliegenden Spannung, wobei die Feldabschirmelektrode (8) zwischen zwei Isolierfilmen (7, 27) angeordnet ist, wobei einer der Isolierfilme (7, 27) auf einem Substrat (3) eines vorgegebenen Leitungstyps ausgebildet ist und wobei die integrierte Schaltung zumindest einen Transistor mit einer Steuerelektrode aufweist, gekennzeichnet durch folgende Verfahrens­ schritte:
kapazitive Kopplung der Steuerelektrode (23 a, 23 b) mit der Feldabschirmelektrode (8) durch den anderen der Isolier­ filme (7, 27),
Einstellen eines vorgegebenen Verhältnisses der Dicken der beiden Isolierfilme (7, 27) zueinander und
Anlegen einer Spannung an die Steuerelektrode (23 a, 23 b), wobei die an der Feldabschirmelektrode (8) anliegende resultie­ rende Spannung effektiv zum Erhalt des nicht-leitenden Zustan­ des des Substrats (3) in einem der Feldabschirmelektrode ent­ sprechenden Bereich genutzt wird.