JPH10163268A - 半導体装置の実装構造、およびそれを用いた通信装置 - Google Patents

半導体装置の実装構造、およびそれを用いた通信装置

Info

Publication number
JPH10163268A
JPH10163268A JP8323201A JP32320196A JPH10163268A JP H10163268 A JPH10163268 A JP H10163268A JP 8323201 A JP8323201 A JP 8323201A JP 32320196 A JP32320196 A JP 32320196A JP H10163268 A JPH10163268 A JP H10163268A
Authority
JP
Japan
Prior art keywords
circuit board
electrode layer
shield electrode
mounting structure
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8323201A
Other languages
English (en)
Inventor
Shunsuke Koyama
俊介 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8323201A priority Critical patent/JPH10163268A/ja
Priority to US08/975,932 priority patent/US6396144B1/en
Publication of JPH10163268A publication Critical patent/JPH10163268A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Wire Bonding (AREA)
  • Support Of Aerials (AREA)
  • Transceivers (AREA)

Abstract

(57)【要約】 【課題】 回路基板の構造を改良し、さらにはＩＣとア
ンテナ体との位置関係を最適化してＩＣの能動面から発
生する高周波ノイズの影響を防止することができるＩＣ
の実装構造、および通信装置を提供すること。 【解決手段】 腕装着型型通信装置１において、高周波
ノイズを発生するＩＣ９は、能動面９０をアンテナ体４
の全体または大部分が位置する方向とは反対側に向けて
回路基板７にフェイスダウンボンディングされている。
回路基板７は多層基板であり、それにはグランド電位ま
たは電源電位に保持されたシールド用電極層７３が構成
されている。ＩＣ９の能動面９０が発する高周波ノイズ
は、シールド用電極層７３で減衰し、周囲に漏れる電磁
界は小さい。従って、アンテナ体４に与える影響は小さ
い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、回路基板への半導
体装置（以下、ＩＣと称す。）の実装構造に関するもの
である。さらに詳しくは、回路基板上に搭載したＩＣが
発生するノイズに対するシールド構造に関するものであ
る。
【０００２】
【従来の技術】携帯用の送信機あるいは受信機として
は、ＦＭラジオ付き腕時計や腕時計型個別選択呼出受信
機などが知られている。これらの小型の通信装置では、
たとえば、装置本体を腕に装着するための腕バンドに導
電性の板材やフィルムなどを組み込むことによって、腕
バンドを腕に装着したときに上記の板材やフィルムなど
によってループアンテナ（アンテナ体）が構成されるよ
うになっている。
【０００３】このような通信装置では、図７に模式的に
示すように、その装置本体の内部に回路基板７Ａが内蔵
され、その表面部７１Ａ（アンテナ体４の全体または大
部分が位置している方向と反対方向の側）に、送信また
は受信を行うための高周波アナログＩＣ９Ａ、数ＭＨｚ
といった高周波数の駆動信号で駆動される信号処理用の
デジタルＩＣ９ＢなどのＩＣ９がフェイスダウンボンデ
ィングされている。ここで、回路基板７Ａは、ガラス−
エポキシ基板やフェノール樹脂基板を基体７０Ａとする
銅貼り積層板などから構成され、基体７０Ａの表面部に
貼られている銅層は、ＩＣ９の端子９２が接続される表
層パターン７２Ａを構成している。
【０００４】
【発明が解決しようとする課題】しかしながら、腕装着
型通信装置などにおいて、本願発明者が高周波ノイズの
影響を種々検討したところ、従来のように、高周波アナ
ログＩＣ９Ａ、または信号処理用のデジタルＩＣ９Ｂ
を、従来から用いられている通常の回路基板７Ａの表面
部７２Ａにフェイスダウンボンディングすると、受信感
度や送信感度が低いという新たな知見を得た。すなわ
ち、高周波アナログＩＣ９Ａや信号処理用のデジタルＩ
Ｃ９ＢなどのＩＣ９の能動面９０（端子が露出している
面、配線面、素子面のことを意味する。）からは、矢印
Ｄで示すように、高周波ノイズが発生し、この高周波ノ
イズは、回路基板７Ａをそのまま通過してアンテナ体４
に届いてしまうからである。
【０００５】また、腕装着型通信装置のみならず、今
日、携帯電話あるいはＰＨＳ等の携帯用無線機器におい
て、その小型化への要求は著しいものがある。これら小
型化への要求を満たすためには、各回路の集積回路化
（ＩＣ化）による回路面積の低減や、回路素子の高密度
実装などが行われている。
【０００６】これら高密度実装の例として、ＩＣパッケ
ージの小型化、基板上に直接ＩＣを配置し、ワイヤーボ
ンディングで基板とＩＣを直接接続するもの、さらには
本発明に示すようなフェイスダウンボンディングを用い
る等が考えられる。
【０００７】一方、無線機器においては各回路から発生
するノイズが妨害となって、アンテナまたは受信回路前
段など微小信号を受信する回路へ到達する。これらのノ
イズの影響は機器の小型化の要求と相反し、アンテナや
回路が近接するほど大となるので、受信感度等の向上に
対し、大きな課題となっている。
【０００８】以上の問題点に鑑みて、本発明の課題は、
ノイズ発生源となるＩＣがフェイスダウンボンディング
された回路基板の構造を改良することによって、ＩＣか
ら発生する高周波ノイズの影響が周辺に及ぶことのない
ＩＣの実装構造、および通信装置を提供することにあ
る。
【０００９】さらに、本発明の課題は、このようなＩＣ
の実装構造を用いた通信装置において、ＩＣとアンテナ
体との位置関係を最適化してＩＣの能動面から発生する
高周波ノイズの影響がアンテナ体に及ぶことをより確実
に防止し、感度を高めることのできる構成を提供するこ
とにある。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、集積回路と、該集積回路が基板面にフ
ェイスダウンボンディングされた回路基板とを有する集
積回路の実装構造において、前記回路基板は、前記集積
回路の能動面に対向するシールド用電極層を備え、該シ
ールド用電極層は所定の電位に保持されていることを特
徴とする。
【００１１】本発明において、フェイスダウンボンディ
ングとは、ＩＣ用半導体チップにあらかじめ取り付けら
れた表面電極または配線用リードと、基板上に形成され
た配線用電極とを表面同士向かい合わせて接着して、電
極同士を電気的接続する方法の全てを意味し、フリップ
チップボンディングをも含む意味である。
【００１２】本発明では、ＩＣの能動面には回路基板の
シールド用電極層が対向し、かつ、このシールド用電極
層は所定の電位に保持されているため、ＩＣの能動面か
ら高周波ノイズが発生しても、この高周波ノイズはシー
ルド用電極層によって減衰し、周囲に漏れる電磁界は小
さい。それ故、本発明に係るＩＣの実装構造をたとえば
通信機器に用いれば、ＩＣの能動面から発生した高周波
ノイズがアンテナ体に届かないので、高い感度が得られ
る。しかも、従来の回路基板を、シールド用電極層を備
える回路基板に交換するだけで高周波ノイズのシールド
対策を行えるので、低コスト化や小型化に適している。
【００１３】本発明において、前記シールド用電極層
は、少なくとも前記ＩＣの能動面に対向する領域の全面
に構成されていることが好ましい。このように構成する
と、シールド用電極層の形成領域が広い分、ノイズを遮
蔽する効果が高い。
【００１４】本発明において、前記回路基板は、前記シ
ールド用電極層を内層に備える多層基板として構成され
ていることが好ましい。
【００１５】この場合には、前記回路基板は、その基板
表面に形成されている表層パターンと前記シールド用電
極層とを導通させるスルーホールを備え、該スルーホー
ルおよび前記表層パターンを介して前記シールド用電極
層が所定の電位に保持されていることが好ましい。すな
わち、回路基板の表面には必ずグランド電位または電源
電位に保持された表層パターンが構成されていることか
ら、この表層パターンとシールド用電極層とをスルーホ
ールを介して導通させれば、シールド用電極層に特別の
給電を行わなくてもシールド用電極層を所定の電位（グ
ランド電位または電源電位）に保持できる。
【００１６】このような構成の半導体装置の実装構造は
通信装置などの感度を高めるのに利用できる。この場合
には、前記の高周波ノイズを発生するＩＣは、送信機能
および受信機能の少なくとも一方の機能を備える高周波
アナログＩＣ、高周波数の駆動信号により駆動される信
号処理用のデジタルＩＣ、あるいはＣＰＵなどのＩＣで
ある。
【００１７】本発明では、前記の高周波ノイズを発生す
るＩＣは、前記回路基板に対して前記アンテナ体の全体
または大部分が位置する方向と反対側の方向に能動面が
向くように前記回路基板にフェイスダウンボンディング
されていることが好ましい。このように構成すると、Ｉ
Ｃの能動面から発生した高周波ノイズが漏れたとして
も、この高周波ノイズはアンテナ体に届きにくい。それ
故、通信機器の感度をさらに向上させることができる。
【００１８】本発明において、通信装置を腕装着型とし
て構成する場合があり、この場合には、表示面が構成さ
れている側が表面側とされる装置本体と、該装置本体か
ら裏面側に延びて該装置本体を腕に装着するための腕バ
ンドとを設け、該腕バンドに前記アンテナ体を構成する
ことが好ましい。
【００１９】
【発明の実施の形態】図面に基づいて、本発明の実施の
形態を説明する。
【００２０】［実施の形態１］図１は、本発明を適用し
た腕装着型通信装置の構成を示す説明図である。
【００２１】図１において、腕装着型通信装置１は、液
晶表示パネル６（表示面）が配置されている側が表面側
とされる装置本体２と、一対の腕バンド４Ｒ、４Ｌとか
ら構成されている。それぞれの腕バンド４Ｒ、４Ｌは、
各バンド基端が装置本体の両端に取り付けられており、
これらのバンドは、各末端部で尾錠４１によって相互に
結合することが可能になっている。腕バンド４Ｒ、４Ｌ
は内部に導電体板が設置されており、使用者の手首に装
着され、かつ、腕バンド４Ｒ、４Ｌの末端部同士を結合
したときに、アンテナ体４（ループアンテナ）を構成す
るようになっている。装置本体２は、表面側のケーシン
グ３ａと、装置本体２の裏側でケーシング３ａの裏側に
固定される裏カバー３ｂとで構成されている。ケーシン
グ３ａと裏カバー３ｂとによって構成された装置本体２
には、回路組立体５が内蔵されている。
【００２２】図２（ａ）、（ｂ）は、回路組立体５の表
面および裏面をそれぞれ示している。図３（ａ）は、回
路組立体５の図２（ａ）、（ｂ）におけるＸ−Ｘ′線に
おける断面を模式的に示す説明図である。
【００２３】図２（ａ）、（ｂ）に示すように、回路組
立体５は、その主要構成部品が、装置本体２の内部にお
いてその厚さ方向に積層配置された構造になっている。
すなわち、回路組立体５では、液晶表示パネル６と、回
路基板７と、回路駆動用電池８とが厚さ方向に配置され
ている。
【００２４】図３（ａ）に示すように、アンテナ体４
は、腕バンド４Ｒ、４Ｌに保持されて回路基板７の裏面
側に延出しているものである。なお、アンテナ体４は必
ずしも回路基板７に直接、固定される必要はなく、電気
的に回路基板７の端子部に接続しておればよく、単なる
圧接でも、またはリード線などで配線接続されていても
よい。
【００２５】回路基板７には、手首に装着した腕バンド
４Ｒ、４Ｌの末端部同士を結合したときに構成されるア
ンテナ体４の大部分が位置する裏面側において、その裏
面部７７には、送信および受信の機能を備える高周波ア
ナログＩＣ９Ａ、信号処理用のデジタルＩＣ９Ｂなどと
いった高周波ノイズを発生するＩＣ９がフェイスダウン
ボンディングされている。従って、高周波アナログＩＣ
９Ａおよび信号処理用のデジタルＩＣ９ＢなどのＩＣ９
は、いずれも、能動面９０を回路基板７の側（液晶表示
パネル６が位置する側）に向けており、アンテナ体４の
全体または大部分が位置する方向には向いていない。こ
れらのＩＣ９のうち、高周波アナログＩＣ９Ａは、数十
ＭＨｚ〜数百ＭＨｚといった高周波数の信号を送受信す
るため、矢印Ａで示すように、能動面９０から高周波ノ
イズを発生させる性質を有する。また、信号処理用のデ
ジタルＩＣ９Ｂは、アナログ／デジタル変換前に受信信
号をサンプリングするデジタル回路やフェイズ・ロック
・ループ回路などが組み込まれ、数ＭＨｚといった高周
波数の駆動信号で駆動されるため、矢印Ａで示すよう
に、能動面９０から高周波ノイズを発生させる性質を有
する。
【００２６】本形態では、回路基板７として多層基板が
用いられ、この回路基板７では、ガラス−エポキシ基板
やフェノール樹脂基板からなる基体７０に表層パターン
７２（配線パターン）が形成されている。さらに、回路
基板７の内層部分にはＩＣ９の搭載領域に相当する領域
（ＩＣ９の能動面９０に対向する領域）にシールド用電
極層７３が形成されている。ここで、シールド用電極層
７３は、たとえばシールド用電極層７３′としても図示
してあるように、回路基板７の厚さ方向において１層あ
るいは２層、さらにはそれ以上形成してもよい。
【００２７】回路基板７において、ＩＣ９の搭載領域の
周囲には複数のスルーホール７４が形成され、これらの
スルーホール７４は、ＩＣ９の端子９２が電気的接続す
る表層パターン７２のうち、グランド電位または電源電
位に保持された表層パターン７２と、シールド用電極層
７３とを電気的接続している。
【００２８】ここで、シールド用電極層７３の平面形状
を図３（ｂ）に模式的に示すように、本形態では、シー
ルド用電極層７３の形成領域はＩＣ９の搭載領域よりも
広い領域にわたっている。また、シールド用電極層７３
はその形成領域の全面に形成され、いわゆるべたの電極
パターンになっている。
【００２９】このように構成した腕装着型通信装置１に
おいては、高周波アナログＩＣ９Ａや信号処理用のデジ
タルＩＣ９ＢなどといったＩＣ９の能動面９０から、矢
印Ａで示すように高周波ノイズが発生しても、回路基板
７にはＩＣ９の能動面９０に対向するシールド用電極層
７３が形成され、このシールド用電極層７３は、スルー
ホール７４および表層パターン７２を介してグランド電
位または電源電位に保持されている。従って、ＩＣ９の
能動面９０から発生した高周波ノイズはシールド用電極
層７３によって減衰し、周囲に漏れる電磁界は小さい。
それ故、腕装着型通信装置１を構成する各回路部分やア
ンテナ体４は、ＩＣ９の能動面９０から発生する高周波
ノイズの影響を受けない。また、従来の回路基板を、シ
ールド用電極層７３を備える回路基板７に交換するだけ
で高周波ノイズのシールド対策を行えるので、低コスト
化や小型化に適している また、シールド用電極層７３の形成領域はＩＣ９の搭載
領域よりも広い領域にべたの電極パターンとして形成さ
れている分、高周波ノイズを遮蔽する効果が高い。しか
も、このようなシールド用電極層７３を構成しても、シ
ールド用電極層７３はあくまで多層基板の内層に構成さ
れているので、回路基板７の表面部７１や裏面部７７に
他の部品を実装するのに支障がない。
【００３０】さらに、回路基板７の表面には必ずグラン
ド電位または電源電位に保持された表層パターン７２が
構成されていることから、この表層パターン７２とシー
ルド用電極層７３とをスルーホール７４を介して導通さ
せている。従って、シールド用電極層７３に特別の給電
を行わなくてもシールド用電極層７３を所定の電位（グ
ランド電位または電源電位）に保持できる。
【００３１】それに加えて、本形態の腕装着型通信装置
１では、高周波ノイズを発生する高周波アナログＩＣ９
Ａおよび信号処理用のデジタルＩＣ９ＢなどのＩＣ９
は、いずれも、回路基板７の裏面部７７において、能動
面９０を回路基板７の側（液晶表示パネル６が位置する
側）に向けており、アンテナ体４の大部分が位置する方
向には向けていない。このため、ＩＣ９の能動面９０か
ら発生する高周波ノイズは、たとえ周囲に漏れたとして
もアンテナ体４に届きにくい。それ故、本発明を適用し
た腕装着型通信装置１は感度が高い。
【００３２】［実施の形態２］上記の形態は、装置本体
を腕に装着するための腕バンドにアンテナ体が構成され
た通信装置を例に説明したが、図４（ａ）に示すよう
に、ＩＣ９とアンテナ体４とが同じ回路基板７上に構成
されている通信装置に対して、本発明に係る実装構造を
適用してもよい。なお、以下の説明、および後述する実
施の形態３、４の説明において、実施の形態１と共通す
る機能を有する部分については同一の符号を付して、そ
れらの詳細な説明を省略する。
【００３３】図４（ａ）は、本形態に係る通信装置にお
けるアンテナ体と回路基板との配置を模式的に示す斜視
図、図４（ｂ）は、この配置構造の縦断面図である。
【００３４】図４（ａ）、（ｂ）に示すように、本例の
腕装着型通信装置１は、各種の電子部品が搭載された回
路基板７と、この回路基板７の表面部７１に構成された
アンテナ体４とを有する。電子部品のうち、高周波アナ
ログＩＣ９Ａや信号処理用のデジタルＩＣ９Ｂなどとい
った高周波ノイズを発生するＩＣ９は、回路基板７の表
面部７１にフェイスダウンボンディングされている。従
って、高周波アナログＩＣ９Ａおよび信号処理用のデジ
タルＩＣ９ＢなどのＩＣ９は、いずれも、能動面９０を
回路基板７の側（液晶表示パネル６が位置する側）に向
けており、アンテナ体４の全体または大部分が位置する
方向には向いていない。
【００３５】また、回路基板７は、実施の形態１におい
て図３（Ａ）、（Ｂ）を参照して説明したのと同様な多
層基板であり、ガラス−エポキシ基板やフェノール樹脂
基板からなる基体７０に表層パターン７２（配線パター
ン）が形成され、かつ、その内層部分にはＩＣ９の搭載
領域に相当する領域（ＩＣ９の能動面９０に対向する領
域）にシールド用電極層７３が形成されている。また、
回路基板７には、ＩＣ９の端子９２が電気的接続する表
層パターン７２のうちのグランド電位または電源電位に
保持された表層パターン７２と、シールド用電極層７３
とを電気的接続するスルーホール７４が形成されてい
る。
【００３６】従って、本形態の通信装置でも、実施の形
態１と同様、ＩＣ９が能動面９０から矢印Ｂで示すよう
に高周波ノイズが発生しても、ＩＣ９の能動面９０に
は、スルーホール７４および表層パターン７２を介して
グランド電位または電源電位に保持されたシールド用電
極層７３が対向しているので、ＩＣ９の能動面９０から
発生した高周波ノイズはシールド用電極層７３によって
減衰し、周囲に漏れる電磁界は小さい。また、ＩＣ９は
能動面９０を回路基板７の側に向けており、アンテナ体
４の全体または大部分が位置する方向には向けていな
い。このため、ＩＣ９の能動面９０から発生する高周波
ノイズは、たとえ周囲に漏れたとしてもアンテナ体４に
届きにくいなど、実施の形態１と同様、通信装置の感度
が高い。
【００３７】［実施の形態３］ＩＣの能動面から発生す
る高周波ノイズの影響がアンテナ体に及ぶことを、多層
基板のシールド用電極層によって防止するという発明
は、図５（ａ）、（ｂ）に示すように、高周波アナログ
ＩＣ９Ａや信号処理用のデジタルＩＣ９Ｂなどといった
高周波ノイズを発生するＩＣ９が回路基板７に対してア
ンテナ体４とは反対側の裏面部７７の側にフェイスダウ
ンボンディングされている構造の通信装置１にも適用で
きる。
【００３８】すなわち、本形態では、図５（ａ）、
（ｂ）に示すように、回路基板７の表面部７１にアンテ
ナ体４が搭載され、高周波アナログＩＣ９Ａや信号処理
用のデジタルＩＣ９Ｂなどといった高周波ノイズを発生
するＩＣ９は、回路基板７の裏面部７７にフェイスダウ
ンボンディングされている。このため、高周波アナログ
ＩＣ９Ａおよび信号処理用のデジタルＩＣ９ＢなどのＩ
Ｃ９は、いずれも、能動面９０をアンテナ体４の全体ま
たは大部分が位置する方向には向いている。
【００３９】それでも、回路基板７は、実施の形態１に
おいて図３（Ａ）、（Ｂ）を参照して説明したように多
層基板であり、ガラス−エポキシ基板やフェノール樹脂
基板からなる基体７０に表層パターン７２（配線パター
ン）が形成され、かつ、その内層部分にはＩＣ９の搭載
領域に相当する領域（ＩＣ９の能動面９０に対向する領
域）にシールド用電極層７３が形成されている。また、
回路基板７には、ＩＣ９の端子９２が電気的接続する表
層パターン７２のうちのグランド電位または電源電位に
保持された表層パターン７２と、シールド用電極層７３
とを電気的接続するスルーホール７４が形成されてい
る。
【００４０】従って、本形態の通信装置でも、実施の形
態１と同様、ＩＣ９が能動面９０から矢印Ｃで示すよう
に高周波ノイズを発しても、ＩＣ９の能動面９０には、
スルーホール７４および表層パターン７２を介してグラ
ンド電位または電源電位に保持されたシールド用電極層
７３が対向しているので、ＩＣ９の能動面９０から発生
した高周波ノイズはシールド用電極層７３によって減衰
し、周囲に漏れる電磁界は小さい。それ故、ＩＣ９の能
動面９０から発生する高周波ノイズはアンテナ体４に届
きにくいという効果を奏する。
【００４１】［実施の形態４］図６（ａ）は本形態の通
信装置に構成したＩＣの実装構造を上面からＩＣを透過
してみたときの説明図、図６（ｂ）はその縦断面図であ
る。
【００４２】本形態に係る通信装置では、図６（ａ）、
（ｂ）に示すように、回路基板７の表面部７１に形成さ
れている表層パターン７２０（図６（ａ）に示す斜線領
域）をシールド用電極層として用いて、回路基板７に端
子９２を介してフェイスダウンボンディングしたＩＣ９
（高周波ノイズを発生するＩＣ）の能動面９０から発生
する高周波ノイズを減衰させるものである。すなわち、
本形態では、回路基板７の表面部７１のうち、ＩＣ９の
真下部分において、ＩＣ９のシールド用として用いる端
子以外の端子や配線パターンを避けるようにして大面積
の表層パターン７２０が形成され、この表層パターン７
２０は、グランド電位または電源電位に保持されてい
る。このように構成すると、ＩＣ９の真下でシールドを
行うので、その効果が大きい。
【００４３】また、回路基板７は多層基板であり、ガラ
ス−エポキシ基板やフェノール樹脂基板からなる基体７
０の内層部分にはＩＣ９の搭載領域に相当する領域（Ｉ
Ｃ９の能動面９０に対向する領域）にシールド用電極層
７３が形成されている。ここで、シールド用の表層パタ
ーン７２０とシールド用電極層７３とはスルーホール７
４によって電気的接続している。従って、ＩＣ９が能動
面９０から高周波ノイズを発しても、高周波ノイズは表
層パターン７２０およびシールド用電極層７３の双方に
よって減衰し、周囲に漏れる電磁界は極めて小さい。
【００４４】ここで、表層パターン７２０とシールド用
電極層７３とを電気的接続するスルーホールは、図６
（ａ）にスルーホール７４０として示すように、ＩＣ９
の実装領域内に１つ以上形成してもよい。このように構
成すると、回路基板７上の比較的小さな領域内でＩＣ９
の能動面９０に対するシールドを行うことができる。
【００４５】［その他の実施例］上記の実施の形態１な
いし３では、アンテナ体４としてループアンテナを用い
た場合を説明したが、アンテナ体の長手方向にスリット
を形成して、スロットアンテナを構成してもよい。
【００４６】また、ＩＣ９が実装されている同じ回路基
板７上にアンテナ体４も構成されている場合に限らず、
回路基板７とは別の基体上にアンテナ体４が構成されて
いる場合でも、ＩＣ９の能動面９０に対して、回路基板
７のシールド用電極層７３を対向させ、かつ、このシー
ルド用電極層７３をグランド電位または電源電位に保持
しておけば、能動面９０が発生する高周波ノイズの影響
がアンテナ体４に及ぶことを防止できる。また、回路基
板７とは別の基体上にアンテナ体４が構成されている場
合でも、回路基板７に対してアンテナ体４の全体または
大部分が位置する方向と反対側の方向に能動面９０が向
くように高周波ノイズを発生するＩＣ９が回路基板７に
実装されていれば、ＩＣ９が能動面９０から高周波ノイ
ズを発しても、この高周波ノイズの影響はアンテナ体４
に届きにくいので、感度が高いという効果が得られる。
【００４７】さらに、回路基板７として両面基板を用
い、ＩＣ９が実装されている側の基板面と反対側の基板
面にシールド用電極層７３を構成してもよい。また、シ
ールド用電極層７３は、できるだけ広い面積にべたの電
極層として形成するのが最も効果的であるが、他の配線
パターンやスルーホールを避けるために所定の形状にパ
ターニングされた電極層を用いてもよい。
【００４８】さらにまた、本発明に係るＩＣ９の実装構
造は、ＦＭラジオ付き腕時計、腕時計型個別選択呼出受
信機、ポケットタイプのページャー、携帯電話、ＰＨＳ
等、どのようなタイプの通信装置にも適用でき、さらに
は、通信機器に限らず、ＩＣ９が発生する高周波ノイズ
の影響を防止する必要のある装置であれば、いずれの装
置に本発明を適用してもよい。
【００４９】
【発明の効果】以上説明したように、本発明に係るＩＣ
の実装構造では、ＩＣの能動面に回路基板のシールド用
電極層が対向し、かつ、このシールド用電極層は所定の
電位に保持されていることに特徴を有する。従って、本
発明によれば、ＩＣの能動面から高周波ノイズが発生し
ても、この高周波ノイズはシールド用電極層によって減
衰、周囲に漏れる電磁界は小さい。また、シールド板は
能動回路に近接するほどシールド効果が大きいが、本発
明に係る実装構造では他の実装の構造に比べてきわめて
シールド板を近接させた構造になっているので、この点
でもシールド効果が大きい。それ故、本発明に係るＩＣ
の実装構造をたとえば通信機器に用いれば、ＩＣから発
生した高周波ノイズがアンテナ体に届かないので、高い
感度が得られる。
【００５０】また、高周波ノイズを発生するＩＣの能動
面を、回路基板に対してアンテナ体の全体または大部分
が位置する方向と反対側の方向に向けた場合には、ＩＣ
が能動面から高周波ノイズを発しても、この高周波ノイ
ズはアンテナ体に届きにくいので、感度が高い通信装置
を構成できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る腕装着型通信装置
の全体構成を示す説明図である。
【図２】（ａ）は、図１に示す腕装着型通信装置に搭載
された回路組立体の平面図、（ｂ）は、その底面図であ
る。
【図３】（ａ）は、図２に示す回路組立体の要部をその
Ｘ−Ｘ′線で切断したときの断面を模式的に示す説明
図、（ｂ）は、この回路組立体に内蔵の回路基板（多層
基板）に形成したシールド用電極層の形成領域を示す平
面図である。
【図４】（ａ）は、本発明の実施の形態２に係る腕装着
型通信装置におけるアンテナ体と回路基板との配置を模
式的に示す斜視図、（ｂ）は、この回路基板に対するＩ
Ｃの実装構造を模式的に示す縦断面図である。
【図５】（ａ）は、本発明の実施の形態３に係る腕装着
型通信装置におけるアンテナ体と回路基板との配置を模
式的に示す斜視図、（ｂ）は、この回路基板に対するＩ
Ｃの実装構造を模式的に示す縦断面図である。
【図６】（ａ）は、本発明の実施の形態４に係る通信装
置に構成したＩＣの実装構造を上面からＩＣを透過して
みたときの説明図、（ｂ）はその縦断面図である。
【図７】従来のＩＣの実装構造を模式的に示す縦断面図
である。
【符号の説明】
１・・・通信装置 ２・・・装置本体 ４・・・アンテナ体 ４Ｒ、４Ｌ・・・腕バンド ５・・・回路組立体 ６・・・液晶表示パネル（表示面） ７・・・回路基板 ７０・・・回路基板の基体 ７１・・・表面部 ７２・・・表層パターン ７２０・・・シールド用の表層パターン ７３・・・シールド用電極層 ７４、７４０・・・スルーホール ７７・・・裏面部 ９・・・高周波ノイズを発生するＩＣ ９Ａ・・・高周波ノイズを発生する高周波アナログＩＣ ９Ｂ・・・高周波ノイズを発生する信号処理用のデジタ
ルＩＣ ９０・・・高周波ノイズを発生するＩＣの能動面

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 集積回路と、該集積回路が基板面にフェ
    イスダウンボンディングされた回路基板とを有する集積
    回路の実装構造において、 前記回路基板は、前記集積回路の能動面に対向するシー
    ルド用電極層を備え、該シールド用電極層は所定の電位
    に保持されていることを特徴とする半導体装置の実装構
    造。
  2. 【請求項２】 請求項１において、前記シールド用電極
    層は、少なくとも前記集積回路の能動面に対向する領域
    の全面に構成されていることを特徴とする半導体装置の
    実装構造。
  3. 【請求項３】 請求項１または２において、前記回路基
    板は、前記シールド用電極層を内層に備える多層基板と
    して構成されていることを特徴とする半導体装置の実装
    構造。
  4. 【請求項４】 請求項３において、前記回路基板は、そ
    の基板表面に形成されている表層パターンと前記シール
    ド用電極層とを導通させるスルーホールを備え、該スル
    ーホールおよび前記表層パターンを介して前記シールド
    用電極層が所定の電位に保持されていることを特徴とす
    る半導体装置の実装構造。
  5. 【請求項５】 請求項１ないし４のいずれかにおいて、
    前記シールド用電極層はグランド電位または電源電位に
    保持されていることを特徴とする半導体装置の実装構
    造。
  6. 【請求項６】 請求項１ないし５のいずれかの半導体装
    置の実装構造を有するとともに、送信用および受信用の
    少なくとも一方に用いられるアンテナ体を有することを
    特徴とする通信装置。
  7. 【請求項７】 請求項６において、前記集積回路は、送
    信機能および受信機能の少なくとも一方の機能を備える
    高周波アナログ集積回路、および高周波数の駆動信号に
    より駆動される信号処理用のデジタル集積回路のうちの
    少なくとも一方の集積回路であることを特徴とする通信
    装置。
  8. 【請求項８】 請求項６または７において、前記集積回
    路は、前記回路基板に対して前記アンテナ体の全体また
    は大部分が位置する方向と反対側の方向に能動面が向く
    ように前記回路基板にフェイスダウンボンディングされ
    ていることを特徴とする通信装置。
  9. 【請求項９】 請求項６ないし８のいずれかにおいて、
    表示面が構成されている側が表面側とされる装置本体
    と、該装置本体から裏面側に延びて該装置本体を腕に装
    着するための腕バンドとを有し、該腕バンドに前記アン
    テナ体が構成されていることを特徴とする通信装置。
JP8323201A 1996-12-03 1996-12-03 半導体装置の実装構造、およびそれを用いた通信装置 Pending JPH10163268A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8323201A JPH10163268A (ja) 1996-12-03 1996-12-03 半導体装置の実装構造、およびそれを用いた通信装置
US08/975,932 US6396144B1 (en) 1996-12-03 1997-11-21 Mounting structure of semiconductor device, and communication apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8323201A JPH10163268A (ja) 1996-12-03 1996-12-03 半導体装置の実装構造、およびそれを用いた通信装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001230406A Division JP2002134684A (ja) 2001-07-30 2001-07-30 半導体装置の実装構造、およびそれを用いた通信装置

Publications (1)

Publication Number Publication Date
JPH10163268A true JPH10163268A (ja) 1998-06-19

Family

ID=18152179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8323201A Pending JPH10163268A (ja) 1996-12-03 1996-12-03 半導体装置の実装構造、およびそれを用いた通信装置

Country Status (2)

Country Link
US (1) US6396144B1 (ja)
JP (1) JPH10163268A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582460B2 (ja) * 2000-06-20 2004-10-27 株式会社村田製作所 高周波モジュール
DE60227260D1 (de) * 2002-10-28 2008-08-07 Eta Sa Mft Horlogere Suisse Tragbare elektronische Vorrichtung mit einer elektrischen Verbindung in dem Vorrichtungsgehäuse
US7566971B2 (en) * 2005-05-27 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5013250B2 (ja) * 2006-07-20 2012-08-29 セイコーエプソン株式会社 加速度センサ

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265265A (en) * 1990-02-09 1993-11-23 Seiko Epson Corporation Wristwatch radio communication device having an improved noise shielding structure
JPH02211651A (ja) * 1989-02-10 1990-08-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
US5134724A (en) * 1990-05-08 1992-07-28 Seiko Corp. Wrist band for wrist-mounted radio with an uninsulated buckle
JP2822656B2 (ja) * 1990-10-17 1998-11-11 株式会社デンソー 半導体装置およびその製造方法
JP2869587B2 (ja) 1991-03-11 1999-03-10 日本メクトロン株式会社 回路部品搭載用中間基板及びその製造法
JPH04317357A (ja) 1991-04-17 1992-11-09 Fujitsu Ltd 半導体装置の製造方法
JPH04340732A (ja) 1991-05-17 1992-11-27 Toshiba Corp 実装回路装置
JPH05315470A (ja) 1992-05-07 1993-11-26 Nec Corp マルチチップモジュール
JPH0645401A (ja) 1992-07-23 1994-02-18 Nec Corp 半導体装置用パッケージ
US5535101A (en) * 1992-11-03 1996-07-09 Motorola, Inc. Leadless integrated circuit package
JP2948039B2 (ja) * 1992-12-28 1999-09-13 株式会社日立製作所 回路基板
JPH0787201B2 (ja) 1993-01-25 1995-09-20 日本電気株式会社 半導体装置
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3187254B2 (ja) * 1994-09-08 2001-07-11 シャープ株式会社 画像表示装置
US5841197A (en) * 1994-11-18 1998-11-24 Adamic, Jr.; Fred W. Inverted dielectric isolation process
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
JP3035188B2 (ja) * 1995-05-10 2000-04-17 日本ファウンドリー株式会社 半導体装置
JP3316103B2 (ja) * 1995-05-31 2002-08-19 株式会社東芝 半導体集積回路及びその製造方法
EP0802637B1 (en) * 1995-11-06 2004-03-24 Seiko Epson Corporation Communication device
US5811882A (en) * 1996-09-24 1998-09-22 Philips Electronics North America Corporation On-chip shielding coaxial conductors for mixed-signal IC
US5866943A (en) * 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
US6180445B1 (en) * 2000-04-24 2001-01-30 Taiwan Semiconductor Manufacturing Company Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed

Also Published As

Publication number Publication date
US6396144B1 (en) 2002-05-28

Similar Documents

Publication Publication Date Title
KR100621167B1 (ko) 노이즈 차폐구성을 갖는 디스플레이 패널
US5808878A (en) Circuit substrate shielding device
US6842093B2 (en) Radio frequency circuit module on multi-layer substrate
US5589840A (en) Wrist-type wireless instrument and antenna apparatus
US7728780B2 (en) Antenna device and information terminal device
US7122881B2 (en) Wiring board and circuit module
JP2004159288A (ja) アンテナ装置、プリント配線板、プリント基板、通信アダプタおよび携帯型電子機器
JP2002290130A (ja) 無線通信機器
JPH09205312A (ja) 携帯無線機並びに携帯無線機の内蔵アンテナ取付構造及びシールド構造
JP2011014659A (ja) 複合電子部品モジュール
JP4269540B2 (ja) 携帯端末用無線モジュール
JP2004119445A (ja) 薄型電磁シールドおよび薄型電磁シールドが用いられたフレキシブル回路基板
JP2000216630A (ja) アンテナ付き送受信器
EP1096662B1 (en) Oscillator attachment structure preventing interference by beat signal
JPH10163268A (ja) 半導体装置の実装構造、およびそれを用いた通信装置
JP2003143030A (ja) 携帯型情報端末
EP0802637B1 (en) Communication device
JP2005183410A (ja) 無線回路モジュールおよび無線回路基板
JP3060840B2 (ja) 腕装着型無線機及びアンテナ装置
JP2002134684A (ja) 半導体装置の実装構造、およびそれを用いた通信装置
JP2008124167A (ja) 高周波モジュールと、これを用いた電子機器
JP2005020766A (ja) 携帯無線機
JPH088573A (ja) シールドケース構造
JP4339226B2 (ja) 通信装置
JPH08255993A (ja) 回路基板のシールド装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030617