JPH08255993A - 回路基板のシールド装置 - Google Patents
回路基板のシールド装置Info
- Publication number
- JPH08255993A JPH08255993A JP5703095A JP5703095A JPH08255993A JP H08255993 A JPH08255993 A JP H08255993A JP 5703095 A JP5703095 A JP 5703095A JP 5703095 A JP5703095 A JP 5703095A JP H08255993 A JPH08255993 A JP H08255993A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- electronic component
- shield device
- shield
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
- H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【目的】 金属キャップを用いることなく、シールド効
果に優れた回路基板のシールドが実現できる。 【構成】 接続ランド１４に半導体チップ等の電子部品
１５表面に形成された接続パッド１６をバンプ１７を用
いて接続する。回路基板１３の裏面側に電子部品１５と
対向する位置の回路基板１３に形成された接続ランド１
８に、電子部品１５と同様の半導体チップ等の表面に回
路基板１３との接続を行う接続パッド１９を有する電子
部品２０を、バンプ２１を用いて接続する。バンプ１
７，２１により接続された部分の周辺を樹脂２２，２３
を用い封止を行う。接続パッド１６，１９が形成された
電子部品１５，２０の反対側では、シリコン等の導電性
を有する基板を用いているために、シリコンを接続パッ
ドを介して接地することにより、これが電波の反射や吸
収を行う働きをし、シールド効果をもたらす。
果に優れた回路基板のシールドが実現できる。 【構成】 接続ランド１４に半導体チップ等の電子部品
１５表面に形成された接続パッド１６をバンプ１７を用
いて接続する。回路基板１３の裏面側に電子部品１５と
対向する位置の回路基板１３に形成された接続ランド１
８に、電子部品１５と同様の半導体チップ等の表面に回
路基板１３との接続を行う接続パッド１９を有する電子
部品２０を、バンプ２１を用いて接続する。バンプ１
７，２１により接続された部分の周辺を樹脂２２，２３
を用い封止を行う。接続パッド１６，１９が形成された
電子部品１５，２０の反対側では、シリコン等の導電性
を有する基板を用いているために、シリコンを接続パッ
ドを介して接地することにより、これが電波の反射や吸
収を行う働きをし、シールド効果をもたらす。
Description
【０００１】
【産業上の利用分野】この発明は回路基板のシールド装
置に係り、特に高周波回路基板のシールド装置に関す
る。
置に係り、特に高周波回路基板のシールド装置に関す
る。
【０００２】
【従来の技術】近年、高度情報化社会の進展に伴ない、
通信分野においては、携帯電話等の移動体通信機器が急
速に普及し、またデータ通信や画像通信が発展してき
た。これらは、今後ますます高速・高機能化、高周波化
が進むことが予想され、また機器の小型化も急速に進む
と考えられる。
通信分野においては、携帯電話等の移動体通信機器が急
速に普及し、またデータ通信や画像通信が発展してき
た。これらは、今後ますます高速・高機能化、高周波化
が進むことが予想され、また機器の小型化も急速に進む
と考えられる。
【０００３】ここで、特に通信機器のような高速で高周
波の回路においては、単に部品を回路基板に実装するだ
けではなく、十分なノイズ対策を施さなければならな
い。ノイズは大きく分けると、放射ノイズと伝導ノイズ
に分けられるが、それぞれ対策は異なってくる。伝導ノ
イズについては、伝導経路の把握ができればノイズフィ
ルタ等対策は比較的容易に行うことができる。放射ノイ
ズについては、ノイズ発生源の特定が難しく、一般的に
は回路基板全体を金属から成るシールドケース内に収納
する方法がとられる。この方法では、特に携帯電話等の
小型電子機器においては、小型化や軽量化の妨げとなる
ため、様々な簡略化したシールド装置が考えられてい
る。
波の回路においては、単に部品を回路基板に実装するだ
けではなく、十分なノイズ対策を施さなければならな
い。ノイズは大きく分けると、放射ノイズと伝導ノイズ
に分けられるが、それぞれ対策は異なってくる。伝導ノ
イズについては、伝導経路の把握ができればノイズフィ
ルタ等対策は比較的容易に行うことができる。放射ノイ
ズについては、ノイズ発生源の特定が難しく、一般的に
は回路基板全体を金属から成るシールドケース内に収納
する方法がとられる。この方法では、特に携帯電話等の
小型電子機器においては、小型化や軽量化の妨げとなる
ため、様々な簡略化したシールド装置が考えられてい
る。
【０００４】図７に示した、従来の小型電子機器におけ
る代表的な回路基板のシールド装置について説明する。
アルミナ、ガラスエポキシ等の絶縁基板１上にエッチン
グ法等により形成された銅等の配線パターン２を固着
し、この回路パターン２の部品取り付け部分にリフロー
半田付け法等により、チップ部品、半導体等の電子部品
３を半田付けして回路基板４を構成する。ここで回路基
板４に電子部品３が半田付けされていない面、または回
路基板４の両面に電子部品３が半田付けされている場合
は回路基板４の内層面に、接地や電源等の基準電位を有
する配線パターン５を、ほぼ全面に形成して、回路基板
４の片側のシールドを行う。
る代表的な回路基板のシールド装置について説明する。
アルミナ、ガラスエポキシ等の絶縁基板１上にエッチン
グ法等により形成された銅等の配線パターン２を固着
し、この回路パターン２の部品取り付け部分にリフロー
半田付け法等により、チップ部品、半導体等の電子部品
３を半田付けして回路基板４を構成する。ここで回路基
板４に電子部品３が半田付けされていない面、または回
路基板４の両面に電子部品３が半田付けされている場合
は回路基板４の内層面に、接地や電源等の基準電位を有
する配線パターン５を、ほぼ全面に形成して、回路基板
４の片側のシールドを行う。
【０００５】さらに、半田付けされた電子部品３を含む
一つの回路ブロックを完全に覆うように、アルミニウ
ム、ケイ素鋼板等の金属キャップ６を、回路基板４の表
面の接地や電源等の基準電位を有する、金属キャップ６
の接続用ランド７に半田付けして、回路基板４全体のシ
ールドを行うものである。１枚の回路基板４内に複数の
回路ブロックが混在している場合等においては、それぞ
れの回路ブロック毎に金属キャップ６で覆い、各回路ブ
ロック間での干渉を防止する構造をとる。
一つの回路ブロックを完全に覆うように、アルミニウ
ム、ケイ素鋼板等の金属キャップ６を、回路基板４の表
面の接地や電源等の基準電位を有する、金属キャップ６
の接続用ランド７に半田付けして、回路基板４全体のシ
ールドを行うものである。１枚の回路基板４内に複数の
回路ブロックが混在している場合等においては、それぞ
れの回路ブロック毎に金属キャップ６で覆い、各回路ブ
ロック間での干渉を防止する構造をとる。
【０００６】このように、十分なシールド効果を得るこ
とが可能となる。しかし、冒頭で述べた回路基板４全体
を金属製シールドケース内に収納する方法と比較すると
小型化や軽量化が成されているものの、金属キャップ６
の使用がこれの妨げとなっている。
とが可能となる。しかし、冒頭で述べた回路基板４全体
を金属製シールドケース内に収納する方法と比較すると
小型化や軽量化が成されているものの、金属キャップ６
の使用がこれの妨げとなっている。
【０００７】また、図８に示すように、金属キャップ６
を全く用いずにシールドを行う方法も行われている。こ
こでは片面実装構造を例にとって説明する。まず、図７
と同じように、片面に基準電位を有する配線パターン５
がほぼ全面に形成され、他方の面には電子部品３の接続
用ランドおよび配線パターン２が形成された絶縁基板１
を用いる。さらに、回路基板４の電子部品を接続する面
の、電子部品３が半田付けされる部分を除いたほぼ全面
に、エポキシ、ポリイミド等の絶縁層８をスクリーン印
刷法または接着法等により形成する。次に絶縁層８上の
ほぼ全面に、基準電位を有する図示しない配線パターン
へ電気的に接続されるように、銅等の導電ペーストを、
印刷、硬化して基準電位層９を形成する。最後に電子部
品３を半田付けして、シールド構造の回路基板を得るも
のである。
を全く用いずにシールドを行う方法も行われている。こ
こでは片面実装構造を例にとって説明する。まず、図７
と同じように、片面に基準電位を有する配線パターン５
がほぼ全面に形成され、他方の面には電子部品３の接続
用ランドおよび配線パターン２が形成された絶縁基板１
を用いる。さらに、回路基板４の電子部品を接続する面
の、電子部品３が半田付けされる部分を除いたほぼ全面
に、エポキシ、ポリイミド等の絶縁層８をスクリーン印
刷法または接着法等により形成する。次に絶縁層８上の
ほぼ全面に、基準電位を有する図示しない配線パターン
へ電気的に接続されるように、銅等の導電ペーストを、
印刷、硬化して基準電位層９を形成する。最後に電子部
品３を半田付けして、シールド構造の回路基板を得るも
のである。
【０００８】この構造では、金属ケース、金属キャップ
等を用いないため、小型化や軽量化を図ることができる
が、電子部品および電子部品接続部が露出しているた
め、十分なシールド効果が得られない。
等を用いないため、小型化や軽量化を図ることができる
が、電子部品および電子部品接続部が露出しているた
め、十分なシールド効果が得られない。
【０００９】
【発明が解決しようとする課題】上記した従来の回路基
板のシールド装置では、十分なシールド効果を得るため
には金属ケースまたは金属キャップが必要であり、装置
の小型化や軽量化の妨げになる、という問題があった。
板のシールド装置では、十分なシールド効果を得るため
には金属ケースまたは金属キャップが必要であり、装置
の小型化や軽量化の妨げになる、という問題があった。
【００１０】この発明は、金属キャップを用いることな
く、シールド効果に優れ、かつ小型・軽量な回路基板の
シールド装置を提供することを目的とする。
く、シールド効果に優れ、かつ小型・軽量な回路基板の
シールド装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明による回路基板
のシールド装置は、絶縁基板に回路パターンを固着して
形成した回路基板と、前記回路基板に電気的に接続され
た、電波吸収または電波反射を行うためのシールド部材
を有する第１の電子部品と、前記回路基板の前記第１の
電子部品が接続された面の反対面の前記第１の電子部品
に対向する箇所に電気的に接続された、電波吸収または
電波反射を行うためのシールド部材を有する第２の電子
部品とからなることを特徴とする。
のシールド装置は、絶縁基板に回路パターンを固着して
形成した回路基板と、前記回路基板に電気的に接続され
た、電波吸収または電波反射を行うためのシールド部材
を有する第１の電子部品と、前記回路基板の前記第１の
電子部品が接続された面の反対面の前記第１の電子部品
に対向する箇所に電気的に接続された、電波吸収または
電波反射を行うためのシールド部材を有する第２の電子
部品とからなることを特徴とする。
【００１２】また前記第１の電子部品と前記第２の電子
部品の間に、少なくとも１個以上の第３の電子部品が配
置されたことを特徴とする。
部品の間に、少なくとも１個以上の第３の電子部品が配
置されたことを特徴とする。
【００１３】
【作用】上記した手段により、第１および第２の電子部
品そのものでシールドを行うようにしたため、金属キャ
ップを用いることなく、シールド効果に優れ、かつ小型
で軽量な回路基板のシールド構造を実現することができ
る。
品そのものでシールドを行うようにしたため、金属キャ
ップを用いることなく、シールド効果に優れ、かつ小型
で軽量な回路基板のシールド構造を実現することができ
る。
【００１４】
【実施例】以下、この発明の実施例について図面を参照
して詳細に説明する。図１は、この発明の一実施例を説
明するための断面図である。アルミナ、ガラスエポキシ
等の絶縁基板１１上に、エッチング法等により銅等の配
線パターン１２を形成して回路基板１３を構成する。次
に、配線パターン１２に電気的に一体的に形成された接
続ランド１４に、半導体チップ等の電子部品１５表面に
形成された接続パッド１６を金やはんだ等のバンプ１７
を用い、フェースダウンにより電気的に接続する。
して詳細に説明する。図１は、この発明の一実施例を説
明するための断面図である。アルミナ、ガラスエポキシ
等の絶縁基板１１上に、エッチング法等により銅等の配
線パターン１２を形成して回路基板１３を構成する。次
に、配線パターン１２に電気的に一体的に形成された接
続ランド１４に、半導体チップ等の電子部品１５表面に
形成された接続パッド１６を金やはんだ等のバンプ１７
を用い、フェースダウンにより電気的に接続する。
【００１５】そして、電子部品１５が接続された回路基
板１３の裏面側に電子部品１５と対向する位置の回路基
板１３に形成された接続ランド１８に、電子部品１５と
同様の半導体チップ等の表面に回路基板１３との接続を
行う、接続パッド１９を有する電子部品２０を、金、は
んだ等のバンプ２１を用いてフェースダウンにより電気
的に接続する。
板１３の裏面側に電子部品１５と対向する位置の回路基
板１３に形成された接続ランド１８に、電子部品１５と
同様の半導体チップ等の表面に回路基板１３との接続を
行う、接続パッド１９を有する電子部品２０を、金、は
んだ等のバンプ２１を用いてフェースダウンにより電気
的に接続する。
【００１６】最後に、電子部品１５が回路基板１３と接
続された部分および電子部品２０が回路基板１３と接続
された部分に、それぞれエポキシ等の樹脂２２，２３を
用いて、機械的強度の向上、信頼性の向上を目的とした
周辺の封止を行う。
続された部分および電子部品２０が回路基板１３と接続
された部分に、それぞれエポキシ等の樹脂２２，２３を
用いて、機械的強度の向上、信頼性の向上を目的とした
周辺の封止を行う。
【００１７】接続パッド１６，１９が形成された半導体
チップである電子部品１５，２０の反対側では、シリコ
ン等の導電性を有する基板を用いているために、シリコ
ンを接続パッドを介して接地することにより、これが電
波の反射や吸収を行う働きをし、シールド効果をもたら
す。
チップである電子部品１５，２０の反対側では、シリコ
ン等の導電性を有する基板を用いているために、シリコ
ンを接続パッドを介して接地することにより、これが電
波の反射や吸収を行う働きをし、シールド効果をもたら
す。
【００１８】なお、ガリウムひ素等の非導電性の基板を
用いた半導体チップの場合は、接続パッドが形成される
面とは反対側の面に金等の金属をバックコーティングし
たものを用いる。また、電子部品としては、抵抗やコン
デンサ等の受動素子、半導体素子の周辺に受動素子を形
成した複合部品等、どのような素子または素子の組み合
わせであっても何ら問題はない。ただし、これらの素子
を形成する部材は、シリコンやアルミニウム等の導電性
を有する基板、またはフェライト等の絶縁性を有する磁
性体基板、または少なくとも一方の面または内層面ほぼ
全面に、金属層または絶縁性を有する磁性体層が形成さ
れたアルミナ等の絶縁基板等、一面または内層面または
材料自体に、電波反射または電波吸収を行うためのシー
ルド部材を有したものを用いる。
用いた半導体チップの場合は、接続パッドが形成される
面とは反対側の面に金等の金属をバックコーティングし
たものを用いる。また、電子部品としては、抵抗やコン
デンサ等の受動素子、半導体素子の周辺に受動素子を形
成した複合部品等、どのような素子または素子の組み合
わせであっても何ら問題はない。ただし、これらの素子
を形成する部材は、シリコンやアルミニウム等の導電性
を有する基板、またはフェライト等の絶縁性を有する磁
性体基板、または少なくとも一方の面または内層面ほぼ
全面に、金属層または絶縁性を有する磁性体層が形成さ
れたアルミナ等の絶縁基板等、一面または内層面または
材料自体に、電波反射または電波吸収を行うためのシー
ルド部材を有したものを用いる。
【００１９】このような接続構造をとることにより、金
属ケースまたは金属キャップを用いることなく、電子部
品１５，２０および少なくとも半導体チップが配置され
る回路基板部分は、ほぼ全体または少なくとも裏面全面
が導電材料から成る半導体チップにより挟まれるため、
十分なシールド効果を得ることができる。
属ケースまたは金属キャップを用いることなく、電子部
品１５，２０および少なくとも半導体チップが配置され
る回路基板部分は、ほぼ全体または少なくとも裏面全面
が導電材料から成る半導体チップにより挟まれるため、
十分なシールド効果を得ることができる。
【００２０】さらに、シールド効果を高めるためには、
回路基板１３の電子部品１５，２０の接続用ランド１
４，１８の周囲に複数個の基準電位を有するスルーホー
ルを形成した構造や、回路基板両面の電子部品１５，２
０が配置される以外の箇所に基準電位層を形成した構造
をとるとより効果が高まる。また１枚の回路基板内で、
回路ブロック毎に上記構造をとることにより、回路ブロ
ック間での干渉を防止することができる。
回路基板１３の電子部品１５，２０の接続用ランド１
４，１８の周囲に複数個の基準電位を有するスルーホー
ルを形成した構造や、回路基板両面の電子部品１５，２
０が配置される以外の箇所に基準電位層を形成した構造
をとるとより効果が高まる。また１枚の回路基板内で、
回路ブロック毎に上記構造をとることにより、回路ブロ
ック間での干渉を防止することができる。
【００２１】ここで、上述した半導体チップ用基板とし
て一般的に用いられるシリコン基板の、シールド特性に
ついて実験した結果を述べる。５０ＭＨｚ〜１８００Ｍ
Ｈｚの高周波信号用の入出力端子をそれぞれ特性インピ
ーダンス５０Ωで終端し、入力端子から出力端子までの
距離を約２０ｍｍ離して配置した。その一端の周囲を一
面のみ解放して金属板で囲み、解放部に被測定物である
厚さ０．４５ｍｍのシリコン基板を配置してノイズ除去
効果を調べた。その結果、解放状態に比べて約１０〜２
０ｄＢノイズレベルを低減することができた。この値
は、金属板によりシールドした場合の約２０ｄＢ〜２５
ｄＢ低減されるのと比べても、実用上全く問題ない。周
波数帯域によっては、金属板によりシールドした場合と
ほぼ同等である。
て一般的に用いられるシリコン基板の、シールド特性に
ついて実験した結果を述べる。５０ＭＨｚ〜１８００Ｍ
Ｈｚの高周波信号用の入出力端子をそれぞれ特性インピ
ーダンス５０Ωで終端し、入力端子から出力端子までの
距離を約２０ｍｍ離して配置した。その一端の周囲を一
面のみ解放して金属板で囲み、解放部に被測定物である
厚さ０．４５ｍｍのシリコン基板を配置してノイズ除去
効果を調べた。その結果、解放状態に比べて約１０〜２
０ｄＢノイズレベルを低減することができた。この値
は、金属板によりシールドした場合の約２０ｄＢ〜２５
ｄＢ低減されるのと比べても、実用上全く問題ない。周
波数帯域によっては、金属板によりシールドした場合と
ほぼ同等である。
【００２２】この実施例においては、電子部品１５，２
０の接続方法は詳細に述べていないが、電子部品１５，
２０に形成された回路基板１３との接続パッド１６，１
９上にそれぞれ、金等のバンプ１７，２１をメッキ法、
ボールバンプ法等により形成し、導電性接着剤等の接続
部材を用いて、回路基板１３の接続ランド１４，１８に
フェースダウンで接続する等の方法がある。
０の接続方法は詳細に述べていないが、電子部品１５，
２０に形成された回路基板１３との接続パッド１６，１
９上にそれぞれ、金等のバンプ１７，２１をメッキ法、
ボールバンプ法等により形成し、導電性接着剤等の接続
部材を用いて、回路基板１３の接続ランド１４，１８に
フェースダウンで接続する等の方法がある。
【００２３】なお、接続方法はこの限りではなく、例え
ば半田バンプを用いた半田接続、封止樹脂の収縮力を利
用した圧接による接続等、いかなる接続法であってもか
まわない。また若干シールド効果は弱まるが、電子部品
１５，２０の端面に接続用パッドを設け、回路基板１３
に半田付けする方法等も可能である。
ば半田バンプを用いた半田接続、封止樹脂の収縮力を利
用した圧接による接続等、いかなる接続法であってもか
まわない。また若干シールド効果は弱まるが、電子部品
１５，２０の端面に接続用パッドを設け、回路基板１３
に半田付けする方法等も可能である。
【００２４】図２はこの発明の他の実施例を説明するた
めの断面図である。この実施例は電子部品１５，２０以
外に、これらに電気的に第３の電子部品をそれぞれ接続
した点とこれらの電子部品を収納する凹部を回路基板に
構成した点が図１の実施例と異なる部分である。なお、
図１と同部分には同符号を付して説明する。
めの断面図である。この実施例は電子部品１５，２０以
外に、これらに電気的に第３の電子部品をそれぞれ接続
した点とこれらの電子部品を収納する凹部を回路基板に
構成した点が図１の実施例と異なる部分である。なお、
図１と同部分には同符号を付して説明する。
【００２５】すなわち、電子部品１５の接続パッド１６
が形成された内側の同一面に、接続パッド１６に電気的
に接続された接続ランド２５を形成する。この接続ラン
ド２５に、電子部品１５よりも小さい形状の電子部品２
６の接続パッド２７をバンプ２８を用いて接続ランド２
５に電気的に接続して複合部品を形成する。同様に、電
子部品２０の接続パッド１９が形成された内側の同一面
に、接続パッド１９に電気的に接続された接続ランド２
９を形成する。この接続ランド２９に、電子部品２０よ
りも小さい形状の電子部品３０の接続パッド３１をバン
プ３２を用いて接続ランド２９に電気的に接続して複合
部品を形成する。
が形成された内側の同一面に、接続パッド１６に電気的
に接続された接続ランド２５を形成する。この接続ラン
ド２５に、電子部品１５よりも小さい形状の電子部品２
６の接続パッド２７をバンプ２８を用いて接続ランド２
５に電気的に接続して複合部品を形成する。同様に、電
子部品２０の接続パッド１９が形成された内側の同一面
に、接続パッド１９に電気的に接続された接続ランド２
９を形成する。この接続ランド２９に、電子部品２０よ
りも小さい形状の電子部品３０の接続パッド３１をバン
プ３２を用いて接続ランド２９に電気的に接続して複合
部品を形成する。
【００２６】なお、電子部品２６と対向する回路基板１
３１には、凹部３３を形成して電子部品２６を収納配置
する。また、電子部品３０と対向する回路基板１３１に
は、凹部３４を形成して電子部品３０を収納配置する。
３１には、凹部３３を形成して電子部品２６を収納配置
する。また、電子部品３０と対向する回路基板１３１に
は、凹部３４を形成して電子部品３０を収納配置する。
【００２７】この実施例では、図１に示した実施例の効
果に加え、第３の電子部品である電子部品２６，３０の
シールドも可能となる。このとき電子部品２６，３０は
回路基板１３１に形成した凹部３３，３４にそれぞれ収
納されるため、回路基板１３１の厚みが大きくなること
を抑えることができる。
果に加え、第３の電子部品である電子部品２６，３０の
シールドも可能となる。このとき電子部品２６，３０は
回路基板１３１に形成した凹部３３，３４にそれぞれ収
納されるため、回路基板１３１の厚みが大きくなること
を抑えることができる。
【００２８】図３はこの発明の第２の他の実施例を説明
するための断面図である。この実施例は第３の電子部品
である３５，３６を、回路基板１３１上へ接続したもの
である。この実施例の場合、回路基板１３１の電子部品
１５，２０が配置される部分には凹部３３，３４が形成
される。電子部品３５，３６は、それぞれ凹部３３，３
４内へ配置し、半田３７，３８を用いて接続ランド１
４，１８に、電気的に接続された接続ランド３９，４０
にそれぞれ電気的に接続する。
するための断面図である。この実施例は第３の電子部品
である３５，３６を、回路基板１３１上へ接続したもの
である。この実施例の場合、回路基板１３１の電子部品
１５，２０が配置される部分には凹部３３，３４が形成
される。電子部品３５，３６は、それぞれ凹部３３，３
４内へ配置し、半田３７，３８を用いて接続ランド１
４，１８に、電気的に接続された接続ランド３９，４０
にそれぞれ電気的に接続する。
【００２９】また、図４はこの発明の第３の他の実施例
を説明するための断面図である。この実施例は、図２の
実施例と図３の実施例を組み合わせたもので、電子部品
２６を電子部品１５に形成した接続ランド２５に、電子
部品３６を回路基板１３１の凹部３４に形成した接続ラ
ンド３８にそれぞれ接続したものである。
を説明するための断面図である。この実施例は、図２の
実施例と図３の実施例を組み合わせたもので、電子部品
２６を電子部品１５に形成した接続ランド２５に、電子
部品３６を回路基板１３１の凹部３４に形成した接続ラ
ンド３８にそれぞれ接続したものである。
【００３０】図３および図４の実施例でも図２の実施例
と同様の効果を奏する。すなわち、回路基板１３１の面
積を増やすことなく、回路基板の厚みを増大させること
なく、より多くの電子部品のシールドを図ることができ
る。
と同様の効果を奏する。すなわち、回路基板１３１の面
積を増やすことなく、回路基板の厚みを増大させること
なく、より多くの電子部品のシールドを図ることができ
る。
【００３１】図５はこの発明の４の他の実施例を説明す
るための断面図である。この実施例はポリイミド等のフ
レキシブル基板を用いて形成した回路基板１３２に一部
を屈曲部５１を設け、これにより凹部５２と凸部５３を
形成する。そして、回路基板１３２の接続ランド１４に
接続された電子部品１５の内側に形成された接続ランド
２５に電子部品２６を接続する。電子部品２６は凹部５
２に収納された状態で配置する。また、電子部品３０の
接続パッド５４を凸部５３に形成された接続ランド５５
にバンプ５６を用いて接続する。バンプ５６の外周には
エポキシ等の樹脂５７を用いて、機械的強度の向上、信
頼性の向上を目的とした周辺を封止を行う。
るための断面図である。この実施例はポリイミド等のフ
レキシブル基板を用いて形成した回路基板１３２に一部
を屈曲部５１を設け、これにより凹部５２と凸部５３を
形成する。そして、回路基板１３２の接続ランド１４に
接続された電子部品１５の内側に形成された接続ランド
２５に電子部品２６を接続する。電子部品２６は凹部５
２に収納された状態で配置する。また、電子部品３０の
接続パッド５４を凸部５３に形成された接続ランド５５
にバンプ５６を用いて接続する。バンプ５６の外周には
エポキシ等の樹脂５７を用いて、機械的強度の向上、信
頼性の向上を目的とした周辺を封止を行う。
【００３２】図５は電子部品２６を電子部品１５に接続
した例を示したが、図６に示すこの発明の第５の他の実
施例を示す断面図のように、電子部品３５は回路基板１
３２に形成した接続ランド３７へ接続しても何ら問題は
ない。
した例を示したが、図６に示すこの発明の第５の他の実
施例を示す断面図のように、電子部品３５は回路基板１
３２に形成した接続ランド３７へ接続しても何ら問題は
ない。
【００３３】第４および第５の他の実施例においても、
回路基板１３２に搭載した電子部品１５，３０の接続パ
ッドの反対側の導電性により、電子部品１５，３０，２
６，３５は電波反射または電波吸収が可能となる。この
ため、金属キャップを用いることなく、シールド効果に
優れ、かつ小型で軽量な回路基板のシールド構造が実現
ができる。
回路基板１３２に搭載した電子部品１５，３０の接続パ
ッドの反対側の導電性により、電子部品１５，３０，２
６，３５は電波反射または電波吸収が可能となる。この
ため、金属キャップを用いることなく、シールド効果に
優れ、かつ小型で軽量な回路基板のシールド構造が実現
ができる。
【００３４】
【発明の効果】以上説明したように、この発明の高周波
回路装置によれば、金属キャップを用いることなく、シ
ールド効果に優れ、かつ小型で軽量な回路基板のシール
ド装置を得ることができる。
回路装置によれば、金属キャップを用いることなく、シ
ールド効果に優れ、かつ小型で軽量な回路基板のシール
ド装置を得ることができる。
【図１】この発明の一実施例を説明するための断面図。
【図２】この発明の他の実施例を説明するための断面
図。
図。
【図３】この発明の第２の他の実施例を説明するための
断面図。
断面図。
【図４】この発明の第３の他の実施例を説明するための
断面図。
断面図。
【図５】この発明の第４の他の実施例を説明するための
断面図。
断面図。
【図６】この発明の第５の他の実施例を説明するための
断面図。
断面図。
【図７】従来の回路基板のシールド装置を説明するため
めの断面図。
めの断面図。
【図８】従来の他の回路基板のシールド装置を説明する
ためめの断面図。
ためめの断面図。
１３，１３１，１３２…回路基板、１４，１８，２５，
２９，３９，４０…接続ランド、１５，２０，２６，３
０，３５，３６…電子部品、１６，１９，２７，３１…
接続パッド、１７，２１，２８，３２…バンプ、２２，
２３…樹脂、３３，３４，５２…凹部、
２９，３９，４０…接続ランド、１５，２０，２６，３
０，３５，３６…電子部品、１６，１９，２７，３１…
接続パッド、１７，２１，２８，３２…バンプ、２２，
２３…樹脂、３３，３４，５２…凹部、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉岡 心平 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝マルチメディア技術研究所内
Claims (21)
- 【請求項１】 絶縁基板に回路パターンを固着して形成
した回路基板と、 前記回路基板に電気的に接続された、電波吸収または電
波反射を行うためのシールド部材を有する第１の電子部
品と、 前記回路基板の前記第１の電子部品が接続された面の反
対面の前記第１の電子部品に対向する箇所に電気的に接
続された、電波吸収または電波反射を行うためのシール
ド部材を有する第２の電子部品とからなることを特徴と
する回路基板のシールド装置。 - 【請求項２】 前記第１の電子部品と前記第２の電子部
品の間に、少なくとも１個の第３の電子部品が配置され
たことを特徴とする請求項１記載の回路基板のシールド
装置。 - 【請求項３】 前記第１の電子部品と前記第２の電子部
品の間に配置された第３の電子部品は、前記第１の電子
部品に電気的に接続されていることを特徴とする請求項
２記載の回路基板のシールド装置。 - 【請求項４】 前記第１の電子部品と前記第２の電子部
品の間に配置された第３の電子部品は、前記第２の電子
部品に電気的に接続されていることを特徴とする請求項
２記載の回路基板のシールド装置。 - 【請求項５】 前記第１の電子部品と前記第２の電子部
品の間に複数個第３の電子部品が配置され、前記複数個
の第３の電子部品は前記第１および第２の電子部品にそ
れぞれ電気的に接続されていることを特徴とする請求項
２記載の回路基板のシールド装置。 - 【請求項６】 前記回路基板の前記第３の電子部品が配
置される位置に対応する箇所に、凹部或いは開口部が形
成されていることを特徴とする請求項３または４または
５記載の回路基板のシールド装置。 - 【請求項７】 前記回路基板に凹部を形成し、前記第３
の電子部品は、前記回路基板に形成された凹部内に配置
され、電気的に接続されていることを特徴とする請求項
７記載の回路基板のシールド装置。 - 【請求項８】 前記回路基板の、前記第３の電子部品が
配置される位置に対応する部分が、屈曲していることを
特徴とする請求項２記載の回路基板のシールド装置。 - 【請求項９】 前記第１および第２の電子部品は、能動
素子または能動素子により構成される複合部品であるこ
とを特徴とする請求項１記載の回路基板のシールド装
置。 - 【請求項１０】 前記第１および第２の電子部品は、受
動素子または受動素子により構成される複合部品である
ことを特徴とする請求項１記載の回路基板のシールド装
置。 - 【請求項１１】 前記第１および第２の電子部品は、能
動素子および受動素子により構成される複合部品である
ことを特徴とする請求項１記載の回路基板のシールド装
置。 - 【請求項１２】 前記第１および第２の電子部品は、導
電性を有する半導体材料により構成されていることを特
徴とする請求項１記載の回路基板のシールド装置。 - 【請求項１３】 前記導電性を有する半導体材料はシリ
コンであることを特徴とする請求項１２記載の回路基板
のシールド装置。 - 【請求項１４】 前記第１および第２の電子部品は、絶
縁性を有する半導体材料により構成されており、裏面に
基準電位を有する金属層が形成されていることを特徴と
する請求項１記載の回路基板のシールド装置。 - 【請求項１５】 前記絶縁性を有する半導体材料はガリ
ウムひ素であることを特徴とする請求項１４記載の回路
基板のシールド装置。 - 【請求項１６】 前記第１および第２の電子部品は、絶
縁性を有する磁性体材料により構成されていることを特
徴とする請求項１記載の回路基板のシールド装置。 - 【請求項１７】 前記絶縁性を有する磁性体材料はフェ
ライトであることを特徴とする請求項１６記載の回路基
板のシールド装置。 - 【請求項１８】 前記第１および第２の電子部品は、少
なくとも一方の面または内層面が、電波吸収または電波
反射を行うためのシールド層により覆われている絶縁部
材により構成されていることを特徴とする請求項１記載
の回路基板のシールド装置。 - 【請求項１９】 前記絶縁回路基板に形成されたシール
ド層は、絶縁性を有する磁性体層であることを特徴とす
る請求項１８記載の回路基板のシールド装置。 - 【請求項２０】 前記絶縁回路基板に形成されたシール
ド層は、基準電位を有する金属層であることを特徴とす
る請求項１８記載の回路基板のシールド装置。 - 【請求項２１】 前記第１および第２の電子部品は、表
面に絶縁層および配線層を有する金属部材により構成さ
れていることを特徴とする請求項１記載の回路基板のシ
ールド装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5703095A JPH08255993A (ja) | 1995-03-16 | 1995-03-16 | 回路基板のシールド装置 |
| EP96300122A EP0732107A3 (en) | 1995-03-16 | 1996-01-08 | Screen device for circuit substrate |
| US08/607,875 US5808878A (en) | 1995-03-16 | 1996-02-29 | Circuit substrate shielding device |
| KR1019960006960A KR960036881A (ko) | 1995-03-16 | 1996-03-15 | 회로기판의 실드 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5703095A JPH08255993A (ja) | 1995-03-16 | 1995-03-16 | 回路基板のシールド装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08255993A true JPH08255993A (ja) | 1996-10-01 |
Family
ID=13044052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5703095A Withdrawn JPH08255993A (ja) | 1995-03-16 | 1995-03-16 | 回路基板のシールド装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08255993A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| WO2014167871A1 (ja) * | 2013-04-10 | 2014-10-16 | 株式会社村田製作所 | 半導体装置 |
| JP2017183531A (ja) * | 2016-03-30 | 2017-10-05 | Tdk株式会社 | 電子部品搭載基板 |
-
1995
- 1995-03-16 JP JP5703095A patent/JPH08255993A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013115290A (ja) * | 2011-11-30 | 2013-06-10 | Fujitsu Semiconductor Ltd | 半導体装置及び半導体装置の製造方法 |
| WO2014167871A1 (ja) * | 2013-04-10 | 2014-10-16 | 株式会社村田製作所 | 半導体装置 |
| JP2017183531A (ja) * | 2016-03-30 | 2017-10-05 | Tdk株式会社 | 電子部品搭載基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5808878A (en) | Circuit substrate shielding device | |
| JP3858854B2 (ja) | 積層型半導体装置 | |
| US6842093B2 (en) | Radio frequency circuit module on multi-layer substrate | |
| US6777620B1 (en) | Circuit board | |
| US9713259B2 (en) | Communication module | |
| JPH1154944A (ja) | 回路基板 | |
| JP4567281B2 (ja) | 電磁シールド付きフレキシブル回路基板 | |
| KR100851683B1 (ko) | 전자파간섭으로 방해받는 전자 장치들의 전자 컴포넌트들 및/또는 회로들 차폐 | |
| US20020055277A1 (en) | Chip carrier for a high-frequency electronic package | |
| US20230189429A1 (en) | Module | |
| JPH08255993A (ja) | 回路基板のシールド装置 | |
| JP2002026178A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
| JPH1117063A (ja) | 半導体チップ実装用回路基板、半導体チップ収納用パッケージ、及び半導体デバイス | |
| KR101053296B1 (ko) | 전자파 차폐 기능을 갖는 전자 장치 | |
| JP2005050868A (ja) | 電子装置 | |
| JPH09252191A (ja) | 回路基板装置 | |
| JP2005079762A (ja) | 高周波回路モジュール及び高周波回路基板 | |
| JP3617684B2 (ja) | 回路基板装置 | |
| JPH08255811A (ja) | 電子部品の接続装置 | |
| JP2940478B2 (ja) | シールド付き表面実装部品 | |
| JP2004071772A (ja) | 高周波パッケージ | |
| JP2005235944A (ja) | 電子デバイスおよびその製造方法 | |
| JPH10104584A (ja) | 液晶表示装置 | |
| JP3797761B2 (ja) | 半導体装置 | |
| JPH10163268A (ja) | 半導体装置の実装構造、およびそれを用いた通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020604 |