JPH0787201B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0787201B2 JPH0787201B2 JP5009633A JP963393A JPH0787201B2 JP H0787201 B2 JPH0787201 B2 JP H0787201B2 JP 5009633 A JP5009633 A JP 5009633A JP 963393 A JP963393 A JP 963393A JP H0787201 B2 JPH0787201 B2 JP H0787201B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- copper core
- bumps
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップを基板に
フェースダウンボンディングするフリップチップ構造の
半導体装置に関する。
フェースダウンボンディングするフリップチップ構造の
半導体装置に関する。
【０００２】
【従来の技術】半導体チップに電極接続用のはんだバン
プを形成するとともに、基板上にもはんだバンプに対応
する接続用電極を設け、はんだバンプと接続用電極とを
一括して接合する、いわゆるＣＣＢ法によるフリップチ
ップ構造の半導体装置の例としては、例えば特開平３−
１６１５９号公報、特開平３−４９２４６号公報、およ
び特開平３−１８５８５号公報に記載があるがこれらに
ついて説明する。図５は特開平３−１６１５９号公報の
例である。基板１にはまず貫通孔５が設けられその周囲
の半導体チップ２が接続される領域に複数の電極３と、
それらを取り囲むようにはんだ接合部４が設けられてい
る。貫通孔５のチップ接続面と反対側ははんだで封止で
きるようにメタライズ６が形成されている。半導体チッ
プ２はパッド上にはんだバンプ７が形成されておりチッ
プ周囲にははんだ接合部４に対応する様にはんだ枠８が
取付けられている。（図５ａ） 基板１の電極３に半導
体チップ２を位置決めしてから加熱炉に通して電極接続
と封止（以降チップシールと呼ぶ）を同時に行う。（図
５ｂ） その後に貫通孔５をはんだ２８により閉じて気
密封止する。（図５ｃ） 図６は特開平３−４９２４６
号公報の例である。シリコン配線基板９の中央部に半導
体チップ２がＣＣＢバンプ１０を介して実装されてい
る。半導体チップ２の素子形成面ははんだバンプ７の周
囲を囲む様に設けられた封止部１１によって気密封止さ
れている。また、シリコン配線基板９がＴＡＢ用バンプ
１３を介してフィルムキャリア１２のリード１４に接続
された、いわゆるＴＡＢ構造となっている。図７，図
８、および図９は特開平３−１８５８５号公報の例であ
る。図７は液冷状態における半導体チップ２への冷却板
２４が加圧接触している状態図である。基板１には半導
体チップ２がはんだバンプ７とはんだ枠８で接続されて
いる。同様に基板１は回路基板２３に接続されている。
半導体チップ２の裏面に冷却板２４がバネ２７により押
しつけられ伝熱冷却が行なわれる。図８は半導体チップ
２または基板１に相当しその接続面から見た図である。
半導体チップで言えばはんだバンプ７とその周囲を囲む
様にはんだ枠８が設けられている。図９は図８のはんだ
枠８が半導体チップの各辺に分割して設けられた例であ
り、この場合にはチップシール構造とはなっていない。
これらの従来技術においてチップシール構造を採用する
ことは製品の使用状態におけるチップ素子形成面の汚染
を防止するという目的があった。また接続面積を極力増
大して熱伝導による放熱効果を出す事や、半導体チップ
にかかる圧力をはんだ枠８に分散してはんだバンプ７の
破壊を防止するという目的があった。
プを形成するとともに、基板上にもはんだバンプに対応
する接続用電極を設け、はんだバンプと接続用電極とを
一括して接合する、いわゆるＣＣＢ法によるフリップチ
ップ構造の半導体装置の例としては、例えば特開平３−
１６１５９号公報、特開平３−４９２４６号公報、およ
び特開平３−１８５８５号公報に記載があるがこれらに
ついて説明する。図５は特開平３−１６１５９号公報の
例である。基板１にはまず貫通孔５が設けられその周囲
の半導体チップ２が接続される領域に複数の電極３と、
それらを取り囲むようにはんだ接合部４が設けられてい
る。貫通孔５のチップ接続面と反対側ははんだで封止で
きるようにメタライズ６が形成されている。半導体チッ
プ２はパッド上にはんだバンプ７が形成されておりチッ
プ周囲にははんだ接合部４に対応する様にはんだ枠８が
取付けられている。（図５ａ） 基板１の電極３に半導
体チップ２を位置決めしてから加熱炉に通して電極接続
と封止（以降チップシールと呼ぶ）を同時に行う。（図
５ｂ） その後に貫通孔５をはんだ２８により閉じて気
密封止する。（図５ｃ） 図６は特開平３−４９２４６
号公報の例である。シリコン配線基板９の中央部に半導
体チップ２がＣＣＢバンプ１０を介して実装されてい
る。半導体チップ２の素子形成面ははんだバンプ７の周
囲を囲む様に設けられた封止部１１によって気密封止さ
れている。また、シリコン配線基板９がＴＡＢ用バンプ
１３を介してフィルムキャリア１２のリード１４に接続
された、いわゆるＴＡＢ構造となっている。図７，図
８、および図９は特開平３−１８５８５号公報の例であ
る。図７は液冷状態における半導体チップ２への冷却板
２４が加圧接触している状態図である。基板１には半導
体チップ２がはんだバンプ７とはんだ枠８で接続されて
いる。同様に基板１は回路基板２３に接続されている。
半導体チップ２の裏面に冷却板２４がバネ２７により押
しつけられ伝熱冷却が行なわれる。図８は半導体チップ
２または基板１に相当しその接続面から見た図である。
半導体チップで言えばはんだバンプ７とその周囲を囲む
様にはんだ枠８が設けられている。図９は図８のはんだ
枠８が半導体チップの各辺に分割して設けられた例であ
り、この場合にはチップシール構造とはなっていない。
これらの従来技術においてチップシール構造を採用する
ことは製品の使用状態におけるチップ素子形成面の汚染
を防止するという目的があった。また接続面積を極力増
大して熱伝導による放熱効果を出す事や、半導体チップ
にかかる圧力をはんだ枠８に分散してはんだバンプ７の
破壊を防止するという目的があった。
【０００３】
【発明が解決しようとする課題】上述した従来のフリッ
プチップ構造の半導体装置は、半導体チップの電極には
んだバンプを形成し基板の電極と加熱接続する。この時
に両者の接続が完璧に行なわれる為にフラックスを使用
するが、チップシールした従来構造であるとフラックス
洗浄ができない欠点があった。また、最近のフリップチ
ップ実装に使用される半導体チップは、高集積，高速，
ハイパワーである為放熱方法を充分考慮しなければなら
ない。その場合基板とチップの接続した隙間に空気の流
れや液体の流れを作って直接冷却する方法が効率の良い
方法であるがこの方法が採用できない欠点があった。ま
た、従来のはんだバンプ構造はバンプがはんだだけでで
きている為動作時の温度上昇による基板と半導体チップ
面からの圧力に対して、あるいは温度サイクル等の熱応
力による平面方向のズレに対して弱くはんだ接続部が変
形してショートしたり破断したりする恐れがあった。更
にチップ内部への電源の供給はＣＣＢバンプまたははん
だバンプだけから行われていた為基板の配線抵抗が高く
微小なＣＣＢバンプまたははんだバンプの抵抗も高い為
全体としてかなりの抵抗を持っており電源電圧の降下を
生じる欠点を持っていた。ＧＮＤについても抵抗が高い
とノイズ発生の原因となる欠点を持っていた。また、最
近のチップでは高集積化に伴いその配線構造が複雑な多
層配線構造となっており、チップにバンプを形成するさ
いの取扱いによりチップの配線を破壊してしまうという
問題があった。
プチップ構造の半導体装置は、半導体チップの電極には
んだバンプを形成し基板の電極と加熱接続する。この時
に両者の接続が完璧に行なわれる為にフラックスを使用
するが、チップシールした従来構造であるとフラックス
洗浄ができない欠点があった。また、最近のフリップチ
ップ実装に使用される半導体チップは、高集積，高速，
ハイパワーである為放熱方法を充分考慮しなければなら
ない。その場合基板とチップの接続した隙間に空気の流
れや液体の流れを作って直接冷却する方法が効率の良い
方法であるがこの方法が採用できない欠点があった。ま
た、従来のはんだバンプ構造はバンプがはんだだけでで
きている為動作時の温度上昇による基板と半導体チップ
面からの圧力に対して、あるいは温度サイクル等の熱応
力による平面方向のズレに対して弱くはんだ接続部が変
形してショートしたり破断したりする恐れがあった。更
にチップ内部への電源の供給はＣＣＢバンプまたははん
だバンプだけから行われていた為基板の配線抵抗が高く
微小なＣＣＢバンプまたははんだバンプの抵抗も高い為
全体としてかなりの抵抗を持っており電源電圧の降下を
生じる欠点を持っていた。ＧＮＤについても抵抗が高い
とノイズ発生の原因となる欠点を持っていた。また、最
近のチップでは高集積化に伴いその配線構造が複雑な多
層配線構造となっており、チップにバンプを形成するさ
いの取扱いによりチップの配線を破壊してしまうという
問題があった。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
基板に信号・電源・ＧＮＤ用ＣＣＢバンプ、その周囲に
分割された大面積の円形の複数の電源・ＧＮＤ用接続部
とを設け、チップには信号・電源・ＧＮＤ用ＣＣＢバン
プおよび電源・ＧＮＤ用接続部とそれぞれ対応する位置
に接続部を設け、基板とチップをはんだにより接続した
ことを特徴としている。
基板に信号・電源・ＧＮＤ用ＣＣＢバンプ、その周囲に
分割された大面積の円形の複数の電源・ＧＮＤ用接続部
とを設け、チップには信号・電源・ＧＮＤ用ＣＣＢバン
プおよび電源・ＧＮＤ用接続部とそれぞれ対応する位置
に接続部を設け、基板とチップをはんだにより接続した
ことを特徴としている。
【０００５】また、電源・ＧＮＤ用接続部と信号・電源
・ＧＮＤ用ＣＣＢバンプとを接続する基板上の配線導体
が全長にわたりチップ上の配線導体とはんだ接続されて
いることを特徴としている。
・ＧＮＤ用ＣＣＢバンプとを接続する基板上の配線導体
が全長にわたりチップ上の配線導体とはんだ接続されて
いることを特徴としている。
【０００６】また、いずれの信号・電源・ＧＮＤ用ＣＣ
Ｂバンプおよび電源・ＧＮＤ用接続部の内部には銅コア
が埋め込まれている事を特徴としている。
Ｂバンプおよび電源・ＧＮＤ用接続部の内部には銅コア
が埋め込まれている事を特徴としている。
【０００７】
【作用】上述した構成によれば、チップと基板とのはん
だ接続部に有機溶剤が進入することが可能であり、リフ
ロー時にはんだ接続部に付着したフラックスを洗浄によ
り除去することができる。また、チップ周囲に分割され
た大面積の電源、ＧＮＤ接続部が複数設けられている為
電源電圧降下並びにノイズ発生が最小限に抑えられる。
更にはんだ接続部面積が増大するので基板とチップの接
続強度が増加するとともに基板への熱伝導量が増大し放
熱性向上に寄与する。また、半導体チップ裏面または基
板面からの静的圧力，震動，衝撃，定加速試験等の機械
加速試験や温度サイクルの様な熱膨張差による熱応力発
生等によるはんだバンプ接続部の破壊防止が銅コアを内
蔵することによって可能となり信頼性を向上することが
できる。また、はんだバンプをチップ側でなくより取扱
いの容易な基板側に形成したのでチップの配線を破壊し
てしまうという問題がなくなった。
だ接続部に有機溶剤が進入することが可能であり、リフ
ロー時にはんだ接続部に付着したフラックスを洗浄によ
り除去することができる。また、チップ周囲に分割され
た大面積の電源、ＧＮＤ接続部が複数設けられている為
電源電圧降下並びにノイズ発生が最小限に抑えられる。
更にはんだ接続部面積が増大するので基板とチップの接
続強度が増加するとともに基板への熱伝導量が増大し放
熱性向上に寄与する。また、半導体チップ裏面または基
板面からの静的圧力，震動，衝撃，定加速試験等の機械
加速試験や温度サイクルの様な熱膨張差による熱応力発
生等によるはんだバンプ接続部の破壊防止が銅コアを内
蔵することによって可能となり信頼性を向上することが
できる。また、はんだバンプをチップ側でなくより取扱
いの容易な基板側に形成したのでチップの配線を破壊し
てしまうという問題がなくなった。
【０００８】
【実施例１】図１，図２は本発明の実施例１の部分断面
図と部分平面図である。（図１は図２のＡ−Ａ′線部の
部分断面図である。）以下、本実施例１の半導体装置を
図１，図２により説明する。アルミナ，窒化アルミニウ
ム等のセラミックからなる基板１の表面に円形の信号・
電源・ＧＮＤ用ＣＣＢバンプ１０が銅コア１５の表面に
はんだメッキされて形成されている。更に同一構造であ
り大口径のＣＣＢバンプが電源・ＧＮＤ接続部１７とし
てＣＣＢバンプ１０の周囲に形成されている。そして、
半導体チップ２が素子形成面を下方にしてはんだにより
基板１に接続されている。半導体チップ２のバンプとの
接続電極は半導体チップ２の表面にチタン，窒化チタ
ン，金の順に積層して形成したものである。そして、基
板周囲に枠状に形成されたシールリング１６部とアルミ
ナ，窒化アルミニウム等のセラミックからなるキャップ
１８とがＡｕ−Ｓｎ共晶合金により接続され気密封止が
行なわれている。キャップ１８は半導体チップ２を搭載
できる凹部形状を有し、その凹部低面１９と半導体チッ
プ裏面とが、はんだ，Ａｕ−Ｓｎ共晶合金等により接続
されている。凹部低面１９にはあらかじめ半導体チップ
２の裏面と接続するためのタングステンメタライズが施
されそのメタライズ部はキャップシール部２０にスルー
ホール２１を介して電気的導通が取られている。基板１
のチップ接続面の反対側にはニッケル，金の順にメッキ
された銅コアが形成されておりこの銅コアとセラミック
またはガラス−エポキシからなる回路基板２３とがはん
だにより接続されている。基板１両面のＣＣＢバンプ同
志の接続はスルーホール２１で行なわれている。半導体
チップと基板とを確実に接続するためには各ＣＣＢバン
プの高さと表面状態が均一であることが重要であり、こ
のためスルーホール２１はＣＣＢバンプ直下からはずれ
た位置に設けられている。
図と部分平面図である。（図１は図２のＡ−Ａ′線部の
部分断面図である。）以下、本実施例１の半導体装置を
図１，図２により説明する。アルミナ，窒化アルミニウ
ム等のセラミックからなる基板１の表面に円形の信号・
電源・ＧＮＤ用ＣＣＢバンプ１０が銅コア１５の表面に
はんだメッキされて形成されている。更に同一構造であ
り大口径のＣＣＢバンプが電源・ＧＮＤ接続部１７とし
てＣＣＢバンプ１０の周囲に形成されている。そして、
半導体チップ２が素子形成面を下方にしてはんだにより
基板１に接続されている。半導体チップ２のバンプとの
接続電極は半導体チップ２の表面にチタン，窒化チタ
ン，金の順に積層して形成したものである。そして、基
板周囲に枠状に形成されたシールリング１６部とアルミ
ナ，窒化アルミニウム等のセラミックからなるキャップ
１８とがＡｕ−Ｓｎ共晶合金により接続され気密封止が
行なわれている。キャップ１８は半導体チップ２を搭載
できる凹部形状を有し、その凹部低面１９と半導体チッ
プ裏面とが、はんだ，Ａｕ−Ｓｎ共晶合金等により接続
されている。凹部低面１９にはあらかじめ半導体チップ
２の裏面と接続するためのタングステンメタライズが施
されそのメタライズ部はキャップシール部２０にスルー
ホール２１を介して電気的導通が取られている。基板１
のチップ接続面の反対側にはニッケル，金の順にメッキ
された銅コアが形成されておりこの銅コアとセラミック
またはガラス−エポキシからなる回路基板２３とがはん
だにより接続されている。基板１両面のＣＣＢバンプ同
志の接続はスルーホール２１で行なわれている。半導体
チップと基板とを確実に接続するためには各ＣＣＢバン
プの高さと表面状態が均一であることが重要であり、こ
のためスルーホール２１はＣＣＢバンプ直下からはずれ
た位置に設けられている。
【０００９】この様な半導体装置を組み立てるには、例
えば次の様にする。まず、基板１と半導体チップ２をフ
リップチップボンダーでアライメントした後フラックス
を使用しながら窒素雰囲気中で加熱して基板上のＣＣＢ
バンプ１０，大口径の電源・ＧＮＤ用接続部１７と半導
体チップ２の接続電極とを接続する。その後有機溶剤で
洗浄して接続に使用したフラックスを除去する。次にシ
ールリング１６上、チップ裏面上にＡｕ−Ｓｎプリフォ
ームを置いてからキャップ１８を乗せて加圧しながら窒
素雰囲気中で加熱しキャップシール部２０を接続封止す
る。次に、セラミックまたはガラス−エポキシからなる
回路基板２３に半導体チップ２が実装された基板１を通
常のリフロー法によりはんだ接続すると本発明の半導体
装置が完成する。
えば次の様にする。まず、基板１と半導体チップ２をフ
リップチップボンダーでアライメントした後フラックス
を使用しながら窒素雰囲気中で加熱して基板上のＣＣＢ
バンプ１０，大口径の電源・ＧＮＤ用接続部１７と半導
体チップ２の接続電極とを接続する。その後有機溶剤で
洗浄して接続に使用したフラックスを除去する。次にシ
ールリング１６上、チップ裏面上にＡｕ−Ｓｎプリフォ
ームを置いてからキャップ１８を乗せて加圧しながら窒
素雰囲気中で加熱しキャップシール部２０を接続封止す
る。次に、セラミックまたはガラス−エポキシからなる
回路基板２３に半導体チップ２が実装された基板１を通
常のリフロー法によりはんだ接続すると本発明の半導体
装置が完成する。
【００１０】ここで基板１上にＣＣＢバンプを形成する
方法について説明する。まずアルミナまたは窒化アルミ
ニウムからなる基板を準備する。この基板のスルーホー
ル２１となる部分にはタングステンペーストが埋め込ま
れ焼成されている。またバンプが作成される部分にはバ
ンプと基板の密着強度を上げるためタングステンのメタ
ライズが施されている。この基板の全面にメッキ電極と
なる薄い銅の下地層をスパッタ等により付着する。次に
ドライフィルム（レジスト膜）を基板に付着し、ＣＣＢ
バンプ１０、電源・ＧＮＤ接続部１７，シールリング１
６，配線導体２２の銅コアのパターンを有するマスクを
使い露光し、現像を行う。次に銅を電解メッキにより付
着し、ドライフィルム，下地層を除去すると銅コアが完
成する。次に半導体チップ側の銅コアにチップとの接続
用となるはんだをメッキする。回路基板２３側の銅コア
も同様に形成されるが、回路基板側の銅コアにはニッケ
ルと金が順にメッキされて基板１が完成する。
方法について説明する。まずアルミナまたは窒化アルミ
ニウムからなる基板を準備する。この基板のスルーホー
ル２１となる部分にはタングステンペーストが埋め込ま
れ焼成されている。またバンプが作成される部分にはバ
ンプと基板の密着強度を上げるためタングステンのメタ
ライズが施されている。この基板の全面にメッキ電極と
なる薄い銅の下地層をスパッタ等により付着する。次に
ドライフィルム（レジスト膜）を基板に付着し、ＣＣＢ
バンプ１０、電源・ＧＮＤ接続部１７，シールリング１
６，配線導体２２の銅コアのパターンを有するマスクを
使い露光し、現像を行う。次に銅を電解メッキにより付
着し、ドライフィルム，下地層を除去すると銅コアが完
成する。次に半導体チップ側の銅コアにチップとの接続
用となるはんだをメッキする。回路基板２３側の銅コア
も同様に形成されるが、回路基板側の銅コアにはニッケ
ルと金が順にメッキされて基板１が完成する。
【００１１】以上説明した本発明の実施例１によれば、
以下の効果を得ることができる。本発明のＣＣＢバンプ
は銅コアを内蔵しメッキ被服されたはんだで基板と接続
するので接続時の加熱によりバンプ全体が溶けることが
なくハンダショートが防止できる。またこのことにより
製造の作業が容易となり品質が安定する。
以下の効果を得ることができる。本発明のＣＣＢバンプ
は銅コアを内蔵しメッキ被服されたはんだで基板と接続
するので接続時の加熱によりバンプ全体が溶けることが
なくハンダショートが防止できる。またこのことにより
製造の作業が容易となり品質が安定する。
【００１２】またチップと基板，基板と回路基板の間で
面に対して直角方向のが外力または内部応力に対して全
バンプの銅コアが力を受けて応力分散し、面に対して水
平方向のが外力または内部応力に対しては大口径の電源
・ＧＮＤ接続部１７の銅コア１５が大部分の力を受けて
内部のＣＣＢバンプ１０の破壊を防止する効果があり信
頼性が向上する。
面に対して直角方向のが外力または内部応力に対して全
バンプの銅コアが力を受けて応力分散し、面に対して水
平方向のが外力または内部応力に対しては大口径の電源
・ＧＮＤ接続部１７の銅コア１５が大部分の力を受けて
内部のＣＣＢバンプ１０の破壊を防止する効果があり信
頼性が向上する。
【００１３】
【実施例２】次に本発明の実施例２を説明する。図３は
実施例２の部分断面図、図４は実施例２の部分平面図で
ある。（図３は図４のＡ−Ａ′線部の部分断面図であ
る。）実施例１との違いは電源・ＧＮＤ接続部１７と対
辺側の電源・ＧＮＤ接続部１７を直接配線導体２２で接
続すると共に半導体チップ２にもはんだ接続されている
点である。これにより電源・ＧＮＤがさらに強化され、
半導体チップ内の供給電源電圧降下とノイズ発生が抑制
される。その他の部分は実施例１と同じである。
実施例２の部分断面図、図４は実施例２の部分平面図で
ある。（図３は図４のＡ−Ａ′線部の部分断面図であ
る。）実施例１との違いは電源・ＧＮＤ接続部１７と対
辺側の電源・ＧＮＤ接続部１７を直接配線導体２２で接
続すると共に半導体チップ２にもはんだ接続されている
点である。これにより電源・ＧＮＤがさらに強化され、
半導体チップ内の供給電源電圧降下とノイズ発生が抑制
される。その他の部分は実施例１と同じである。
【００１４】
【発明の効果】以上説明したように本発明は、半導体チ
ップ周辺の大口径のＣＣＢバンプで電源とＧＮＤ接続部
を構成する事によって、１）はんだ接続時のフラックス
を洗浄する有機溶剤の流通が確保できるのでフラックス
除去が可能となる。２）同様に冷却する時に空冷，液冷
の空気流または液流が基板と半導体チップの間隙に流通
させる事ができるので冷却効果がでる。３）電源ＧＮＤ
を沢山設ける事によって基板内、半導体チップ内の供給
電源電圧降下の防止と大電流の供給を可能としノイズ発
生を抑制可能とした。４）半導体チップと基板、基板と
回路基板間でＣＣＢバンプ接続部にかかる機械的応力、
熱的応力に対して大口径の電源・ＧＮＤ接続部がこれを
受けてＣＣＢバンプ接続部の破壊を防止する効果があ
る。例えば窒化アルミニウム基板で温度サイクル試験
（−６５℃〜＋１５０℃）において大口径の電源、ＧＮ
Ｄ接続部無しでは、１００サイクルで１００％ＣＣＢバ
ンプ接続部が破壊した。しかし、有りの場合は、１００
０サイクルにおいてもＣＣＢバンプ接続部の破壊の発生
はなかった。また放熱性については、チップシール（気
密性確保）したものと分割してはんだ接続したものの熱
抵抗の差は、分割してはんだ接続したものの方が２０〜
３０％低い値が得られた。また電源・ＧＮＤの配線抵抗
も従来例は１００ｍΩ有ったが本発明では１０〜２０ｍ
Ωに低減した。
ップ周辺の大口径のＣＣＢバンプで電源とＧＮＤ接続部
を構成する事によって、１）はんだ接続時のフラックス
を洗浄する有機溶剤の流通が確保できるのでフラックス
除去が可能となる。２）同様に冷却する時に空冷，液冷
の空気流または液流が基板と半導体チップの間隙に流通
させる事ができるので冷却効果がでる。３）電源ＧＮＤ
を沢山設ける事によって基板内、半導体チップ内の供給
電源電圧降下の防止と大電流の供給を可能としノイズ発
生を抑制可能とした。４）半導体チップと基板、基板と
回路基板間でＣＣＢバンプ接続部にかかる機械的応力、
熱的応力に対して大口径の電源・ＧＮＤ接続部がこれを
受けてＣＣＢバンプ接続部の破壊を防止する効果があ
る。例えば窒化アルミニウム基板で温度サイクル試験
（−６５℃〜＋１５０℃）において大口径の電源、ＧＮ
Ｄ接続部無しでは、１００サイクルで１００％ＣＣＢバ
ンプ接続部が破壊した。しかし、有りの場合は、１００
０サイクルにおいてもＣＣＢバンプ接続部の破壊の発生
はなかった。また放熱性については、チップシール（気
密性確保）したものと分割してはんだ接続したものの熱
抵抗の差は、分割してはんだ接続したものの方が２０〜
３０％低い値が得られた。また電源・ＧＮＤの配線抵抗
も従来例は１００ｍΩ有ったが本発明では１０〜２０ｍ
Ωに低減した。
【図１】本発明実施例１の半導体装置の断面図である。
【図２】本発明実施例１の半導体装置の平面図である。
【図３】本発明実施例２の半導体装置の断面図である。
【図４】本発明実施例２の半導体装置の平面図である。
【図５】従来のフリップチップ接続の第１例の断面図で
ある。
ある。
【図６】従来のフリップチップ接続の第２例の斜視図で
ある。
ある。
【図７】従来のフリップチップ接続の第３例の断面図で
ある。
ある。
【図８】図７における半導体チップまたは基板の構造を
示す平面図である。
示す平面図である。
【図９】図７における半導体チップまたは基板の構造を
示す平面図である。
示す平面図である。
１ 基板 ２ 半導体チップ ３ 電極 ４ はんだ接合部 ５ 貫通孔 ６ メタライズ ７ はんだバンプ ８ はんだ枠 ９ シリコン配線基板 １０ ＣＣＢバンプ １１ 封止部 １２ フィルムキャリア １３ ＴＡＢ用バンプ １４ リード １５ 銅コア １６ シールリング １７ 電源・ＧＮＤ接続部 １８ キャップ １９ 凹部底面 ２０ キャップシール部 ２１ スルーホール ２２ 配線導体 ２３ 回路基板 ２４ 冷却板 ２５ 冷却パイプ ２６ 蛇腹 ２７ バネ ２８ はんだ
Claims (5)
- 【請求項１】 基板に設けたバンプと半導体チップに設
けた電極とを接続してなるフリップチップ構造の半導体
装置において、半導体チップの外周を包囲するように設
けられた複数の大口径銅コア内蔵バンプと前記大口径銅
コア内蔵バンプに包囲されて設けられた複数の小口径銅
コア内蔵バンプとを有する基板と半導体チップとを接続
した事を特徴とするフリップチップ構造の半導体装置。 - 【請求項２】 前記大口径銅コア内蔵バンプから前記半
導体チップ内部の電極に接続される前記小口径銅コア内
蔵バンプまで配線導体が前記基板上に設けられ前記配線
導体の表面がチップ上の配線と接続されていることを特
徴とする請求項１記載のフリップチップ構造の半導体装
置。 - 【請求項３】 前記大口径銅コア内蔵バンプが前記半導
体チップへの電源供給に使用されていることを特徴とす
る請求項１記載のフリップチップ構造の半導体装置。 - 【請求項４】 両面に前記銅コア内蔵バンプが形成され
た前記基板の表面の前記銅コア内蔵バンプと前記半導体
チップが接続され、前記基板の裏面の前記銅コア内蔵バ
ンプが回路基板に接続されていることを特徴とするフリ
ップチップ構造の半導体装置。 - 【請求項５】 前記基板表面の前記銅コア内蔵バンプと
前記基板裏面の前記銅コア内蔵バンプがスルーホールで
接続され、前記スルーホールは前記銅コア内蔵バンプ直
下からはずれた位置に設けられていることを特徴とする
請求項４記載のフリップチップ構造の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5009633A JPH0787201B2 (ja) | 1993-01-25 | 1993-01-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5009633A JPH0787201B2 (ja) | 1993-01-25 | 1993-01-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232201A JPH06232201A (ja) | 1994-08-19 |
| JPH0787201B2 true JPH0787201B2 (ja) | 1995-09-20 |
Family
ID=11725646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5009633A Expired - Lifetime JPH0787201B2 (ja) | 1993-01-25 | 1993-01-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787201B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997017766A1 (en) * | 1995-11-06 | 1997-05-15 | Seiko Epson Corporation | Communication device |
| JPH10163268A (ja) | 1996-12-03 | 1998-06-19 | Seiko Epson Corp | 半導体装置の実装構造、およびそれを用いた通信装置 |
-
1993
- 1993-01-25 JP JP5009633A patent/JPH0787201B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232201A (ja) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US6208025B1 (en) | Microelectronic component with rigid interposer | |
| JP2570637B2 (ja) | Ｍｃｍキャリア | |
| US20010048591A1 (en) | Microelectronics component with rigid interposer | |
| JPH06244231A (ja) | 気密半導体デバイスおよびその製造方法 | |
| JP2001060645A (ja) | 半導体ダイスの基板への取付用介在物 | |
| JPH05226487A (ja) | 半導体装置 | |
| JP2000208675A (ja) | 半導体装置およびその製造方法 | |
| JPH0787201B2 (ja) | 半導体装置 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2646989B2 (ja) | チップキャリア | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH08107164A (ja) | 半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP2001044307A (ja) | 半導体装置およびその製造方法 | |
| JP2841790B2 (ja) | フラットパッケージ | |
| JP2715974B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0831966A (ja) | 半導体集積回路装置 | |
| JPH0334445A (ja) | 半導体集積回路装置およびその封止構造 | |
| JP2730304B2 (ja) | 半導体装置 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JPH08181168A (ja) | 半導体装置 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JPH03237747A (ja) | 半導体装置 | |
| JPH10189819A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960312 |