JPH0661368A - フリップチップ型半導体装置 - Google Patents
フリップチップ型半導体装置Info
- Publication number
- JPH0661368A JPH0661368A JP4208671A JP20867192A JPH0661368A JP H0661368 A JPH0661368 A JP H0661368A JP 4208671 A JP4208671 A JP 4208671A JP 20867192 A JP20867192 A JP 20867192A JP H0661368 A JPH0661368 A JP H0661368A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- sealing
- substrate
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】配線基板１Ａに設けられた突起電極１２，封止
壁１８と半導体チップ上の端子用電極３ａとの封止用電
極１９がお互いに位置決めして半田接続したフリップチ
ップ構造の半導体装置。 【効果】封止壁と封止用電極が接続され配線基板とチッ
プのみで気密封止が得られる。又、この構造は接続部面
積が均等に全面に渡ってあるので応力分散により破壊し
ない。更に封止電極は電源、ＧＮＤラインにも利用でき
る。
壁１８と半導体チップ上の端子用電極３ａとの封止用電
極１９がお互いに位置決めして半田接続したフリップチ
ップ構造の半導体装置。 【効果】封止壁と封止用電極が接続され配線基板とチッ
プのみで気密封止が得られる。又、この構造は接続部面
積が均等に全面に渡ってあるので応力分散により破壊し
ない。更に封止電極は電源、ＧＮＤラインにも利用でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップの電極を
ＣＣＢ法（コントロールド・コラップス・ボンディング
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ））により基板上の電極に接合するフリップチッ
プ型の半導体装置に関する。
ＣＣＢ法（コントロールド・コラップス・ボンディング
（Ｃｏｎｔｒｏｌｌｅｄ Ｃｏｌｌａｐｓｅ Ｂｏｎｄ
ｉｎｇ））により基板上の電極に接合するフリップチッ
プ型の半導体装置に関する。
【０００２】
【従来の技術】従来のＣＣＢ法によるフリップチップ型
半導体装置は、米国特許第３４２９０４０号、特公昭６
３−６４０５５号公報に述べられている。前者について
図５を参照して説明する。
半導体装置は、米国特許第３４２９０４０号、特公昭６
３−６４０５５号公報に述べられている。前者について
図５を参照して説明する。
【０００３】配線基板１ａには、配線導体２ａが形成さ
れており基板側端子用電極３ｂの周辺にははんだの流出
防止用の壁４が設けられている。半導体チップ５の端子
用電極３ａにははんだバンプ６ａが事前にリフローによ
り付着されている。はんだ付着形状はほぼ球形をしてい
る。この半導体チップ５ａと配線基板１との接続は、光
学系の位置決め機構の付属した加熱接続装置を用いて両
者の位置を決めてからお互いを接触させて半導体チップ
５ａの自重によりはんだ広がりを壁４により防止しなが
ら接合させることによる。従って接続時の隣接電極との
短絡不良が多発したりはんだ形状が安定せず温度サイク
ル、熱衝撃等により応力破壊にいたる例がしばしばあっ
た。
れており基板側端子用電極３ｂの周辺にははんだの流出
防止用の壁４が設けられている。半導体チップ５の端子
用電極３ａにははんだバンプ６ａが事前にリフローによ
り付着されている。はんだ付着形状はほぼ球形をしてい
る。この半導体チップ５ａと配線基板１との接続は、光
学系の位置決め機構の付属した加熱接続装置を用いて両
者の位置を決めてからお互いを接触させて半導体チップ
５ａの自重によりはんだ広がりを壁４により防止しなが
ら接合させることによる。従って接続時の隣接電極との
短絡不良が多発したりはんだ形状が安定せず温度サイク
ル、熱衝撃等により応力破壊にいたる例がしばしばあっ
た。
【０００４】後者について図６を参照して説明する。配
線基板１ｂはガラス板で出来ており基板側端子用電極３
ｂに対して半導体チップ５ｂが接続される。半導体チッ
プ５ｂの端子用電極３ａにはリフローによりはんだバン
プ６ｂが球形状に形成されている。この半導体チップ５
ｂとガラス製の配線基板１ｂを接合して図の様な鼓型形
状にする方法は、光学系位置決め加熱接続装置を用いて
配線基板１ｂの光透過性を利用して両者の位置合わせを
してからランプ加熱で接続する。鼓型にする方法は、加
熱しながら半導体チップ５ｂを配線基板１からほんの少
し引き離す事によりバンプ中央部がへこみ、鼓型が得ら
れる。この後に半導体チップを覆うように被覆樹脂で固
めてフリップチップ型の半導体装置が完成する。この鼓
型はんだパンブは熱応力分散され信頼性向上に有効であ
る。しかしながら製造方法が複雑になり製造歩留等が低
下することは必然である。
線基板１ｂはガラス板で出来ており基板側端子用電極３
ｂに対して半導体チップ５ｂが接続される。半導体チッ
プ５ｂの端子用電極３ａにはリフローによりはんだバン
プ６ｂが球形状に形成されている。この半導体チップ５
ｂとガラス製の配線基板１ｂを接合して図の様な鼓型形
状にする方法は、光学系位置決め加熱接続装置を用いて
配線基板１ｂの光透過性を利用して両者の位置合わせを
してからランプ加熱で接続する。鼓型にする方法は、加
熱しながら半導体チップ５ｂを配線基板１からほんの少
し引き離す事によりバンプ中央部がへこみ、鼓型が得ら
れる。この後に半導体チップを覆うように被覆樹脂で固
めてフリップチップ型の半導体装置が完成する。この鼓
型はんだパンブは熱応力分散され信頼性向上に有効であ
る。しかしながら製造方法が複雑になり製造歩留等が低
下することは必然である。
【０００５】又、図７は特開昭６３−１２７５５７号公
報記載のフリップチップ型半導体装置の断面図を示す。
配線基板１ｃ上にチップキャリア８がはんだバンプ６ｃ
により接続されその上部に半導体チップ５ｃが同様にハ
ンダバンプ６で接続されている。半導体チップ５ｃの裏
面にはヒートシンク８が熱伝導性グリース９を介して接
着されている。この構造の特徴は、チップキャリア８を
用いて配線基板１ｃと半導体チップ５ｃの応力吸収と半
導体チップ５ｃとヒートシンク８の間に熱伝導性グリー
ス９を介して高発熱量、高発熱密度の熱放散をしている
ことである。
報記載のフリップチップ型半導体装置の断面図を示す。
配線基板１ｃ上にチップキャリア８がはんだバンプ６ｃ
により接続されその上部に半導体チップ５ｃが同様にハ
ンダバンプ６で接続されている。半導体チップ５ｃの裏
面にはヒートシンク８が熱伝導性グリース９を介して接
着されている。この構造の特徴は、チップキャリア８を
用いて配線基板１ｃと半導体チップ５ｃの応力吸収と半
導体チップ５ｃとヒートシンク８の間に熱伝導性グリー
ス９を介して高発熱量、高発熱密度の熱放散をしている
ことである。
【０００６】
【発明が解決しようとする課題】上述した従来のフリッ
プチップ型半導体装置は、半導体チップの端子用電極に
はんだバンプを形成するものである為フラックスを使用
したリフローによりはんだを付着させる。従って半導体
チップ表面の汚染が避けられずその処理に必要以上の工
数が掛かる。また、はんだバンプ形状は球形であり配線
基板への半導体チップの接続は、位置決め後加熱融着し
て半導体チップの自重で接続する。従って電極のピッチ
法にもよるが短絡や歩留低下がある為多ピン化、高密度
化ができない欠点があった。又、外気から遮断するに
は、放熱板兼キャップをチップ裏面と基板部で接続封止
することにより気密を得る手法がとられるのが普通であ
るが完全な外気との遮断が難しかった。あるいは被覆樹
脂による場合、熱膨張の相違による耐熱性が問題となる
ことは、樹脂封止型半導体装置一般と共通である。ま
た、熱放散させるために熱伝導性グリースを使用する場
合熱放散が若干悪くなること、有機物が半導体チップと
接触しているので熱分解の恐れがあり汚染の恐れがあ
る。
プチップ型半導体装置は、半導体チップの端子用電極に
はんだバンプを形成するものである為フラックスを使用
したリフローによりはんだを付着させる。従って半導体
チップ表面の汚染が避けられずその処理に必要以上の工
数が掛かる。また、はんだバンプ形状は球形であり配線
基板への半導体チップの接続は、位置決め後加熱融着し
て半導体チップの自重で接続する。従って電極のピッチ
法にもよるが短絡や歩留低下がある為多ピン化、高密度
化ができない欠点があった。又、外気から遮断するに
は、放熱板兼キャップをチップ裏面と基板部で接続封止
することにより気密を得る手法がとられるのが普通であ
るが完全な外気との遮断が難しかった。あるいは被覆樹
脂による場合、熱膨張の相違による耐熱性が問題となる
ことは、樹脂封止型半導体装置一般と共通である。ま
た、熱放散させるために熱伝導性グリースを使用する場
合熱放散が若干悪くなること、有機物が半導体チップと
接触しているので熱分解の恐れがあり汚染の恐れがあ
る。
【０００７】
【課題を解決するための手段】本発明のフリップチップ
型半導体装置は、周辺部に枠状に設けられた封止用電極
および複数の端子用電極を有する半導体チップと、前記
半導体チップの封止用電極および端子用電極のそれぞれ
に対応して設けられた基板側封止用電極および基板側端
子用電極、前記基板側封止用電極に接合された封止壁お
よび前記基板側封止用電極に接合された突起電極を有す
る配線基板と、前記封止用電極、基板側封止用電極およ
び封止壁を接合する接合部材と、前記端子用電極、基板
側端子用電極および突起電極を接合する接合部材とを有
するというものである。
型半導体装置は、周辺部に枠状に設けられた封止用電極
および複数の端子用電極を有する半導体チップと、前記
半導体チップの封止用電極および端子用電極のそれぞれ
に対応して設けられた基板側封止用電極および基板側端
子用電極、前記基板側封止用電極に接合された封止壁お
よび前記基板側封止用電極に接合された突起電極を有す
る配線基板と、前記封止用電極、基板側封止用電極およ
び封止壁を接合する接合部材と、前記端子用電極、基板
側端子用電極および突起電極を接合する接合部材とを有
するというものである。
【０００８】
【実施例】図１は本発明の第１の実施例の部分平面図、
図２は図１のＡ−Ａ線断面図である。配線基板１Ａには
外部リード１０が基板裏面にろう付けされている。ろう
付け部から基板内部にスルーホール１１の導体で基板側
端子電極３ｂおよび突起電極１２に接続されている。突
起電極１２は、ピッチ１５０μｍ、バンプ径５０μｍ、
高さ５０μｍの円柱状Ｃｕバンプの表面にＮｉとＡｕが
それぞれ２〜３μｍの厚さにめっきされ更にその上に１
０μｍの厚さのＰｂ−Ｓｎはんだめっき層１７が施され
ている。又、突起電極１２の周囲を囲む様に封止壁１８
が幅５０μｍ、高さ５０μｍの寸法で突起電極と同様の
構成で形成されている。半導体チップ５Ａには端子用電
極３ａと封止用電極１９ａが配線基板１Ａの基板側封止
用電極１９ｂと封止壁１８に対応して設けられている。
この電極１９ａ，１９ｂにＡｕめっきが厚さ１〜２μｍ
被着されている。この配線基板１Ａと半導体チップ５Ａ
を光学位置決め加熱接続装置を用いて突起電極１２と半
導体チップの端子用電極３ａ、封止壁１８と封止用電極
１９ａとが接続されている。上記加熱装置のヒーターブ
ロック上（図示せず）に半導体チップ５Ａを真空吸着に
より固定し配線基板１Ａの突起電極１２を下向きにして
半導体チップの電極３ａと相対するように位置決め後配
線基板１Ａを下降させて両電極を接触させながら窒素雰
囲気内で加熱すると突起電極１２のＣｕ、Ｎｉは融けず
にはんだ層１７が半導体チップの電極３ＡのＡｕめっき
層側に自重で流れていきそこで冷却すると突起電極と半
導体チップの電極３ａが接合される。はんだめっき層１
７の厚さは、それほど厚くすることを要しないし、半導
体チップと配線基板との間の突起電極がスペーサとして
作用するので両者の間隔が狭くなりすぎることはなく、
隣接電極間の短絡なしに接続が完璧に行われる。
図２は図１のＡ−Ａ線断面図である。配線基板１Ａには
外部リード１０が基板裏面にろう付けされている。ろう
付け部から基板内部にスルーホール１１の導体で基板側
端子電極３ｂおよび突起電極１２に接続されている。突
起電極１２は、ピッチ１５０μｍ、バンプ径５０μｍ、
高さ５０μｍの円柱状Ｃｕバンプの表面にＮｉとＡｕが
それぞれ２〜３μｍの厚さにめっきされ更にその上に１
０μｍの厚さのＰｂ−Ｓｎはんだめっき層１７が施され
ている。又、突起電極１２の周囲を囲む様に封止壁１８
が幅５０μｍ、高さ５０μｍの寸法で突起電極と同様の
構成で形成されている。半導体チップ５Ａには端子用電
極３ａと封止用電極１９ａが配線基板１Ａの基板側封止
用電極１９ｂと封止壁１８に対応して設けられている。
この電極１９ａ，１９ｂにＡｕめっきが厚さ１〜２μｍ
被着されている。この配線基板１Ａと半導体チップ５Ａ
を光学位置決め加熱接続装置を用いて突起電極１２と半
導体チップの端子用電極３ａ、封止壁１８と封止用電極
１９ａとが接続されている。上記加熱装置のヒーターブ
ロック上（図示せず）に半導体チップ５Ａを真空吸着に
より固定し配線基板１Ａの突起電極１２を下向きにして
半導体チップの電極３ａと相対するように位置決め後配
線基板１Ａを下降させて両電極を接触させながら窒素雰
囲気内で加熱すると突起電極１２のＣｕ、Ｎｉは融けず
にはんだ層１７が半導体チップの電極３ＡのＡｕめっき
層側に自重で流れていきそこで冷却すると突起電極と半
導体チップの電極３ａが接合される。はんだめっき層１
７の厚さは、それほど厚くすることを要しないし、半導
体チップと配線基板との間の突起電極がスペーサとして
作用するので両者の間隔が狭くなりすぎることはなく、
隣接電極間の短絡なしに接続が完璧に行われる。
【０００９】次に放熱と半導体チップ保護の為にキャッ
プ兼放熱板１３が封止される。キャップ１３の材質は高
発熱密度、高消費電力に対応する高熱伝導性金属である
Ｃｕ、ＡｌやＡｌＮ、ＳｉＣのセラミック等を用いる。
半導体チップ５Ａの裏面とキャップ１３の内面の接触部
１４には５０μｍ程度の厚さのＣｕやＡｌなどの純金属
薄膜１５（キャップの内面に被着してもよいし、あるい
は金属箔でもよい）を介して接触させキャップ兼放熱板
１３に圧力を掛けながら半導体チップ５Ａの周辺で樹脂
１６、例えばエポキシ、シリコン、ポリイミド等の樹脂
で接着したものである。このように物理的な圧着による
半導体チップと金属の接触だけであるので熱膨張差によ
る応力発生もなく熱放散がより良く行われる。キャップ
兼放熱板１３を樹脂接着すると熱硬化した時に樹脂の収
縮により半導体チップ裏面に圧力が働き接触が確保され
る。又、封止壁１８と封止用電極１９ａの接続は、突起
電極１２の接続と同時に行われる。
プ兼放熱板１３が封止される。キャップ１３の材質は高
発熱密度、高消費電力に対応する高熱伝導性金属である
Ｃｕ、ＡｌやＡｌＮ、ＳｉＣのセラミック等を用いる。
半導体チップ５Ａの裏面とキャップ１３の内面の接触部
１４には５０μｍ程度の厚さのＣｕやＡｌなどの純金属
薄膜１５（キャップの内面に被着してもよいし、あるい
は金属箔でもよい）を介して接触させキャップ兼放熱板
１３に圧力を掛けながら半導体チップ５Ａの周辺で樹脂
１６、例えばエポキシ、シリコン、ポリイミド等の樹脂
で接着したものである。このように物理的な圧着による
半導体チップと金属の接触だけであるので熱膨張差によ
る応力発生もなく熱放散がより良く行われる。キャップ
兼放熱板１３を樹脂接着すると熱硬化した時に樹脂の収
縮により半導体チップ裏面に圧力が働き接触が確保され
る。又、封止壁１８と封止用電極１９ａの接続は、突起
電極１２の接続と同時に行われる。
【００１０】図３は本発明は本発明の第２の実施例の部
分平面図、図４は図３のＡ−Ａ線断面図である。
分平面図、図４は図３のＡ−Ａ線断面図である。
【００１１】配線基板１Ｂの外周には外部リード１０が
ろう付けされている。ろう付け部から基板表面又は基板
にスルーホール１１の配線導体２で突起電極１２の周囲
を囲む用に封止壁１８−１，１８−２が二重に設けられ
ている。この封止壁１８−１，１８−２は、幅５０μ
ｍ、高さ５０μｍの寸法で突起電極と同様の構造であ
る。半導体チップ５Ｂには端子用電極３ａと、封止用電
極１９ａ−１，１９ａ−２が配線基板側の突起電極１
２、封止壁１８−１，１８−２に対応して設けられてい
る。その他は、第１の実施例と同様である。
ろう付けされている。ろう付け部から基板表面又は基板
にスルーホール１１の配線導体２で突起電極１２の周囲
を囲む用に封止壁１８−１，１８−２が二重に設けられ
ている。この封止壁１８−１，１８−２は、幅５０μ
ｍ、高さ５０μｍの寸法で突起電極と同様の構造であ
る。半導体チップ５Ｂには端子用電極３ａと、封止用電
極１９ａ−１，１９ａ−２が配線基板側の突起電極１
２、封止壁１８−１，１８−２に対応して設けられてい
る。その他は、第１の実施例と同様である。
【００１２】以上の実施例で、封止用電極は半導体チッ
プの電源配線または接地配線を兼ねることができる。そ
の場合には、封止壁を設けることによる半導体チップの
面積の増大はないので好都合であるばかりでなく、抵抗
が小さくでき電源雑音の低下に有効である。また、気密
封止は、キャップ兼放熱板と配線基板との封止によるほ
か、封止壁などによっても可能であるので、気密性の改
善も可能である。
プの電源配線または接地配線を兼ねることができる。そ
の場合には、封止壁を設けることによる半導体チップの
面積の増大はないので好都合であるばかりでなく、抵抗
が小さくでき電源雑音の低下に有効である。また、気密
封止は、キャップ兼放熱板と配線基板との封止によるほ
か、封止壁などによっても可能であるので、気密性の改
善も可能である。
【００１３】
【発明の効果】以上説明した様に本発明は、配線基板の
突起電極と封止壁は高融点、高電気伝導率、高熱伝導率
の金属で形成しその表面に低融点ろう材をめっきしたも
のを使っている。従ってこの電極に対して半導体チップ
電極に位置決めして加熱接続するとき突起電極と半導体
チップ面は必ず突起電極の高さだけギャップが空くので
作業性の向上と接続が確実になり低融点ろうによる短絡
の発生が防止できる。又、従来ははんだバンプを半導体
チップ電極に付着させている為に作業方法が難しく半導
体チップの汚染があったが本発明は配線基板の突起電極
にめっき法で被着するので作業が簡単で汚染の心配がな
い。又、封止壁と封止用電極とが接続されているので半
導体チップを外気環境から保護する気密性の確保が出来
ると共に電源線およびまたは接地線として使用すること
もでき、電位降下の防止、電源雑音などの雑音の低下に
有効である。
突起電極と封止壁は高融点、高電気伝導率、高熱伝導率
の金属で形成しその表面に低融点ろう材をめっきしたも
のを使っている。従ってこの電極に対して半導体チップ
電極に位置決めして加熱接続するとき突起電極と半導体
チップ面は必ず突起電極の高さだけギャップが空くので
作業性の向上と接続が確実になり低融点ろうによる短絡
の発生が防止できる。又、従来ははんだバンプを半導体
チップ電極に付着させている為に作業方法が難しく半導
体チップの汚染があったが本発明は配線基板の突起電極
にめっき法で被着するので作業が簡単で汚染の心配がな
い。又、封止壁と封止用電極とが接続されているので半
導体チップを外気環境から保護する気密性の確保が出来
ると共に電源線およびまたは接地線として使用すること
もでき、電位降下の防止、電源雑音などの雑音の低下に
有効である。
【００１４】次に、この突起電極と封止壁による接続が
半導体チップ全面に均等にわたって行われているので配
線基板と半導体チップの熱膨張差による応力に接続部が
耐えられる構造である。
半導体チップ全面に均等にわたって行われているので配
線基板と半導体チップの熱膨張差による応力に接続部が
耐えられる構造である。
【００１５】更にキャップと半導体チップの接着が高純
度金属薄膜を介して行われるのでチップとキャップの熱
膨張差は全く関係なく高熱伝導金属、高熱膨張金属を用
いる事が出来るので高消費電力の超ＬＳＩを搭載するの
に適している。
度金属薄膜を介して行われるのでチップとキャップの熱
膨張差は全く関係なく高熱伝導金属、高熱膨張金属を用
いる事が出来るので高消費電力の超ＬＳＩを搭載するの
に適している。
【図１】本発明の第１の実施例を示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本発明の第２の実施例を示す平面図である。
【図４】図３のＡ−Ａ線断面図である。
【図５】第１の実施例を示す平面図（図５（ａ））およ
び断面図（図５（ｂ））である。
び断面図（図５（ｂ））である。
【図６】第２の従来例を示す断面図である。
【図７】第３の従来例を示す断面図である。
１Ａ，１Ｂ，１ａ，１ｂ，１ｃ 配線基板 ２Ａ，２Ｂ 配線導体 ３ａ 端子用電極 ３ｂ 基本側端子用電極 ４ 壁 ５Ａ，５Ｂ，５ａ，５ｂ，５ｃ 半導体チップ ６ａ，６ｂ，６ｃ はんだバンプ ７ 被覆樹脂 ８ ヒートシンク ９ 熱伝導性グリース １０ 外部リード １１ スルーホール １２ 突起電極 １３ キャップ兼放熱板 １４ 接着部 １５ 純金属薄膜 １６ 樹脂 １７ はんだ層 １８，１８−１，１８−２ 封止壁 １９ａ 封止用電極 １９ｂ 基板側封止用電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｇ 9272−4Ｍ
Claims (2)
- 【請求項１】 周辺部に枠状に設けられた封止用電極お
よび複数の端子用電極を有する半導体チップと、前記半
導体チップの封止用電極および端子用電極のそれぞれに
対応して設けられた基板側封止用電極および基板側端子
用電極、前記基板側封止用電極に接合された封止壁およ
び前記基板側封止用電極に接合された突起電極を有する
配線基板と、前記封止用電極、基板側封止用電極および
封止壁を接合する接合部材と、前記端子用電極、基板側
端子用電極および突起電極を接合する接合部材とを有す
ることを特徴とするフリップチップ型半導体装置。 - 【請求項２】 基板側封止用電極が配線基板に設けられ
た固定電位供給用の端子に接続されている請求項１記載
のフリップチップ型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4208671A JPH0661368A (ja) | 1992-08-05 | 1992-08-05 | フリップチップ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4208671A JPH0661368A (ja) | 1992-08-05 | 1992-08-05 | フリップチップ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661368A true JPH0661368A (ja) | 1994-03-04 |
Family
ID=16560135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4208671A Pending JPH0661368A (ja) | 1992-08-05 | 1992-08-05 | フリップチップ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661368A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705858A (en) * | 1993-04-14 | 1998-01-06 | Nec Corporation | Packaging structure for a hermetically sealed flip chip semiconductor device |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| FR2807284A1 (fr) * | 2000-03-02 | 2001-10-05 | Murata Manufacturing Co | Substrat de cablage, son procede de fabrication et dispositif electronique qui l'utilise |
| JP2008112749A (ja) * | 2006-10-27 | 2008-05-15 | Kyocera Corp | 半導体装置および半導体装置を備えた流体装置 |
| EP1445861A3 (en) * | 2003-01-07 | 2009-10-28 | Hitachi Ltd. | Electronic device and method of manufacturing the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276837A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | 半導体装置 |
| JPS63168028A (ja) * | 1986-12-29 | 1988-07-12 | Matsushita Electric Ind Co Ltd | 微細接続構造 |
| JPS63201628A (ja) * | 1987-02-18 | 1988-08-19 | Citizen Watch Co Ltd | 液晶パネルへのｉｃボンデイング方法 |
| JPH0316159A (ja) * | 1989-05-23 | 1991-01-24 | Shinko Electric Ind Co Ltd | 電子装置 |
-
1992
- 1992-08-05 JP JP4208671A patent/JPH0661368A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276837A (ja) * | 1986-05-26 | 1987-12-01 | Hitachi Ltd | 半導体装置 |
| JPS63168028A (ja) * | 1986-12-29 | 1988-07-12 | Matsushita Electric Ind Co Ltd | 微細接続構造 |
| JPS63201628A (ja) * | 1987-02-18 | 1988-08-19 | Citizen Watch Co Ltd | 液晶パネルへのｉｃボンデイング方法 |
| JPH0316159A (ja) * | 1989-05-23 | 1991-01-24 | Shinko Electric Ind Co Ltd | 電子装置 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705858A (en) * | 1993-04-14 | 1998-01-06 | Nec Corporation | Packaging structure for a hermetically sealed flip chip semiconductor device |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6354485B1 (en) | 1996-10-24 | 2002-03-12 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| FR2807284A1 (fr) * | 2000-03-02 | 2001-10-05 | Murata Manufacturing Co | Substrat de cablage, son procede de fabrication et dispositif electronique qui l'utilise |
| US7009114B2 (en) | 2000-03-02 | 2006-03-07 | Murata Manufacturing Co., Ltd | Wiring substrate, method of producing the same, and electronic device using the same |
| EP1445861A3 (en) * | 2003-01-07 | 2009-10-28 | Hitachi Ltd. | Electronic device and method of manufacturing the same |
| JP2008112749A (ja) * | 2006-10-27 | 2008-05-15 | Kyocera Corp | 半導体装置および半導体装置を備えた流体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
| TWI379364B (en) | Process of grounding heat spreader/stiffener to a flip chip package using solder and film adhesive | |
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| JPH07147466A (ja) | 電子部品ユニット及びその製造方法 | |
| JPS6376444A (ja) | チツプキヤリア | |
| JP2001352021A (ja) | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 | |
| JPH05226487A (ja) | 半導体装置 | |
| JPH0491458A (ja) | 半導体装置 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP2000232186A (ja) | 半導体装置およびその製造方法 | |
| JPS6149446A (ja) | 樹脂封止型半導体装置 | |
| JPH0864635A (ja) | 半導体装置 | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3655338B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH07176664A (ja) | 半導体装置およびその製造方法 | |
| JP3634048B2 (ja) | 半導体装置 | |
| JP2646989B2 (ja) | チップキャリア | |
| JP2734381B2 (ja) | 半導体装置の実装構造およびその製造方法 | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP2004087700A (ja) | 半導体装置およびその製造方法 | |
| JPH09293755A (ja) | 半導体装置及びその製造方法並びにその実装方法 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP2746248B2 (ja) | チップキャリア及びチップキャリアの半田付け方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981222 |