JPS63201628A - 液晶パネルへのｉｃボンデイング方法 - Google Patents
液晶パネルへのｉｃボンデイング方法Info
- Publication number
- JPS63201628A JPS63201628A JP3498887A JP3498887A JPS63201628A JP S63201628 A JPS63201628 A JP S63201628A JP 3498887 A JP3498887 A JP 3498887A JP 3498887 A JP3498887 A JP 3498887A JP S63201628 A JPS63201628 A JP S63201628A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- conductive adhesive
- bonding
- adhesive agent
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 13
- 239000000853 adhesive Substances 0.000 claims abstract description 31
- 239000011521 glass Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000001070 adhesive effect Effects 0.000 claims description 25
- 238000011176 pooling Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002747 voluntary effect Effects 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は液晶パネルのガラス基板上への半導体装置のポ
ンディング方法に関する。
ンディング方法に関する。
従来、導電性接着剤を用いた半導体装置（ＩＣ）の接続
方法はほとんど実用化されていなかったが１００°Ｃ〜
１５０℃の低温で硬化ができ接着強度も一定レベル以上
の導電性接着剤を用いて、液晶パネルのガラス基板上に
突起電極を有するＩＣチップをフェイスダウンボンディ
ングした実装構造が最近使われ始めた。
方法はほとんど実用化されていなかったが１００°Ｃ〜
１５０℃の低温で硬化ができ接着強度も一定レベル以上
の導電性接着剤を用いて、液晶パネルのガラス基板上に
突起電極を有するＩＣチップをフェイスダウンボンディ
ングした実装構造が最近使われ始めた。
第４図、第５図、第６図は従来例を示し第４図、第５図
は要部断面図、第６図は接続部拡大図である。
は要部断面図、第６図は接続部拡大図である。
まず従来例について説明する。
１は液晶パネルで、下ガラス基板２、上ガラス基板３よ
りなりたっている。４は導電性接着剤で転写法で形成さ
れている。この場合ゴム印等を用いた転写では均一に形
、成できるが量が少ない。他の転写法で量を増やす事は
出来るがその場合均一に形成する事が難かしくなる。
りなりたっている。４は導電性接着剤で転写法で形成さ
れている。この場合ゴム印等を用いた転写では均一に形
、成できるが量が少ない。他の転写法で量を増やす事は
出来るがその場合均一に形成する事が難かしくなる。
第４図ではゴム印等を用いた例を示しである。
次に第５図に示す如＜ＩＣチップ５を位置合わせしてフ
ェイスダウンボンディングする。
ェイスダウンボンディングする。
６はＩＣチップに形成された突起電極である。
この接続部を拡大して示したのが第６図で、下ガラス基
板２上に形成されたＩＴＯ膜導電パターン７に対して導
電性接着剤４は多少ずれて印刷されている。又、ＩＣチ
ップ５もＩＴＯＴｌＯ２して若干ずれて接続されている
。このずれ量はボンディング装置、方法、その他の要因
により変わるが３０〜４０μｍ程度ずれるのが一般的で
ある。
板２上に形成されたＩＴＯ膜導電パターン７に対して導
電性接着剤４は多少ずれて印刷されている。又、ＩＣチ
ップ５もＩＴＯＴｌＯ２して若干ずれて接続されている
。このずれ量はボンディング装置、方法、その他の要因
により変わるが３０〜４０μｍ程度ずれるのが一般的で
ある。
従って接続すべきＩＴＯ膜パターン７と隣りのＩＴＯ膜
パターン７ａの間隔（１）は１００μｍ以上離す必要が
ある。又ＩＣチップの突起電極６と導電性接着剤４の濡
れ形状は第６図に示す如（あまり好ましいものではな（
接着強度も充分確保できにくいものであった。
パターン７ａの間隔（１）は１００μｍ以上離す必要が
ある。又ＩＣチップの突起電極６と導電性接着剤４の濡
れ形状は第６図に示す如（あまり好ましいものではな（
接着強度も充分確保できにくいものであった。
しかしながら、この実装方式は導電性接着剤の供給方法
によって生産性、品質が太き（左右される。液晶パネル
周辺のガラス基板上のＩＣボンデインク位置に一般的に
用いられているスクリーン印刷等で導電性接着剤を供給
しようとしてももう一枚のガラス基板があるため不可能
に近い。又、ゴム印等を用いた転写法による場合は充分
な量の導電性接着剤の供給が困難であった。
によって生産性、品質が太き（左右される。液晶パネル
周辺のガラス基板上のＩＣボンデインク位置に一般的に
用いられているスクリーン印刷等で導電性接着剤を供給
しようとしてももう一枚のガラス基板があるため不可能
に近い。又、ゴム印等を用いた転写法による場合は充分
な量の導電性接着剤の供給が困難であった。
さらにガラス基板上に導電性接着剤を供給した後ＩＣチ
ップを位置合わせしてフェイスダウンボンディングする
場合は位置合わせが２度になり接続部周辺の配線パター
ンとのすき間を余分に確保しておく必要があり高密度化
が要求される液晶パネル周辺の接続方法としては問題で
あった。
ップを位置合わせしてフェイスダウンボンディングする
場合は位置合わせが２度になり接続部周辺の配線パター
ンとのすき間を余分に確保しておく必要があり高密度化
が要求される液晶パネル周辺の接続方法としては問題で
あった。
又、導電性接着剤とＩＣチップのバンプとの濡れ性が好
ましくな（充分なる接着力がとれない欠点を有していた
。
ましくな（充分なる接着力がとれない欠点を有していた
。
本発明はかかる点に着目し、その目的とするところは、
導電性接着剤の供給方法を改良し上記問題点を解消する
事にある。
導電性接着剤の供給方法を改良し上記問題点を解消する
事にある。
上記目的を達成するため本発明の要旨とするところは１
表面が平面、或いは円柱状の導電性接着剤部にＩＣチッ
プの突起電極を浸漬し、該突起電極の上面及び側面に導
電性接着剤を付着せしめた後、液晶パネルのガラス基板
と位置合わせしてフェイスダウンボンディングする実装
方法である。
表面が平面、或いは円柱状の導電性接着剤部にＩＣチッ
プの突起電極を浸漬し、該突起電極の上面及び側面に導
電性接着剤を付着せしめた後、液晶パネルのガラス基板
と位置合わせしてフェイスダウンボンディングする実装
方法である。
次に本発明の実施例を図面にて説明する。
第１図、第２図、第３図は本発明の実施例を示し第１図
、第２図は要部断面図、第３図は接続部拡大図である。
、第２図は要部断面図、第３図は接続部拡大図である。
第１図、第２図、第３図に示す本発明の詳細な説明する
。
。
８は導電性接着剤４の溜溝８ａを有する溜板で溜溝８ａ
の深さはＩＣチップ５の突起電極６の高さの２／３以上
に設定されている。この溜溝８ａに導電性接着剤４を充
填した後スキージ−等で導電性接着剤４の表面を平らに
する。
の深さはＩＣチップ５の突起電極６の高さの２／３以上
に設定されている。この溜溝８ａに導電性接着剤４を充
填した後スキージ−等で導電性接着剤４の表面を平らに
する。
そして、ＩＣチップ５の突起電極６をその高さの約２／
３程度との溜溝に浸漬する。そうすると第２図に示す如
（突起電極６の上面６ａ及び側面６ｂに導電性接着剤４
が形成される。
３程度との溜溝に浸漬する。そうすると第２図に示す如
（突起電極６の上面６ａ及び側面６ｂに導電性接着剤４
が形成される。
その後このＩＣチップ５をガラス基板２に位置合わせし
てフェイスダウンボンディングする。その接続部の拡大
断面図を第３図に示す。この方法によれば導電性接着剤
４はあらかじめ突起電極６の側面６ｂにも形成されてい
るため第３図に示す様に濡れ形状の良好なボンディング
が可能となる。
てフェイスダウンボンディングする。その接続部の拡大
断面図を第３図に示す。この方法によれば導電性接着剤
４はあらかじめ突起電極６の側面６ｂにも形成されてい
るため第３図に示す様に濡れ形状の良好なボンディング
が可能となる。
さらに位置合わせも１回で済むためガラス基板２とのず
れ量も従来例に比べて半分ですむ。従って、接続すべき
工、ＴＯ膜パターン７と隣りのμｍ程度でよい。従って
従来例に比べて高密度なＩＴＯＴｌＯ２線が可能となる
。
れ量も従来例に比べて半分ですむ。従って、接続すべき
工、ＴＯ膜パターン７と隣りのμｍ程度でよい。従って
従来例に比べて高密度なＩＴＯＴｌＯ２線が可能となる
。
尚、突起電極６への導電性接着剤４の供給方法は本実施
例以外に円柱状のローラーを用いる方法等種々考えられ
る。
例以外に円柱状のローラーを用いる方法等種々考えられ
る。
以上詳述した如く本発明による実装方法の採用によりＩ
Ｃチップとガラス基板の接着力が改善され、より信頼度
の高いボンディングが可能となる。
Ｃチップとガラス基板の接着力が改善され、より信頼度
の高いボンディングが可能となる。
又、ポンディングパッド周辺のすき間を小さくする事が
出来、高密度配線が可能となる。さらに位置合わせ回数
が減る事により生産性が向上する等の多大な効果を有す
る。
出来、高密度配線が可能となる。さらに位置合わせ回数
が減る事により生産性が向上する等の多大な効果を有す
る。
第１図、第２図、第３図は本発明の実施例を示し、第１
図、第２図は要部断面図、第３図は接続部の拡大断面図
であ閂、第４図、第５図、第６図は従来例を示し、第４
図、第５図は要部断面図、第６図は接続部の拡大断面図
である。 １・・・・・・液晶パネル、 ２・・・・・・液晶パネルのガラス基板、４・・・・・
・導電性接着剤、 ５・・・・・・ＩＣチップ、 ６・・・・・・突起電極、 ７・・・・・・ＩＴＯ膜、 ８・・・・・・導電性接着剤の溜板。 第３図 第４図 ２、下刃゛ラス１４費 第６図 手続補正書（自発） ６２．５．２９昭和 年
月 日
図、第２図は要部断面図、第３図は接続部の拡大断面図
であ閂、第４図、第５図、第６図は従来例を示し、第４
図、第５図は要部断面図、第６図は接続部の拡大断面図
である。 １・・・・・・液晶パネル、 ２・・・・・・液晶パネルのガラス基板、４・・・・・
・導電性接着剤、 ５・・・・・・ＩＣチップ、 ６・・・・・・突起電極、 ７・・・・・・ＩＴＯ膜、 ８・・・・・・導電性接着剤の溜板。 第３図 第４図 ２、下刃゛ラス１４費 第６図 手続補正書（自発） ６２．５．２９昭和 年
月 日
Claims (2)
- （１）液晶パネルのガラス基板に突起電極を有するＩＣ
チップを導電性接着剤にてフェイスダウンボンディング
するＩＣ実装方法において、該ＩＣチップの突起電極の
上面及び側面にあらかじめ導電性接着剤を形成した後、
前記液晶パネルのガラス基板に位置合わせしてフェイス
ダウンボンディングする事を特徴とする液晶パネルへの
ＩＣボンディング方法。 - （２）導電性接着剤は表面が平面或いは円柱状のＩＣチ
ップの突起電極にはあらかじめ浸漬する事により、該突
起電極の上面及び側面に導電性接着剤を形成した事を特
徴とする特許請求の範囲第１項記載の液晶パネルへのＩ
Ｃボンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034988A JP2520411B2 (ja) | 1987-02-18 | 1987-02-18 | 液晶パネルへのｉｃボンデイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62034988A JP2520411B2 (ja) | 1987-02-18 | 1987-02-18 | 液晶パネルへのｉｃボンデイング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63201628A true JPS63201628A (ja) | 1988-08-19 |
| JP2520411B2 JP2520411B2 (ja) | 1996-07-31 |
Family
ID=12429523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62034988A Expired - Lifetime JP2520411B2 (ja) | 1987-02-18 | 1987-02-18 | 液晶パネルへのｉｃボンデイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2520411B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661368A (ja) * | 1992-08-05 | 1994-03-04 | Nec Corp | フリップチップ型半導体装置 |
| US20080134484A1 (en) * | 2001-02-27 | 2008-06-12 | Pendse Rajendra D | Apparatus and process for precise encapsulation of flip chip interconnects |
-
1987
- 1987-02-18 JP JP62034988A patent/JP2520411B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661368A (ja) * | 1992-08-05 | 1994-03-04 | Nec Corp | フリップチップ型半導体装置 |
| US20080134484A1 (en) * | 2001-02-27 | 2008-06-12 | Pendse Rajendra D | Apparatus and process for precise encapsulation of flip chip interconnects |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2520411B2 (ja) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090134529A1 (en) | Circuit board module, electric device, and method for producing circuit board module | |
| JP3896285B2 (ja) | 半導体装置の製造方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH0296343A (ja) | 混成集積回路装置の製造方法 | |
| JPS63201628A (ja) | 液晶パネルへのｉｃボンデイング方法 | |
| JPS63289824A (ja) | 集積回路装置の実装方法 | |
| KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JPH06168982A (ja) | フリップチップ実装構造 | |
| JPH0330349A (ja) | 半導体装置の製造方法 | |
| JPH02102563A (ja) | 半導体装置とその製法 | |
| JPH0389321A (ja) | 液晶電気光学装置とその作製方法 | |
| JPH03129745A (ja) | 半導体装置の実装方法 | |
| JPH05181155A (ja) | 半導体装置の製造方法 | |
| KR100877264B1 (ko) | 저압 본딩용 전극을 구비한 반도체 디바이스 및 이를이용한 반도체 패키지 | |
| JP3272889B2 (ja) | 半導体装置の製造方法 | |
| JPH05166879A (ja) | Ｉｃ実装方法 | |
| JPH05326628A (ja) | フリップチップの実装方法 | |
| JPH02174136A (ja) | 回路基板構造 | |
| JPH02101753A (ja) | 半導体チップの取付構造 | |
| JPH02240942A (ja) | 半導体装置 | |
| JP2005032989A (ja) | 半導体装置の接続方法 | |
| JPS6194330A (ja) | フエイスダウンボンデイング方法 | |
| JP2000208907A (ja) | 電子部品の実装方法 | |
| JPS5848932A (ja) | 半導体装置の製法 | |
| JPH0452621B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |