JPH05326628A - フリップチップの実装方法 - Google Patents

フリップチップの実装方法

Info

Publication number
JPH05326628A
JPH05326628A JP12866492A JP12866492A JPH05326628A JP H05326628 A JPH05326628 A JP H05326628A JP 12866492 A JP12866492 A JP 12866492A JP 12866492 A JP12866492 A JP 12866492A JP H05326628 A JPH05326628 A JP H05326628A
Authority
JP
Japan
Prior art keywords
groove
adhesive
chip
circuit board
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12866492A
Other languages
English (en)
Inventor
Osamu Umeda
修 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP12866492A priority Critical patent/JPH05326628A/ja
Publication of JPH05326628A publication Critical patent/JPH05326628A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H01L2224/29018—Shape in side view comprising protrusions or indentations
    • H01L2224/29019—Shape in side view comprising protrusions or indentations at the bonding interface of the layer connector, i.e. on the surface of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 回路基板上に感光性樹脂で形成した溝部に接
着材を充填し、この溝部の中にＩＣチップ等のバンプを
位置せしめて電気的に接続するようにしたフリップチッ
プの実装方法。 【構成】 Ａ工程の回路基板１には回路部２が設けてあ
り、Ｂ工程では、前記回路基板１の回路２側の上面のフ
リップチップ実装エリアに、ポリイアミド等の感光性樹
脂３をスピンコーター等の塗布機器を使用して、所要の
厚さに、均一に塗布し、つづいて、Ｃ工程では、フォト
マスク等を用いて露光・硬化することによりバンプの接
続部の感光性樹脂３を除去し、所定の幅の溝部４を形成
し、Ｄ工程では、スクリーン印刷により、前記溝部４に
導電性の接着材５を充填し、さらにＥ工程では、位置合
わせを行って、ＩＣチップ等６に直接形成されたバンプ
７を前記接着材５を充填した溝部４に位置せしめ、Ｆ工
程では、所定の条件で、例えば１５０度で１時間の条件
で硬化することにより、回路基板１とＩＣチップ等６は
電気的に接続される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣチップ等に直接形成
されたバンプを用いて回路基板と接続するフリップチッ
プ実装法に関する。
【０００２】
【従来の技術】電子機器モジュールの小型化、多機能
化、高性能化に伴い、半導体素子の実装においては、高
密度実装が求められており、特に、半導体素子に直接形
成したバンプを用いて基板と接続するフリップチップは
高密度実装法として有効である。このフリップチップの
実装方法としては、半導体素子上にメッキ方式や蒸着方
式等により形成したバンプと、基板上に、前記バンプに
対応する位置に予め供給しておいた接着材若しくは半田
等と位置合わせを行い実装する。通常のワイヤボンディ
ングによってバンプを形成した場合でのバンプ間のピッ
チは１３０ミクロン程度であるが、フリップチップによ
ってメッキ方式等によりバンプを形成した場合では、バ
ンプ間のピッチは２０ミクロン程度まで可能とされてい
る。ところが、このようにバンプ間のピッチが狭くなる
と、基板に供給される接着材等の供給量と位置精度が重
要となり、製品の歩留りや品質に大きく関係する。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑みなされたもので、接着材等の塗布量と塗布位置の
精度を大幅に向上することにより、結果として、作業
性、信頼性が大きく向上するようなフリップチップの実
装方法を提供するものである。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、ＩＣチップ等に直接形成されたバンプを用
いて回路基板と接続するフリップチップ実装法におい
て、回路基板のフリップチップ実装エリアにポリイミド
等の感光性樹脂を所定の厚さに塗布し、フォトマスクを
用いた露光・硬化によりバンプの接続部に所定の幅の溝
部を形成した後、スクリーン印刷により前記溝部に導電
性の接着材を充填し、位置合わせを行って、前記ＩＣチ
ップ等に形成されたバンプを前記接着材を充填した溝部
に位置せしめ、所定の硬化条件で硬化するようにしたフ
リップチップの実装方法を提供するものである。
【０００５】
【作用】以上のように構成したので、本発明におけるフ
リップチップの実装方法においては、回路基板に所定の
厚さにポリイアミド等の感光性の樹脂を均一に塗布し、
フォトマスクを用いた露光・硬化によりバンプの接続部
に所定の幅の溝部を形成し、この溝部にスクリーン印刷
により導電性の接着材を充填するようにしたので、接着
材の塗布位置の精度はフォトプロセスの精度であるプラ
ス・マイナス数ミクロン以下にすることができ、スクリ
ーン印刷の条件をコントロールすることにより塗布量の
均一化が可能であり、さらに前記溝部に隣接する部分は
ポリイミド等の感光性の樹脂で囲まれて絶縁されている
ので、ショートの可能性はない。
【０００６】
【実施例】以下、図面に基づいて本発明による実施例を
詳細に説明する。図１は本発明によるフリップチップの
実装方法の一実施例の処理工程図である。図において、
Ａ工程の回路基板１には回路部２が設けてあり、Ｂ工程
では、前記回路基板１の回路２側の上面のフリップチッ
プ実装エリアに、ポリイアミド等の感光性樹脂３をスピ
ンコーター等の塗布機器を使用して、所要の厚さに、均
一に塗布し、つづいて、Ｃ工程では、フォトマスク等を
用いて露光・硬化することによりバンプの接続部の感光
性樹脂３を除去し、所定の幅の溝部４を形成し、Ｄ工程
では、スクリーン印刷により、前記溝部４に導電性の接
着材５を充填し、さらにＥ工程では、位置合わせを行っ
て、ＩＣチップ等６に直接形成されたバンプ７を前記接
着材５を充填した溝部４に位置せしめ、Ｆ工程では、所
定の条件で、例えば１５０度で１時間の条件で硬化する
ことにより、回路基板１とＩＣチップ６は電気的に接続
される。
【０００７】
【発明の効果】以上に説明したように、本発明における
フリップチップの実装方法においては、回路基板に所定
の厚さにポリイアミド等の感光性の樹脂を均一に塗布
し、フォトマスクを用いた露光・硬化によりバンプの接
続部に所定の幅の溝部を形成し、この溝部にスクリーン
印刷により導電性の接着材を充填するようにしたので、
接着材の塗布位置の精度はフォトプロセスの精度である
プラス・マイナス数ミクロン以下にすることができ、ス
クリーン印刷の条件をコントロールすることにより塗布
量を均一化が可能であり、さらに前記溝部に隣接する部
分はポリイミド等の感光性の樹脂で囲まれて絶縁されて
いるので、ショートの可能性はないので、結果として作
業性、信頼性が大幅に向上する。
【図面の簡単な説明】
【図１】本発明によるフリップチップの実装方法による
一実施例の処理工程図である。
【符号の説明】 １ 回路基板 ２ 回路部 ３ 感光性樹脂 ４ 溝部 ５ 接着材 ６ ＩＣチップ等 ７ バンプ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ＩＣチップ等に直接形成されたバンプを
    用いて回路基板と接続するフリップチップ実装法におい
    て、回路基板のフリップチップ実装エリアにポリイミド
    等の感光性樹脂を所定の厚さに塗布し、フォトマスクを
    用いた露光・硬化によりバンプの接続部に所定の幅の溝
    部を形成した後、スクリーン印刷により前記溝部に導電
    性の接着材を充填し、位置合わせを行って、前記ＩＣチ
    ップ等に形成されたバンプを前記接着材を充填した溝部
    に位置せしめ、所定の硬化条件で硬化するようにしたフ
    リップチップの実装方法。
JP12866492A 1992-05-21 1992-05-21 フリップチップの実装方法 Pending JPH05326628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12866492A JPH05326628A (ja) 1992-05-21 1992-05-21 フリップチップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12866492A JPH05326628A (ja) 1992-05-21 1992-05-21 フリップチップの実装方法

Publications (1)

Publication Number Publication Date
JPH05326628A true JPH05326628A (ja) 1993-12-10

Family

ID=14990396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12866492A Pending JPH05326628A (ja) 1992-05-21 1992-05-21 フリップチップの実装方法

Country Status (1)

Country Link
JP (1) JPH05326628A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US6268739B1 (en) 1998-03-30 2001-07-31 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
US6670264B2 (en) 2001-10-29 2003-12-30 Fujitsu Limited Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
KR20130072759A (ko) * 2011-12-22 2013-07-02 김정식 테두리 전극부를 형성한 투명유리판의 제조방법과 그에 의하여 제작된 투명유리판
CN114725031A (zh) * 2021-11-19 2022-07-08 杰华特微电子股份有限公司 倒装芯片的封装结构

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US6268739B1 (en) 1998-03-30 2001-07-31 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
US6288559B1 (en) 1998-03-30 2001-09-11 International Business Machines Corporation Semiconductor testing using electrically conductive adhesives
US6559666B2 (en) 1998-03-30 2003-05-06 International Business Machines Corporation Method and device for semiconductor testing using electrically conductive adhesives
US6670264B2 (en) 2001-10-29 2003-12-30 Fujitsu Limited Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby
US6873056B2 (en) 2001-10-29 2005-03-29 Fujitsu Limited Electrode-to-electrode bond structure
KR20130072759A (ko) * 2011-12-22 2013-07-02 김정식 테두리 전극부를 형성한 투명유리판의 제조방법과 그에 의하여 제작된 투명유리판
CN114725031A (zh) * 2021-11-19 2022-07-08 杰华特微电子股份有限公司 倒装芯片的封装结构

Similar Documents

Publication Publication Date Title
KR100265616B1 (ko) 도전성 폴리머 및 유전체를 이용한 플립칩
US6190940B1 (en) Flip chip assembly of semiconductor IC chips
US5633535A (en) Spacing control in electronic device assemblies
US8929091B2 (en) Method of manufacturing a printed circuit board (PCB)
JP3277997B2 (ja) ボールグリッドアレイパッケージとその製造方法
JP3450236B2 (ja) 半導体装置及びその製造方法
US6169022B1 (en) Method of forming projection electrodes
US6341418B1 (en) Method for direct chip attach by solder bumps and an underfill layer
JP2003007902A (ja) 電子部品の実装基板及び実装構造
US20060068332A1 (en) Method for fabricating carrier structure integrated with semiconductor element
JPH05326628A (ja) フリップチップの実装方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4018936B2 (ja) 回路モジュールの製造方法
EP0714553B1 (en) Method of forming electrically conductive polymer interconnects on electrical substrates
JPH05326629A (ja) フリップチップの実装方法
JPH11145173A (ja) 半導体装置の製造方法
KR100306116B1 (ko) 반도체베어칩의다이렉트어테치본딩방법
JPH05326630A (ja) フリップチップの実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
US20220328390A1 (en) Multi-layered board, semiconductor package, and method of manufacturing semiconductor package
JP2005303021A (ja) 配線基板、半導体装置およびこれらの製造方法
JP3598189B2 (ja) チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法
KR19990002343A (ko) 플립(Flip) 칩 실장 인쇄회로기판 및 그 제조방법
JPH06310567A (ja) 半導体装置の実装方法およびその実装構造
JP3349361B2 (ja) 半導体装置及びその製造方法