JPH06310567A - 半導体装置の実装方法およびその実装構造 - Google Patents
半導体装置の実装方法およびその実装構造Info
- Publication number
- JPH06310567A JPH06310567A JP11936393A JP11936393A JPH06310567A JP H06310567 A JPH06310567 A JP H06310567A JP 11936393 A JP11936393 A JP 11936393A JP 11936393 A JP11936393 A JP 11936393A JP H06310567 A JPH06310567 A JP H06310567A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- mounting
- mounting substrate
- protruding electrode
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【構成】 半導体装置１に突起電極３を形成し、実装基
板２上に金属配線４を形成する工程と、実装基板上に絶
縁層６を形成する工程と、絶縁層の突起電極に対応した
金属配線の接続点に開口部７を形成する工程と、実装基
板上の金属配線に位置合わせして半導体装置を実装する
工程と、実装基板と半導体装置の間と半導体装置の周辺
を封止樹脂５によって封止を行う工程とを有する半導体
装置の実装方法およびその実装構造。 【効果】 実装基板の金属配線上に接続に必要な部分の
みを開口した絶縁層を設けることによって、低融点金属
や導電性接続材料の広がりを抑制することができるので
ショートを防止でき、また低融点金属や導電性接続材料
の必要量が少なくなるため小型の突起電極を形成するこ
とができる。したがって半導体装置の接続ピッチの縮小
が可能であり、高密度実装に関して非常に有利となる効
果がある。
板２上に金属配線４を形成する工程と、実装基板上に絶
縁層６を形成する工程と、絶縁層の突起電極に対応した
金属配線の接続点に開口部７を形成する工程と、実装基
板上の金属配線に位置合わせして半導体装置を実装する
工程と、実装基板と半導体装置の間と半導体装置の周辺
を封止樹脂５によって封止を行う工程とを有する半導体
装置の実装方法およびその実装構造。 【効果】 実装基板の金属配線上に接続に必要な部分の
みを開口した絶縁層を設けることによって、低融点金属
や導電性接続材料の広がりを抑制することができるので
ショートを防止でき、また低融点金属や導電性接続材料
の必要量が少なくなるため小型の突起電極を形成するこ
とができる。したがって半導体装置の接続ピッチの縮小
が可能であり、高密度実装に関して非常に有利となる効
果がある。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の実装技術の
なかのベアチップ実装に関係し、とくにＦＣ（Ｆｌｉｐ
Ｃｈｉｐ）実装や、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａ
ｓｓ）実装などの高密度化が要求されている実装方法、
およびこの実装方法を用いた半導体装置の構造に関す
る。
なかのベアチップ実装に関係し、とくにＦＣ（Ｆｌｉｐ
Ｃｈｉｐ）実装や、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａ
ｓｓ）実装などの高密度化が要求されている実装方法、
およびこの実装方法を用いた半導体装置の構造に関す
る。
【０００２】
【従来の技術】近年の電子機器はウオーキングステレオ
やハンディビデオカメラに代表されるように軽量・薄型
・小型化への傾向にあり、その電子機器の実装方法にお
いては高密度化への要求がますます高まってきている。
半導体装置の高密度実装を行う方法としてはベアチップ
を用いたＦＣ実装や、ＣＯＧ実装や、ＴＡＢ実装が代表
的であり、突起電極を採用した実装方法は増加してきて
いる。
やハンディビデオカメラに代表されるように軽量・薄型
・小型化への傾向にあり、その電子機器の実装方法にお
いては高密度化への要求がますます高まってきている。
半導体装置の高密度実装を行う方法としてはベアチップ
を用いたＦＣ実装や、ＣＯＧ実装や、ＴＡＢ実装が代表
的であり、突起電極を採用した実装方法は増加してきて
いる。
【０００３】従来の半導体装置の実装方法は、パッケー
ジされた半導体装置をリフローによって実装する方法
や、半導体装置をワイヤーにて実装する方法や、突起電
極を形成した半導体装置をフェイスダウンにして実装す
る方法などがある。以下従来例の一つとしてフェイスダ
ウン実装のＦＣ（フリップチップ）実装について図面を
用いて説明する。
ジされた半導体装置をリフローによって実装する方法
や、半導体装置をワイヤーにて実装する方法や、突起電
極を形成した半導体装置をフェイスダウンにして実装す
る方法などがある。以下従来例の一つとしてフェイスダ
ウン実装のＦＣ（フリップチップ）実装について図面を
用いて説明する。
【０００４】図３（ａ）〜（ｄ）はＦＣ実装の工程を順
番に示した断面図である。ＦＣ実装は、接続の配線長が
短いので信号伝達の遅延を少なくでき、接続のための配
線が半導体装置の周辺に広がらないので実装面積が小さ
いなどの利点がある。
番に示した断面図である。ＦＣ実装は、接続の配線長が
短いので信号伝達の遅延を少なくでき、接続のための配
線が半導体装置の周辺に広がらないので実装面積が小さ
いなどの利点がある。
【０００５】まず図３（ａ）に示すように、半導体装置
１の接続電極（図示せず）上に突起電極３を設ける。突
起電極３の主材料にハンダを用いたＦＣ実装の場合、突
起電極３は真空蒸着法やメッキ法にて形成するのが一般
的である。半導体装置１上に突起電極３を形成した後、
実装基板２上のＡｕによって形成した金属配線４と位置
合わせを行う。
１の接続電極（図示せず）上に突起電極３を設ける。突
起電極３の主材料にハンダを用いたＦＣ実装の場合、突
起電極３は真空蒸着法やメッキ法にて形成するのが一般
的である。半導体装置１上に突起電極３を形成した後、
実装基板２上のＡｕによって形成した金属配線４と位置
合わせを行う。
【０００６】つぎに図３（ｂ）に示すように、実装基板
２上には銅や金などによって形成した金属配線４のパタ
ーンを形成する。
２上には銅や金などによって形成した金属配線４のパタ
ーンを形成する。
【０００７】つぎに図３（ｃ）に示すように、半導体装
置１と、実装基板２上の金属配線４とを突起電極３を介
して接続する。接続方法は、突起電極３の主材料である
ハンダを溶解するのに十分な熱をかけて行うリフローソ
ルダリングによる。たとえばＳｎ：Ｐｂ＝６：４の組成
を持つハンダは融点が約１８３度であるので、それより
も高い温度でリフローする。その際に、溶解したハンダ
は金属配線４に沿って図３（ｃ）に示すように広がるた
め、突起電極３は広がりを見込んだ適量のハンダで形成
する必要がある。
置１と、実装基板２上の金属配線４とを突起電極３を介
して接続する。接続方法は、突起電極３の主材料である
ハンダを溶解するのに十分な熱をかけて行うリフローソ
ルダリングによる。たとえばＳｎ：Ｐｂ＝６：４の組成
を持つハンダは融点が約１８３度であるので、それより
も高い温度でリフローする。その際に、溶解したハンダ
は金属配線４に沿って図３（ｃ）に示すように広がるた
め、突起電極３は広がりを見込んだ適量のハンダで形成
する必要がある。
【０００８】つぎに図３（ｄ）に示すように、半導体装
置１と実装基板２のすき間と半導体装置周辺とを封止樹
脂５によって封止し、実装を終了する。封止樹脂５は一
般的にはエポキシ樹脂が用いられ数十度から百数十度の
温度で数十分から数時間の硬化を行う。
置１と実装基板２のすき間と半導体装置周辺とを封止樹
脂５によって封止し、実装を終了する。封止樹脂５は一
般的にはエポキシ樹脂が用いられ数十度から百数十度の
温度で数十分から数時間の硬化を行う。
【０００９】
【発明が解決しようとする課題】従来例の図３に示した
ようにハンダによって形成された突起電極３は、接続の
際に溶解して金属配線４表面に広がる。よって相応のハ
ンダ量を得るために突起電極３の体積を必要量確保しな
ければならない。したがって高密度実装に適した小型の
突起電極３を形成するには不利である。
ようにハンダによって形成された突起電極３は、接続の
際に溶解して金属配線４表面に広がる。よって相応のハ
ンダ量を得るために突起電極３の体積を必要量確保しな
ければならない。したがって高密度実装に適した小型の
突起電極３を形成するには不利である。
【００１０】また、リフローの際は実装基板２の金属配
線４表面にハンダが表面張力を持って濡れ広がるので、
隣接した金属配線４とのピッチ寸法を狭くすると、ショ
ートの危険がある。したがって実装基板２の金属配線４
間ピッチ寸法の高密度化にも不利である。
線４表面にハンダが表面張力を持って濡れ広がるので、
隣接した金属配線４とのピッチ寸法を狭くすると、ショ
ートの危険がある。したがって実装基板２の金属配線４
間ピッチ寸法の高密度化にも不利である。
【００１１】半導体装置はチップサイズの縮小を行う
と、１枚のウエハーからのチップの取り個数が増加する
ために、コストダウンの効果があるが、前述した理由か
ら従来の実装方法と実装構造では実装の高密度化に限界
がある。その制限のために半導体装置や実装基板の縮小
が行えず、コスト的にもデメリットとなっている。
と、１枚のウエハーからのチップの取り個数が増加する
ために、コストダウンの効果があるが、前述した理由か
ら従来の実装方法と実装構造では実装の高密度化に限界
がある。その制限のために半導体装置や実装基板の縮小
が行えず、コスト的にもデメリットとなっている。
【００１２】本発明の目的は、上記のような課題に着目
し、半導体装置の接続ピッチを小さくし、実装基板の配
線上を濡らすハンダ量を制御することによって、高密度
実装を可能とする半導体装置の実装方法と、実装構造と
を提供することにある。
し、半導体装置の接続ピッチを小さくし、実装基板の配
線上を濡らすハンダ量を制御することによって、高密度
実装を可能とする半導体装置の実装方法と、実装構造と
を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置の実装方法と実装構造は、下記記
載の方法と構造によって実装する。
に本発明の半導体装置の実装方法と実装構造は、下記記
載の方法と構造によって実装する。
【００１４】本発明における半導体装置の実装方法は、
半導体装置に低融点金属からなる突起電極を形成する工
程と、実装基板上に金属配線を形成する工程と、実装基
板上に実装時のショート防止の働きをする絶縁層を形成
する工程と、突起電極に対応した金属配線の接続端子上
の絶縁層に開口部を形成する工程と、実装基板上の金属
配線に位置合わせして半導体装置を実装する工程と、実
装基板と半導体装置の間と半導体装置の周辺を封止樹脂
によって封止を行う工程とを有する。
半導体装置に低融点金属からなる突起電極を形成する工
程と、実装基板上に金属配線を形成する工程と、実装基
板上に実装時のショート防止の働きをする絶縁層を形成
する工程と、突起電極に対応した金属配線の接続端子上
の絶縁層に開口部を形成する工程と、実装基板上の金属
配線に位置合わせして半導体装置を実装する工程と、実
装基板と半導体装置の間と半導体装置の周辺を封止樹脂
によって封止を行う工程とを有する。
【００１５】本発明における半導体装置の実装構造は、
低融点金属からなる突起電極を形成した半導体装置と、
実装基板上に形成する金属配線と、実装基板の金属配線
の接続端子上に開口部を有し実装時のショート防止の働
きをする絶縁層と、実装基板上の金属配線に位置合わせ
して実装した半導体装置と、実装基板と半導体装置の間
と半導体装置の周辺に設ける封止樹脂とを有する。
低融点金属からなる突起電極を形成した半導体装置と、
実装基板上に形成する金属配線と、実装基板の金属配線
の接続端子上に開口部を有し実装時のショート防止の働
きをする絶縁層と、実装基板上の金属配線に位置合わせ
して実装した半導体装置と、実装基板と半導体装置の間
と半導体装置の周辺に設ける封止樹脂とを有する。
【００１６】本発明における半導体装置の実装方法は、
半導体装置に突起電極を形成する工程と、半導体装置の
突起電極に導電性接続材料を塗布する工程と、実装基板
上に導電配線を形成する工程と、実装基板上に実装時の
ショート防止の働きをする絶縁層を形成する工程と、突
起電極に対応した導電配線の接続端子上の絶縁層に開口
部を形成する工程と、実装基板上の導電配線に位置合わ
せして半導体装置を実装する工程と、実装基板と半導体
装置の間と半導体装置の周辺を封止樹脂によって封止を
行う工程とを有する。
半導体装置に突起電極を形成する工程と、半導体装置の
突起電極に導電性接続材料を塗布する工程と、実装基板
上に導電配線を形成する工程と、実装基板上に実装時の
ショート防止の働きをする絶縁層を形成する工程と、突
起電極に対応した導電配線の接続端子上の絶縁層に開口
部を形成する工程と、実装基板上の導電配線に位置合わ
せして半導体装置を実装する工程と、実装基板と半導体
装置の間と半導体装置の周辺を封止樹脂によって封止を
行う工程とを有する。
【００１７】本発明における半導体装置の実装構造は、
導電性接続材料を塗布した突起電極を有する半導体装置
と、実装基板上に形成する導電配線と、実装基板の導電
配線の接続端子上に開口部を有し実装時のショート防止
の働きをする絶縁層と、実装基板上の導電配線に位置合
わせして実装した半導体装置と、実装基板と半導体装置
の間と半導体装置の周辺に設ける封止樹脂とを有する。
導電性接続材料を塗布した突起電極を有する半導体装置
と、実装基板上に形成する導電配線と、実装基板の導電
配線の接続端子上に開口部を有し実装時のショート防止
の働きをする絶縁層と、実装基板上の導電配線に位置合
わせして実装した半導体装置と、実装基板と半導体装置
の間と半導体装置の周辺に設ける封止樹脂とを有する。
【００１８】
【作用】本発明における半導体装置の実装方法と実装構
造は、低融点金属によって形成された突起電極、または
導電性接続材料を塗布した突起電極を用い、半導体装置
の突起電極を実装基板の絶縁層の開口部へ実装する。実
装の際に実装基板の絶縁層は、溶融した低融点金属や導
電性接続材料の配線上への広がりを抑える働きをする。
したがって、突起電極自体や突起電極の低融点金属が占
める体積、または突起電極に塗布する導電性接続材料の
体積を小さくすることができ、従来のＦＣ実装方法より
も狭い接続ピッチでの高密度実装が可能となる。
造は、低融点金属によって形成された突起電極、または
導電性接続材料を塗布した突起電極を用い、半導体装置
の突起電極を実装基板の絶縁層の開口部へ実装する。実
装の際に実装基板の絶縁層は、溶融した低融点金属や導
電性接続材料の配線上への広がりを抑える働きをする。
したがって、突起電極自体や突起電極の低融点金属が占
める体積、または突起電極に塗布する導電性接続材料の
体積を小さくすることができ、従来のＦＣ実装方法より
も狭い接続ピッチでの高密度実装が可能となる。
【００１９】
【実施例】以下本発明の実施例を図面に基づいて詳述す
る。図１（ａ）〜（ｄ）は本発明の半導体装置の実装方
法における第１実施例を工程順に示す断面図である。
る。図１（ａ）〜（ｄ）は本発明の半導体装置の実装方
法における第１実施例を工程順に示す断面図である。
【００２０】まず図１（ａ）に示すように、半導体装置
１の接続電極（図示せず）上に突起電極３を形成する。
突起電極３の形成は電解メッキ法によって行い、突起電
極３材質は銅とハンダを用いる。はじめに銅メッキを行
いつぎにハンダメッキを行って、銅コアハンダの突起電
極３を形成する。突起電極３の形状やサイズはメッキ用
レジストやメッキ高さによって決定する。たとえばメッ
キ用の電極膜を形成したウエハー上にメッキ用レジスト
を厚さ２０ミクロン形成し、直径２０ミクロンの開口部
を設け、その内部にメッキを行う。銅メッキを高さ１０
ミクロンまで行い、ハンダメッキを高さ１０ミクロンま
で行うとすると、高さ２０ミクロン直径２０ミクロンの
ストレート型の突起電極３を形成することができる。ま
た、メッキ用レジストの厚さよりも高くメッキを行う
と、茸型の形状を有する突起電極３を形成することがで
きる。実用レベルでの突起電極３の最小寸法は高さと直
径共に１０ミクロン前後である。試作レベルではさらに
小さな突起電極３を形成することも可能である。
１の接続電極（図示せず）上に突起電極３を形成する。
突起電極３の形成は電解メッキ法によって行い、突起電
極３材質は銅とハンダを用いる。はじめに銅メッキを行
いつぎにハンダメッキを行って、銅コアハンダの突起電
極３を形成する。突起電極３の形状やサイズはメッキ用
レジストやメッキ高さによって決定する。たとえばメッ
キ用の電極膜を形成したウエハー上にメッキ用レジスト
を厚さ２０ミクロン形成し、直径２０ミクロンの開口部
を設け、その内部にメッキを行う。銅メッキを高さ１０
ミクロンまで行い、ハンダメッキを高さ１０ミクロンま
で行うとすると、高さ２０ミクロン直径２０ミクロンの
ストレート型の突起電極３を形成することができる。ま
た、メッキ用レジストの厚さよりも高くメッキを行う
と、茸型の形状を有する突起電極３を形成することがで
きる。実用レベルでの突起電極３の最小寸法は高さと直
径共に１０ミクロン前後である。試作レベルではさらに
小さな突起電極３を形成することも可能である。
【００２１】つぎに図１（ｂ）に示すように、実装基板
２上に銅や金などからなる金属配線４を形成し、その上
層に絶縁層６を設ける。絶縁層６の材質は、絶縁物質で
あって被膜形成、パターン形成ができるもので、しかも
耐熱性があるものであればよい。実施例においては形成
が容易である感光性ポリイミドを絶縁層６として用いて
おり、その形成方法は、まず感光性ポリイミドを回転塗
布などによって実装基板２上にほぼ均一に塗布する。そ
の後、露光現像などのフォトリソグラフィ工程によっ
て、必要な箇所に突起電極３と同等以上の直径を持った
開口部７を設けパターン形成する。最後に２００度以上
の加熱硬化工程を経て、絶縁層６の形成は完了する。絶
縁層６の膜厚は溶融ハンダの広がりをせき止め、ショー
ト防止の効果を持たせるために最低でも１ミクロンは必
要である。このようにして実装基板２の金属配線４はハ
ンダによる接続に必要な箇所だけを露出させ、リフロー
の際に溶融したハンダが広がらないようにその周辺部を
絶縁層６によってガードした形となっている。
２上に銅や金などからなる金属配線４を形成し、その上
層に絶縁層６を設ける。絶縁層６の材質は、絶縁物質で
あって被膜形成、パターン形成ができるもので、しかも
耐熱性があるものであればよい。実施例においては形成
が容易である感光性ポリイミドを絶縁層６として用いて
おり、その形成方法は、まず感光性ポリイミドを回転塗
布などによって実装基板２上にほぼ均一に塗布する。そ
の後、露光現像などのフォトリソグラフィ工程によっ
て、必要な箇所に突起電極３と同等以上の直径を持った
開口部７を設けパターン形成する。最後に２００度以上
の加熱硬化工程を経て、絶縁層６の形成は完了する。絶
縁層６の膜厚は溶融ハンダの広がりをせき止め、ショー
ト防止の効果を持たせるために最低でも１ミクロンは必
要である。このようにして実装基板２の金属配線４はハ
ンダによる接続に必要な箇所だけを露出させ、リフロー
の際に溶融したハンダが広がらないようにその周辺部を
絶縁層６によってガードした形となっている。
【００２２】つぎに図１（ｃ）に示すように、半導体装
置１と実装基板２とを接続する。あらかじめ実装基板２
を加熱しておき、その上に半導体装置１を位置合わせし
て置くことによって、突起電極３のハンダが溶解し接続
がなされる。突起電極３表面にフラックスを塗布する場
合もある。実装基板２の加熱方法は簡易的にはホットプ
レート上に置くことで可能であり、Ｓｎ：Ｐｂ＝６：４
ハンダを用いた場合の融点は１８３度であるが、実装基
板２表面の実温が２３０〜２６０度になるように加熱す
る。また、オーブンなどを用いた場合には、突起電極３
表面にクリームハンダを塗布し半導体装置１と実装基板
２を位置合わせして仮固定した状態で、実装基板２表面
の実温が２３０〜２６０度になるように加熱して接続す
る。
置１と実装基板２とを接続する。あらかじめ実装基板２
を加熱しておき、その上に半導体装置１を位置合わせし
て置くことによって、突起電極３のハンダが溶解し接続
がなされる。突起電極３表面にフラックスを塗布する場
合もある。実装基板２の加熱方法は簡易的にはホットプ
レート上に置くことで可能であり、Ｓｎ：Ｐｂ＝６：４
ハンダを用いた場合の融点は１８３度であるが、実装基
板２表面の実温が２３０〜２６０度になるように加熱す
る。また、オーブンなどを用いた場合には、突起電極３
表面にクリームハンダを塗布し半導体装置１と実装基板
２を位置合わせして仮固定した状態で、実装基板２表面
の実温が２３０〜２６０度になるように加熱して接続す
る。
【００２３】つぎに図１（ｄ）に示すように、半導体装
置１と実装基板２の間と半導体装置１との周辺をエポキ
シ系の封止樹脂５にて封止する。封止樹脂５は半導体装
置１の片側の側面にチップサイズに見合った必要量を滴
下すると毛細管現象によって半導体装置１と実装基板２
の間に流れ込む。このとき、実装基板２を６０度前後に
加温しておくと封止樹脂５の粘度が低下して流れ込み易
くなる。封止樹脂の硬化条件は種類によってまちまちで
あるが、当実施例においては１３０度で１時間の条件で
行っている。封止を終えて実装を完了する。
置１と実装基板２の間と半導体装置１との周辺をエポキ
シ系の封止樹脂５にて封止する。封止樹脂５は半導体装
置１の片側の側面にチップサイズに見合った必要量を滴
下すると毛細管現象によって半導体装置１と実装基板２
の間に流れ込む。このとき、実装基板２を６０度前後に
加温しておくと封止樹脂５の粘度が低下して流れ込み易
くなる。封止樹脂の硬化条件は種類によってまちまちで
あるが、当実施例においては１３０度で１時間の条件で
行っている。封止を終えて実装を完了する。
【００２４】本発明における半導体装置の実装構造は、
図１（ｄ）に示すように、低融点金属からなる突起電極
３を形成した半導体装置１と、実装基板２上に形成する
金属配線４と、実装基板２の金属配線４上に開口部７を
有し実装時のショート防止の働きをする絶縁層６と、実
装基板２上の金属配線４に位置合わせして実装した半導
体装置１と、実装基板２と半導体装置１の間と半導体装
置１の周辺に設ける封止樹脂５とを有する。
図１（ｄ）に示すように、低融点金属からなる突起電極
３を形成した半導体装置１と、実装基板２上に形成する
金属配線４と、実装基板２の金属配線４上に開口部７を
有し実装時のショート防止の働きをする絶縁層６と、実
装基板２上の金属配線４に位置合わせして実装した半導
体装置１と、実装基板２と半導体装置１の間と半導体装
置１の周辺に設ける封止樹脂５とを有する。
【００２５】図２（ａ）〜（ｄ）は本発明の半導体装置
の実装方法における第２実施例を工程順に示す断面図で
ある。
の実装方法における第２実施例を工程順に示す断面図で
ある。
【００２６】まず図２（ａ）に示すように、半導体装置
１の接続電極（図示せず）上に突起電極３を形成する。
突起電極３の形成は電解メッキ法によって行い、突起電
極３の材質は銅と金、あるいは金のみを用いる。はじめ
に銅メッキを行いつぎに金メッキを行って、銅コア金の
突起電極３を形成する。突起電極３の形状やサイズに関
しては第１実施例と同様である。突起電極３に導電性接
続材料８を塗布する。当実施例においてはエポキシ系の
樹脂に銀系の金属粉末を混入した導電性ペーストを用い
る。塗布は、導電性ペーストの表面を極めて平坦にし、
突起電極３の先端を導電性ペーストに浸して転写するデ
ィップ方式を採用する。
１の接続電極（図示せず）上に突起電極３を形成する。
突起電極３の形成は電解メッキ法によって行い、突起電
極３の材質は銅と金、あるいは金のみを用いる。はじめ
に銅メッキを行いつぎに金メッキを行って、銅コア金の
突起電極３を形成する。突起電極３の形状やサイズに関
しては第１実施例と同様である。突起電極３に導電性接
続材料８を塗布する。当実施例においてはエポキシ系の
樹脂に銀系の金属粉末を混入した導電性ペーストを用い
る。塗布は、導電性ペーストの表面を極めて平坦にし、
突起電極３の先端を導電性ペーストに浸して転写するデ
ィップ方式を採用する。
【００２７】つぎに図２（ｂ）に示すように、第１実施
例と同様に実装基板２上に銅や金などからなる導電配線
９を形成し、その上層に絶縁層６を設け必要な箇所に開
口部７パターンを形成する。
例と同様に実装基板２上に銅や金などからなる導電配線
９を形成し、その上層に絶縁層６を設け必要な箇所に開
口部７パターンを形成する。
【００２８】つぎに図２（ｃ）に示すように、半導体装
置１と実装基板２とを導電性接続材料８を介して接続す
る。ここで導電性接続材料８は接着、および導通の役割
を果たす。半導体装置１と実装基板２とを位置合わせし
て導電性接続材料８によって仮固定する。特別に加圧す
る必要はないが加圧しても良い。その後、導電性接続材
料８の熱硬化を行って接続する。熱硬化の条件は一般的
には８０〜１５０度の温度で０．５〜６時間程度であ
り、当実施例においては１１０度で１．５時間の条件を
採用している。
置１と実装基板２とを導電性接続材料８を介して接続す
る。ここで導電性接続材料８は接着、および導通の役割
を果たす。半導体装置１と実装基板２とを位置合わせし
て導電性接続材料８によって仮固定する。特別に加圧す
る必要はないが加圧しても良い。その後、導電性接続材
料８の熱硬化を行って接続する。熱硬化の条件は一般的
には８０〜１５０度の温度で０．５〜６時間程度であ
り、当実施例においては１１０度で１．５時間の条件を
採用している。
【００２９】つぎに図２（ｄ）に示すように、半導体装
置１と実装基板２の間と半導体装置１の周辺をエポキシ
系の封止樹脂５にて封止する。封止方法は第１実施例と
同様である。
置１と実装基板２の間と半導体装置１の周辺をエポキシ
系の封止樹脂５にて封止する。封止方法は第１実施例と
同様である。
【００３０】本発明の第２の実施例における半導体装置
の実装構造は、導電性接続材料８を塗布した突起電極３
を有する半導体装置１と、実装基板２上に形成する導電
配線９と、実装基板２の導電配線９上に開口部７を有し
実装時のショート防止の働きをする絶縁層６と、実装基
板２上の導電配線９に位置合わせして実装した半導体装
置１と、実装基板２と半導体装置１の間と半導体装置１
の周辺に設ける封止樹脂５とを有する。
の実装構造は、導電性接続材料８を塗布した突起電極３
を有する半導体装置１と、実装基板２上に形成する導電
配線９と、実装基板２の導電配線９上に開口部７を有し
実装時のショート防止の働きをする絶縁層６と、実装基
板２上の導電配線９に位置合わせして実装した半導体装
置１と、実装基板２と半導体装置１の間と半導体装置１
の周辺に設ける封止樹脂５とを有する。
【００３１】
【発明の効果】以上の説明で明らかなように、本発明に
よれば実装基板の金属配線上に接続に必要な部分のみを
開口した絶縁層を設けることによって、低融点金属や導
電性接続材料の広がりを抑制することができるのでショ
ートを防止でき、また低融点金属や導電性接続材料の必
要量が少なくなるため小型の突起電極を形成することが
できる。したがって半導体装置の接続ピッチの縮小が可
能であり、高密度実装に関して非常に有利となる効果が
ある。
よれば実装基板の金属配線上に接続に必要な部分のみを
開口した絶縁層を設けることによって、低融点金属や導
電性接続材料の広がりを抑制することができるのでショ
ートを防止でき、また低融点金属や導電性接続材料の必
要量が少なくなるため小型の突起電極を形成することが
できる。したがって半導体装置の接続ピッチの縮小が可
能であり、高密度実装に関して非常に有利となる効果が
ある。
【図１】本発明の第１の実施例における実装方法と実装
構造とを示す断面図である。
構造とを示す断面図である。
【図２】本発明の第２の実施例における実装方法と実装
構造とを示す断面図である。
構造とを示す断面図である。
【図３】従来例のＦＣ実装方法と実装構造を示す断面図
である。
である。
１ 半導体装置 ２ 実装基板 ３ 突起電極 ４ 金属配線 ５ 封止樹脂 ６ 絶縁層 ７ 開口部 ８ 導電性接続材料
Claims (4)
- 【請求項１】 半導体装置に低融点金属からなる突起電
極を形成し、実装基板上に金属配線を形成する工程と、
実装基板上に絶縁層を形成し、突起電極に対応した金属
配線上の絶縁層に開口部を形成する工程と、実装基板上
の金属配線に位置合わせして半導体装置を実装する工程
と、実装基板と半導体装置の間と半導体装置の周辺を封
止樹脂によって封止を行う工程とを有することを特徴と
する半導体装置の実装方法。 - 【請求項２】 低融点金属からなる突起電極を形成した
半導体装置と、実装基板上に形成する金属配線と、実装
基板上の金属配線上に開口部を有する絶縁層と、実装基
板上の金属配線に位置合わせして実装した半導体装置
と、実装基板と半導体装置の間と半導体装置の周辺に設
ける封止樹脂とを有することを特徴とする半導体装置の
実装構造。 - 【請求項３】 半導体装置に突起電極を形成し、半導体
装置の突起電極に導電性接続材料を塗布する工程と、実
装基板上に導電配線を形成し、実装基板上に絶縁層を形
成する工程と、突起電極に対応した導電配線上の絶縁層
に開口部を形成する工程と、実装基板上の導電配線に位
置合わせして半導体装置を実装する工程と、実装基板と
半導体装置の間と半導体装置の周辺を封止樹脂によって
封止を行う工程とを有することを特徴とする半導体装置
の実装方法。 - 【請求項４】 導電性接続材料を塗布した突起電極を有
する半導体装置と、実装基板上に形成する導電配線と、
実装基板上の導電配線上に開口部を有する絶縁層と、実
装基板上の導電配線に位置合わせして実装した半導体装
置と、実装基板と半導体装置の間と半導体装置の周辺に
設ける封止樹脂とを有することを特徴とする半導体装置
の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11936393A JPH06310567A (ja) | 1993-04-23 | 1993-04-23 | 半導体装置の実装方法およびその実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11936393A JPH06310567A (ja) | 1993-04-23 | 1993-04-23 | 半導体装置の実装方法およびその実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310567A true JPH06310567A (ja) | 1994-11-04 |
Family
ID=14759648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11936393A Pending JPH06310567A (ja) | 1993-04-23 | 1993-04-23 | 半導体装置の実装方法およびその実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310567A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2849533A1 (fr) * | 2002-12-27 | 2004-07-02 | St Microelectronics Sa | Assemblage d'un composant semiconducteur |
| JP2014229776A (ja) * | 2013-05-23 | 2014-12-08 | 富士通株式会社 | 電極、電子部品、電子装置および電極の接合方法 |
-
1993
- 1993-04-23 JP JP11936393A patent/JPH06310567A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2849533A1 (fr) * | 2002-12-27 | 2004-07-02 | St Microelectronics Sa | Assemblage d'un composant semiconducteur |
| JP2014229776A (ja) * | 2013-05-23 | 2014-12-08 | 富士通株式会社 | 電極、電子部品、電子装置および電極の接合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3239335B2 (ja) | 電気的接続用構造体の形成方法およびはんだ転写用基板 | |
| US6103551A (en) | Semiconductor unit and method for manufacturing the same | |
| KR101140518B1 (ko) | 배선 기판 및 반도체 장치 | |
| US20070020912A1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| JP2012204391A (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| KR100355323B1 (ko) | 캐리어와 그를 포함하는 반도체 장치 | |
| JP3477486B2 (ja) | 電子部品の実装体の製造方法 | |
| JPH0547841A (ja) | 半導体装置の実装方法およびその実装構造 | |
| JPH10112476A (ja) | 半導体装置の製造方法 | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| JPH06310567A (ja) | 半導体装置の実装方法およびその実装構造 | |
| JPH11340270A (ja) | はんだバンプ形成方法及び半導体モジュールの製造方法 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JPH1079403A (ja) | 半導体装置及びその製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JPH05243287A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH05326628A (ja) | フリップチップの実装方法 | |
| JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2762958B2 (ja) | バンプの形成方法 | |
| JPH09293961A (ja) | 電子部品の実装方法 |