JP4326105B2 - フリップチップ実装方法 - Google Patents
フリップチップ実装方法 Download PDFInfo
- Publication number
- JP4326105B2 JP4326105B2 JP2000074991A JP2000074991A JP4326105B2 JP 4326105 B2 JP4326105 B2 JP 4326105B2 JP 2000074991 A JP2000074991 A JP 2000074991A JP 2000074991 A JP2000074991 A JP 2000074991A JP 4326105 B2 JP4326105 B2 JP 4326105B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor element
- flip
- circuit board
- fluorine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
- H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子の実装構造に係わり、更に詳しくは光半導体素子（レーザーダイオード）、光素子（光導波路）及びＩＣチップ等のフラックスレスでの半田付けによるフリップチップ実装構造に関する。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。これは、チップ側にある半田と基板側にあるパッドを使って、裏返しチップ（フリップチップ）を基板に位置合わせした後、半田を一度に溶かして接続を行うものである。当初、チップの周辺だけの接続から、完全エリアアレイにまで発展してきている。
【０００３】
図５は、従来の一般的なＩＣチップのフリップチップ実装構造を説明する要部断面図である。図５（ａ）、（ｂ）において、符号１はＩＣチップであり、２はＩＣチップ１の能動面側に形成された、例えば、Ａｌ（アルミニウム）層よりなるパッド電極である。パッド電極２には、ＩＣチップ１を後述する有機回路基板に接続するための半田バンプである半田（例えば、Ｐｂ：４０％、Ｓｎ：６０％）よりなる半田バンプ（突起電極）３がＩＣチップ素子エリア内に配置されている。
【０００４】
符号４は、回路基板であり、上下面に銅箔張りのガラスエポキシ樹脂等よりなり、樹脂基板の全表面に無電解メッキ及び電解メッキにより銅メッキ層を形成する。更に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、上面側にはＩＣ接続用電極５を、下面側にはマトリックス状に図示しない外部接続用電極を形成する。次に、ソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記樹脂基板の下面側には図示しない外部接続用電極を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成することにより回路基板４が完成される。
【０００５】
図５（ｃ）に示すように、前記ＩＣチップ１のパッド電極２上に半田バンプ３を形成した半田と前記回路基板４の上面側に形成されたＩＣ接続用電極５を使って回路基板４に位置合わせした後、半田バンプ３をリフローしてＩＣチップ１を回路基板４に電気的に接続する。
【０００６】
その後、前記ＩＣチップ１の上面が露出した状態で、ＩＣチップ１と回路基板４との隙間に封止樹脂６を充填することによりＩＣチップ１は回路基板４に一体的に固定される。
【０００７】
上記した半田バンプ３は、所謂６／４半田で、融点は略１８０°Ｃ程度で、非酸化雰囲気中で加熱する。このフラックスを使用していない方法による半田付けは、溶融半田の表面張力を利用しており、加熱前のＩＣチップ１の回路基板４に対する位置が多少ズレていても半田の表面張力により望ましい位置にＩＣチップ１を自動的に移動させることができる。しかし、ＩＣチップ１は回路基板４の上に単に置かれているのみで、工程移動時等の振動で大きく位置ズレが発生することがある。
【０００８】
図６は、従来のフラックスを使ったフリップチップ実装構造を説明する要部断面図である。図５で説明した従来技術と異なるところは、図６（ｂ）に示すように、ＩＣチップ１の半田バンプ３の表面にフラックス７を塗布した後、回路基板４の上面側に形成されたＩＣ接続用電極５にＩＣチップ１の半田バンプ３を位置合わせして仮固定する。その後、図６（ｃ）に示す様に、リフローでＩＣチップ１を回路基板４に電気的に接続する。図６（ｃ）に示す様に、前記ＩＣチップ１の上面が露出した状態で、ＩＣチップ１と回路基板４との隙間に封止樹脂６を充填することによりＩＣチップ１は回路基板４に一体的に固定される。
【０００９】
図７は、上記した従来技術と同様に従来のフラックスを使ったフリップチップ実装構造を説明する要部断面図である。図７において、前記回路基板４の上面側に形成されたＩＣ接続用電極５の表面にフラックス７を塗布し、半田バンプ３を仮固定すると同時に、ＩＣチップ１のパッド電極２の表面にもフラックス７を塗布した後、回路基板４とＩＣチップ１とを位置合わせし、仮固定した後、リフローでＩＣチップ１を回路基板４に電気的に接続する。図示していないが、前述と同様にＩＣチップ１と回路基板４との隙間を封止樹脂を充填してＩＣチップ１は回路基板４に一体的に固定される。
【００１０】
【発明が解決しようとする課題】
前述したフリップチップ実装構造には次のような問題点がある。即ち、半田バンプの表面又は回路基板上のＩＣ接続用電極の表面にフラックスを塗布して仮固定する方法は、工程移動時等の振動で大きく位置ズレが発生することは避けられるが、リフロー工程後に洗浄工程が必要になる。また、フラックスの残渣による製品の信頼性が低下する等の問題が発生する。
【００１１】
従って、工程を簡素化し、信頼性の高いフリップチップ実装の実現が課題となる。
【００１２】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する信頼性に優れた、半導体素子のフラックスレスでの半田付けによるフリップチップ実装構造を提供するものである。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明におけるフリップチップ実装方法は、回路基板の一方の面に形成された半導体素子を接続する半導体素子接続用電極に半導体素子を導電部材を介して実装したフリップチップ実装方法において、前記半導体素子接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に粘性があり常温においては殆ど蒸発しない、かつ沸点が前記導電部材の融点より低い温度のフッ素系不活性液を塗布し、前記フッ素系不活性液で前記半導体素子を仮固定した後、リフローすることにより、該フッ素系不活性液が前記導電部材が溶融する前に全て蒸発した後、前記導電部材が溶融し回路基板上に半導体素子がフリップチップ接続されることを特徴とするものである。
【００１４】
また、前記半導体素子は、光半導体素子であり、該光半導体素子接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布して前記光半導体素子を仮固定した後、リフローすることにより回路基板上に前記光半導体素子をフリップチップ接続したことを特徴とするものである。
【００１５】
また、前記光半導体素子は、レーザーダイオードであり、該レーザーダイオード接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布して前記レーザーダイオードを仮固定した後、リフローすることにより回路基板上に前記レーザーダイオードをフリップチップ接続したことを特徴とするものである。
【００１６】
また、前記半導体素子は、ＩＣチップであり、該ＩＣチップ接続用電極の表面又は前記半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布してＩＣチップを仮固定した後、リフローすることにより回路基板上に前記ＩＣチップを接続すると共に、前記ＩＣチップと前記回路基板との隙間に封止樹脂を充填して一体的に固定しフリップチップ接続したことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下図面に基づいて本発明におけるフリップチップ実装構造について説明する。図１は、本発明の第１の実施の形態に係わるＩＣチップのフリップチップ実装構造を説明する要部断面図である。図において、従来技術と同一部材は同一符号で示す。
【００１９】
先ず、図１（ａ）、（ｂ）において、従来技術と異なる所は、前記回路基板４上のＩＣ接続用電極５の表面にフッ素系不活性液８を塗布し、回路基板４に形成された半田バンプ３を位置合わせして仮固定した後、リフローでＩＣチップ１を回路基板４に電気的に接続する。その後、ＩＣチップ１と回路基板４との隙間を封止樹脂６を充填してＩＣチップ１を回路基板４に一体的に固定する。
【００２０】
前記フッ素系不活性液８の沸点は、前記半田バンプ３の融点より低い温度のものを選択することにより、半田バンプ３が溶融する前に全て蒸発してしまうので、フッ素系不活性液８は半田付けにはなんら悪影響はない。また、半田付け時の非酸化雰囲気に対しても悪影響はない。
【００２１】
図２は、本発明の第２の実施の形態に係わるＩＣチップのフリップチップ実装構造を説明する要部断面図である。前記ＩＣチップ１に形成された半田バンプ３の表面に上記したフッ素系不活性液８を塗布し、回路基板４に形成されたＩＣ接続用電極５に位置合わせして仮固定した後、リフローでＩＣチップ１を回路基板４に電気的に接続するものである。その後、図示していないが、ＩＣチップ１と回路基板４との隙間を封止樹脂を充填してＩＣチップ１を回路基板４に一体的に固定する。
【００２２】
図３は、本発明の第３の実施の形態に係わるレーザーダイオードのフリップチップ実装構造を説明する要部断面図である。図３において、符号１０は光半導体素子であるレーザーダイオードで下面に半田バンプ３が形成されている。回路基板４のレーザーダイオード１０と対向する面に形成された配線パターン１１の半田付きランド１１ａにフッ素系不活性液８を塗布し、このフッ素系不活性液８でレーザーダイオード１０を仮固定した後、リフローすることにより回路基板４上にレーザーダイオード１０をフリップチップ接続する。
【００２３】
図４は、本発明の第４の実施の形態に係わるレーザーダイオードのフリップチップ実装構造を説明する要部断面図である。図４において、符号１０はレーザーダイオードで下面に半田リボン１２を介して回路基板４上に形成された配線パターンの半田付きランド１３ａにフッ素系不活性液８を塗布し、このフッ素系不活性液８でレーザーダイオード１０を仮固定した後、リフローすることにより回路基板４上にレーザーダイオード１０をフリップチップ接続する。
【００２４】
上述べた構成により、フッ素系不活性液を従来技術で説明したフラックスの代わりに使用することにより、フッ素系不活性液は粘性があり常温においては殆ど蒸発しないため半導体素子（ＩＣチップ、レーザーダイオード）が回路基板に仮固定されるので、工程移動中に位置ズレが発生することはない。従来フラックス使用することによる問題点、即ち、リフロー工程後に洗浄工程を必要とすること、また、フラックスの残渣による製品の信頼性が低下すること等の問題が解消される。従って、フッ素系不活性液を使用することにより、リフロー後の洗浄工程が不要になり工程が簡素化され、フラックスの残渣がないので信頼性の高い半導体素子のフリップチップ実装が実現されるものである。
【００２５】
また、フッ素系不活性液の沸点は半田付けする半田のリフロー温度により自由に選択することが可能である。
【００２６】
【発明の効果】
本発明のフリップチップ実装構造によれば、半導体素子を基板上に実装する際にフラックスの代わりにフッ素系不活性液を使用し仮固定するので、工程移動中に発生していた回路基板の配線パターンと半導体素子との接続の位置ズレがなくなる。また、フラックス使用による悪影響も解消され、工程が簡素化され、信頼性の高いフリップチップ実装を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わるＩＣチップのフリップチップ実装構造を説明する要部断面図である。
【図２】本発明の第２の実施の形態に係わるＩＣチップのフリップチップ実装構造を説明する要部断面図である。
【図３】本発明の第３の実施の形態に係わるレーザーダイオードのフリップチップ実装構造を説明する要部断面図である。
【図４】本発明の第４の実施の形態に係わるレーザーダイオードのフリップチップ実装構造を説明する要部断面図である。
【図５】従来のフリップチップ実装構造を説明する要部断面図である。
【図６】従来のフラックスを使用したフリップチップ実装構造を説明する要部断面図である。
【図７】従来のフラックスを使用した他のフリップチップ実装構造を説明する要部断面図である。
【符号の説明】
１ ＩＣチップ
２ パッド電極
３ 半田バンプ
４ 回路基板
５ 外部接続用電極
６ 封止樹脂
８ フッ素系不活性液
１０ レーザーダイオード
１１ 配線パターン
１１ａ、１３ａ 半田付きランド
１２ 半田リボン
【発明の属する技術分野】
本発明は、半導体素子の実装構造に係わり、更に詳しくは光半導体素子（レーザーダイオード）、光素子（光導波路）及びＩＣチップ等のフラックスレスでの半田付けによるフリップチップ実装構造に関する。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。これは、チップ側にある半田と基板側にあるパッドを使って、裏返しチップ（フリップチップ）を基板に位置合わせした後、半田を一度に溶かして接続を行うものである。当初、チップの周辺だけの接続から、完全エリアアレイにまで発展してきている。
【０００３】
図５は、従来の一般的なＩＣチップのフリップチップ実装構造を説明する要部断面図である。図５（ａ）、（ｂ）において、符号１はＩＣチップであり、２はＩＣチップ１の能動面側に形成された、例えば、Ａｌ（アルミニウム）層よりなるパッド電極である。パッド電極２には、ＩＣチップ１を後述する有機回路基板に接続するための半田バンプである半田（例えば、Ｐｂ：４０％、Ｓｎ：６０％）よりなる半田バンプ（突起電極）３がＩＣチップ素子エリア内に配置されている。
【０００４】
符号４は、回路基板であり、上下面に銅箔張りのガラスエポキシ樹脂等よりなり、樹脂基板の全表面に無電解メッキ及び電解メッキにより銅メッキ層を形成する。更に、メッキレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、上面側にはＩＣ接続用電極５を、下面側にはマトリックス状に図示しない外部接続用電極を形成する。次に、ソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、前記樹脂基板の下面側には図示しない外部接続用電極を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜開口部を形成することにより回路基板４が完成される。
【０００５】
図５（ｃ）に示すように、前記ＩＣチップ１のパッド電極２上に半田バンプ３を形成した半田と前記回路基板４の上面側に形成されたＩＣ接続用電極５を使って回路基板４に位置合わせした後、半田バンプ３をリフローしてＩＣチップ１を回路基板４に電気的に接続する。
【０００６】
その後、前記ＩＣチップ１の上面が露出した状態で、ＩＣチップ１と回路基板４との隙間に封止樹脂６を充填することによりＩＣチップ１は回路基板４に一体的に固定される。
【０００７】
上記した半田バンプ３は、所謂６／４半田で、融点は略１８０°Ｃ程度で、非酸化雰囲気中で加熱する。このフラックスを使用していない方法による半田付けは、溶融半田の表面張力を利用しており、加熱前のＩＣチップ１の回路基板４に対する位置が多少ズレていても半田の表面張力により望ましい位置にＩＣチップ１を自動的に移動させることができる。しかし、ＩＣチップ１は回路基板４の上に単に置かれているのみで、工程移動時等の振動で大きく位置ズレが発生することがある。
【０００８】
図６は、従来のフラックスを使ったフリップチップ実装構造を説明する要部断面図である。図５で説明した従来技術と異なるところは、図６（ｂ）に示すように、ＩＣチップ１の半田バンプ３の表面にフラックス７を塗布した後、回路基板４の上面側に形成されたＩＣ接続用電極５にＩＣチップ１の半田バンプ３を位置合わせして仮固定する。その後、図６（ｃ）に示す様に、リフローでＩＣチップ１を回路基板４に電気的に接続する。図６（ｃ）に示す様に、前記ＩＣチップ１の上面が露出した状態で、ＩＣチップ１と回路基板４との隙間に封止樹脂６を充填することによりＩＣチップ１は回路基板４に一体的に固定される。
【０００９】
図７は、上記した従来技術と同様に従来のフラックスを使ったフリップチップ実装構造を説明する要部断面図である。図７において、前記回路基板４の上面側に形成されたＩＣ接続用電極５の表面にフラックス７を塗布し、半田バンプ３を仮固定すると同時に、ＩＣチップ１のパッド電極２の表面にもフラックス７を塗布した後、回路基板４とＩＣチップ１とを位置合わせし、仮固定した後、リフローでＩＣチップ１を回路基板４に電気的に接続する。図示していないが、前述と同様にＩＣチップ１と回路基板４との隙間を封止樹脂を充填してＩＣチップ１は回路基板４に一体的に固定される。
【００１０】
【発明が解決しようとする課題】
前述したフリップチップ実装構造には次のような問題点がある。即ち、半田バンプの表面又は回路基板上のＩＣ接続用電極の表面にフラックスを塗布して仮固定する方法は、工程移動時等の振動で大きく位置ズレが発生することは避けられるが、リフロー工程後に洗浄工程が必要になる。また、フラックスの残渣による製品の信頼性が低下する等の問題が発生する。
【００１１】
従って、工程を簡素化し、信頼性の高いフリップチップ実装の実現が課題となる。
【００１２】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する信頼性に優れた、半導体素子のフラックスレスでの半田付けによるフリップチップ実装構造を提供するものである。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明におけるフリップチップ実装方法は、回路基板の一方の面に形成された半導体素子を接続する半導体素子接続用電極に半導体素子を導電部材を介して実装したフリップチップ実装方法において、前記半導体素子接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に粘性があり常温においては殆ど蒸発しない、かつ沸点が前記導電部材の融点より低い温度のフッ素系不活性液を塗布し、前記フッ素系不活性液で前記半導体素子を仮固定した後、リフローすることにより、該フッ素系不活性液が前記導電部材が溶融する前に全て蒸発した後、前記導電部材が溶融し回路基板上に半導体素子がフリップチップ接続されることを特徴とするものである。
【００１４】
また、前記半導体素子は、光半導体素子であり、該光半導体素子接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布して前記光半導体素子を仮固定した後、リフローすることにより回路基板上に前記光半導体素子をフリップチップ接続したことを特徴とするものである。
【００１５】
また、前記光半導体素子は、レーザーダイオードであり、該レーザーダイオード接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布して前記レーザーダイオードを仮固定した後、リフローすることにより回路基板上に前記レーザーダイオードをフリップチップ接続したことを特徴とするものである。
【００１６】
また、前記半導体素子は、ＩＣチップであり、該ＩＣチップ接続用電極の表面又は前記半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布してＩＣチップを仮固定した後、リフローすることにより回路基板上に前記ＩＣチップを接続すると共に、前記ＩＣチップと前記回路基板との隙間に封止樹脂を充填して一体的に固定しフリップチップ接続したことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下図面に基づいて本発明におけるフリップチップ実装構造について説明する。図１は、本発明の第１の実施の形態に係わるＩＣチップのフリップチップ実装構造を説明する要部断面図である。図において、従来技術と同一部材は同一符号で示す。
【００１９】
先ず、図１（ａ）、（ｂ）において、従来技術と異なる所は、前記回路基板４上のＩＣ接続用電極５の表面にフッ素系不活性液８を塗布し、回路基板４に形成された半田バンプ３を位置合わせして仮固定した後、リフローでＩＣチップ１を回路基板４に電気的に接続する。その後、ＩＣチップ１と回路基板４との隙間を封止樹脂６を充填してＩＣチップ１を回路基板４に一体的に固定する。
【００２０】
前記フッ素系不活性液８の沸点は、前記半田バンプ３の融点より低い温度のものを選択することにより、半田バンプ３が溶融する前に全て蒸発してしまうので、フッ素系不活性液８は半田付けにはなんら悪影響はない。また、半田付け時の非酸化雰囲気に対しても悪影響はない。
【００２１】
図２は、本発明の第２の実施の形態に係わるＩＣチップのフリップチップ実装構造を説明する要部断面図である。前記ＩＣチップ１に形成された半田バンプ３の表面に上記したフッ素系不活性液８を塗布し、回路基板４に形成されたＩＣ接続用電極５に位置合わせして仮固定した後、リフローでＩＣチップ１を回路基板４に電気的に接続するものである。その後、図示していないが、ＩＣチップ１と回路基板４との隙間を封止樹脂を充填してＩＣチップ１を回路基板４に一体的に固定する。
【００２２】
図３は、本発明の第３の実施の形態に係わるレーザーダイオードのフリップチップ実装構造を説明する要部断面図である。図３において、符号１０は光半導体素子であるレーザーダイオードで下面に半田バンプ３が形成されている。回路基板４のレーザーダイオード１０と対向する面に形成された配線パターン１１の半田付きランド１１ａにフッ素系不活性液８を塗布し、このフッ素系不活性液８でレーザーダイオード１０を仮固定した後、リフローすることにより回路基板４上にレーザーダイオード１０をフリップチップ接続する。
【００２３】
図４は、本発明の第４の実施の形態に係わるレーザーダイオードのフリップチップ実装構造を説明する要部断面図である。図４において、符号１０はレーザーダイオードで下面に半田リボン１２を介して回路基板４上に形成された配線パターンの半田付きランド１３ａにフッ素系不活性液８を塗布し、このフッ素系不活性液８でレーザーダイオード１０を仮固定した後、リフローすることにより回路基板４上にレーザーダイオード１０をフリップチップ接続する。
【００２４】
上述べた構成により、フッ素系不活性液を従来技術で説明したフラックスの代わりに使用することにより、フッ素系不活性液は粘性があり常温においては殆ど蒸発しないため半導体素子（ＩＣチップ、レーザーダイオード）が回路基板に仮固定されるので、工程移動中に位置ズレが発生することはない。従来フラックス使用することによる問題点、即ち、リフロー工程後に洗浄工程を必要とすること、また、フラックスの残渣による製品の信頼性が低下すること等の問題が解消される。従って、フッ素系不活性液を使用することにより、リフロー後の洗浄工程が不要になり工程が簡素化され、フラックスの残渣がないので信頼性の高い半導体素子のフリップチップ実装が実現されるものである。
【００２５】
また、フッ素系不活性液の沸点は半田付けする半田のリフロー温度により自由に選択することが可能である。
【００２６】
【発明の効果】
本発明のフリップチップ実装構造によれば、半導体素子を基板上に実装する際にフラックスの代わりにフッ素系不活性液を使用し仮固定するので、工程移動中に発生していた回路基板の配線パターンと半導体素子との接続の位置ズレがなくなる。また、フラックス使用による悪影響も解消され、工程が簡素化され、信頼性の高いフリップチップ実装を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係わるＩＣチップのフリップチップ実装構造を説明する要部断面図である。
【図２】本発明の第２の実施の形態に係わるＩＣチップのフリップチップ実装構造を説明する要部断面図である。
【図３】本発明の第３の実施の形態に係わるレーザーダイオードのフリップチップ実装構造を説明する要部断面図である。
【図４】本発明の第４の実施の形態に係わるレーザーダイオードのフリップチップ実装構造を説明する要部断面図である。
【図５】従来のフリップチップ実装構造を説明する要部断面図である。
【図６】従来のフラックスを使用したフリップチップ実装構造を説明する要部断面図である。
【図７】従来のフラックスを使用した他のフリップチップ実装構造を説明する要部断面図である。
【符号の説明】
１ ＩＣチップ
２ パッド電極
３ 半田バンプ
４ 回路基板
５ 外部接続用電極
６ 封止樹脂
８ フッ素系不活性液
１０ レーザーダイオード
１１ 配線パターン
１１ａ、１３ａ 半田付きランド
１２ 半田リボン
Claims (4)
- 回路基板の一方の面に形成された半導体素子接続用電極に半導体素子を導電部材を介して実装したフリップチップ実装方法において、
前記半導体素子接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に
粘性があり常温においては殆ど蒸発しない、かつ沸点が前記導電部材の融点より低い温度のフッ素系不活性液を塗布し、
該フッ素系不活性液で前記半導体素子を仮固定した後、
リフローすることにより、該フッ素系不活性液が前記導電部材が溶融する前に全て蒸発した後、前記導電部材が溶融し回路基板上に半導体素子がフリップチップ接続されることを特徴とするフリップチップ実装方法。 - 前記半導体素子は、光半導体素子であり、該光半導体素子接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布して前記光半導体素子を仮固定した後、リフローすることにより回路基板上に前記光半導体素子をフリップチップ接続したことを特徴とする請求項１記載のフリップチップ実装方法。
- 前記光半導体素子は、レーザーダイオードであり、該レーザーダイオード接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布して前記レーザーダイオードを仮固定した後、リフローすることにより回路基板上に前記レーザーダイオードをフリップチップ接続したことを特徴とする請求項２記載のフリップチップ実装方法。
- 前記半導体素子は、ＩＣチップであり、該ＩＣチップ接続用電極の表面又は半田バンプ若しくは半田リボンの前記導電部材の表面の少なくともいずれか一方に前記フッ素系不活性液を塗布してＩＣチップを仮固定した後、リフローすることにより回路基板上に前記ＩＣチップを接続すると共に、前記ＩＣチップと前記回路基板との隙間に封止樹脂を充填して一体的に固定しフリップチップ接続したことを特徴とする請求項１記載のフリップチップ実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074991A JP4326105B2 (ja) | 2000-03-17 | 2000-03-17 | フリップチップ実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074991A JP4326105B2 (ja) | 2000-03-17 | 2000-03-17 | フリップチップ実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001267368A JP2001267368A (ja) | 2001-09-28 |
| JP4326105B2 true JP4326105B2 (ja) | 2009-09-02 |
Family
ID=18592946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074991A Expired - Fee Related JP4326105B2 (ja) | 2000-03-17 | 2000-03-17 | フリップチップ実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4326105B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030044255A (ko) * | 2001-11-29 | 2003-06-09 | 한국전자통신연구원 | 플립칩 본딩 광모듈 패키지 및 그 패키징 방법 |
| DE112009001736T5 (de) * | 2008-07-17 | 2012-01-26 | Murata Mfg. Co., Ltd. | Verfahren zum Herstellen eines komponenteneingebetteten Moduls |
| US11183479B2 (en) | 2017-03-30 | 2021-11-23 | Mitsubishi Electric Corporation | Semiconductor device, method for manufacturing the same, and power conversion device |
| CN108581126B (zh) * | 2018-06-20 | 2023-09-15 | 大冶特殊钢有限公司 | 倒装led芯片导向装置与回流焊机以及led芯片焊接方法 |
-
2000
- 2000-03-17 JP JP2000074991A patent/JP4326105B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001267368A (ja) | 2001-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3554695B2 (ja) | 半導体集積回路におけるハンダ相互接続を製造する方法および半導体集積回路を製造する方法 | |
| JP4928945B2 (ja) | バンプ−オン−リードフリップチップ相互接続 | |
| US6756253B1 (en) | Method for fabricating a semiconductor component with external contact polymer support layer | |
| JP4660643B2 (ja) | プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法 | |
| US6118179A (en) | Semiconductor component with external contact polymer support member and method of fabrication | |
| KR100475324B1 (ko) | 용융제를함유하는선택적충전형접착막 | |
| JPH04273453A (ja) | 直接チップ取り付け方法 | |
| JPH098451A (ja) | チップ実装回路カードを作製する方法 | |
| JP2012204391A (ja) | 半導体装置、半導体装置の製造方法、及び配線基板の製造方法 | |
| US6100112A (en) | Method of manufacturing a tape carrier with bump | |
| US7169641B2 (en) | Semiconductor package with selective underfill and fabrication method therfor | |
| US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP4326105B2 (ja) | フリップチップ実装方法 | |
| JPH05175275A (ja) | 半導体チップの実装方法および実装構造 | |
| TW200532824A (en) | Bumping process, bump structure, packaging process and package structure | |
| JPH11163044A (ja) | プリント配線板および電子部品実装方法 | |
| JP2000040713A (ja) | 半導体パッケージの製造方法 | |
| TWI322491B (en) | Bumping process | |
| US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP3487411B2 (ja) | 突起電極の形成方法 | |
| JP3269211B2 (ja) | 半導体装置の製造方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070118 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150619 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |