JP2000315706A - 回路基板の製造方法並びに回路基板 - Google Patents
回路基板の製造方法並びに回路基板Info
- Publication number
- JP2000315706A JP2000315706A JP12190699A JP12190699A JP2000315706A JP 2000315706 A JP2000315706 A JP 2000315706A JP 12190699 A JP12190699 A JP 12190699A JP 12190699 A JP12190699 A JP 12190699A JP 2000315706 A JP2000315706 A JP 2000315706A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating resin
- opening
- circuit board
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 搭載する半導体チップの製造コストを低減で
きる回路基板の製造方法を提供する。 【解決手段】 表面に回路パターン２が形成されたベー
ス基板１上に第１の絶縁性樹脂層３を形成する工程と、
第１の絶縁性樹脂層３上に第２の絶縁性樹脂層４を形成
する工程と、第１及び第２の絶縁性樹脂層３、４に該第
１及び第２の絶縁性樹脂層３、４を貫通する第１の開口
部５を形成して、回路パターン２の一部を第１の開口部
５の底部に露出する工程と、第１の開口部５内を充填す
ると共に、第２の絶縁性樹脂層４上に回路パターン２と
電気的に接続する導体層７をめっきにより形成する工程
と、導体層７上に、第１の開口部５に対応する部位に第
２の開口部８を有するレジスト層９を形成する工程と、
第２の開口部８の底面に露出する導体層７上にめっきに
よりはんだ層１０を形成する工程と、レジスト層９を除
去する工程と、導体層７をはんだ層１０をマスクとして
エッチングにより除去する工程と、導体層７の除去によ
り露出する第２の絶縁性樹脂層４を除去する工程とを含
む。
きる回路基板の製造方法を提供する。 【解決手段】 表面に回路パターン２が形成されたベー
ス基板１上に第１の絶縁性樹脂層３を形成する工程と、
第１の絶縁性樹脂層３上に第２の絶縁性樹脂層４を形成
する工程と、第１及び第２の絶縁性樹脂層３、４に該第
１及び第２の絶縁性樹脂層３、４を貫通する第１の開口
部５を形成して、回路パターン２の一部を第１の開口部
５の底部に露出する工程と、第１の開口部５内を充填す
ると共に、第２の絶縁性樹脂層４上に回路パターン２と
電気的に接続する導体層７をめっきにより形成する工程
と、導体層７上に、第１の開口部５に対応する部位に第
２の開口部８を有するレジスト層９を形成する工程と、
第２の開口部８の底面に露出する導体層７上にめっきに
よりはんだ層１０を形成する工程と、レジスト層９を除
去する工程と、導体層７をはんだ層１０をマスクとして
エッチングにより除去する工程と、導体層７の除去によ
り露出する第２の絶縁性樹脂層４を除去する工程とを含
む。
Description
【０００１】
【発明の属する技術分野】本発明は回路基板の製造方法
並びに回路基板に関する。
並びに回路基板に関する。
【０００２】
【従来の技術】半導体チップを半導体パッケージ等の回
路基板に実装する際には、フリップチップ実装が広く行
われている。このフリップチップ実装にあたっては、一
般に半導体チップ側に接続端子として金属バンプを形成
し、はんだにより回路基板側の回路パターンに形成した
ランド部と接合するように構成されている。
路基板に実装する際には、フリップチップ実装が広く行
われている。このフリップチップ実装にあたっては、一
般に半導体チップ側に接続端子として金属バンプを形成
し、はんだにより回路基板側の回路パターンに形成した
ランド部と接合するように構成されている。
【０００３】例えば、はんだバンプによるフリップチッ
プ実装プロセスによれば、半導体チップの電極部にはん
だバンプにより接続端子が形成される。この半導体チッ
プのはんだバンプと実装基板のフラックスが塗布された
ランド部とを位置合わせして該半導体チップを実装基板
上に搭載して、加熱することによりはんだバンプが溶融
してランド部と接合する。そして、この半導体チップと
実装基板との隙間にアンダーフィル材を充填して半導体
チップが実装されている。
プ実装プロセスによれば、半導体チップの電極部にはん
だバンプにより接続端子が形成される。この半導体チッ
プのはんだバンプと実装基板のフラックスが塗布された
ランド部とを位置合わせして該半導体チップを実装基板
上に搭載して、加熱することによりはんだバンプが溶融
してランド部と接合する。そして、この半導体チップと
実装基板との隙間にアンダーフィル材を充填して半導体
チップが実装されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たようにはんだバンプなどのバンプを半導体チップの電
極部に形成する場合には、すべての電極部にバンプが確
実に形成されないなどのバンプの形成不良により高価な
半導体チップそのものが不良品になり、歩留りが低下し
て製造コストが増大するという課題があった。また、バ
ンプの高さが実装時の加熱により低くなり易いため、基
板実装後の半導体チップと基板との隙間が狭くなり、ア
ンダーフィル材を充填する際に、樹脂の流れ性が悪く、
樹脂封止し難いという課題もあった。
たようにはんだバンプなどのバンプを半導体チップの電
極部に形成する場合には、すべての電極部にバンプが確
実に形成されないなどのバンプの形成不良により高価な
半導体チップそのものが不良品になり、歩留りが低下し
て製造コストが増大するという課題があった。また、バ
ンプの高さが実装時の加熱により低くなり易いため、基
板実装後の半導体チップと基板との隙間が狭くなり、ア
ンダーフィル材を充填する際に、樹脂の流れ性が悪く、
樹脂封止し難いという課題もあった。
【０００５】本発明は、上述した従来技術の課題を解決
し、搭載する半導体チップの製造コストを低減できる回
路基板の製造方法並びに回路基板を提供することを目的
とする。
し、搭載する半導体チップの製造コストを低減できる回
路基板の製造方法並びに回路基板を提供することを目的
とする。
【０００６】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、回路基板の製造
方法としては、表面に回路パターンが形成されたベース
基板上に第１の絶縁性樹脂層を形成する工程と、第１の
絶縁性樹脂層上に第２の絶縁性樹脂層を形成する工程
と、第１及び第２の絶縁性樹脂層に該第１及び第２の絶
縁性樹脂層を貫通する第１の開口部を形成して、回路パ
ターンの一部を第１の開口部の底部に露出する工程と、
第１の開口部内を充填すると共に、第２の絶縁性樹脂層
上に回路パターンと電気的に接続する導体層をめっきに
より形成する工程と、導体層上に、第１の開口部に対応
する部位に第２の開口部を有するレジスト層を形成する
工程と、第２の開口部の底面に露出する導体層上にめっ
きによりはんだ層を形成する工程と、レジスト層を除去
する工程と、導体層をはんだ層をマスクとしてエッチン
グにより除去する工程と、導体層の除去により露出する
第２の絶縁性樹脂層を除去する工程とを含むことを特徴
とする。この場合、第１の絶縁性樹脂層がアルカリ性エ
ッチング液により不溶な有機樹脂からなり、第２の絶縁
性樹脂層がアルカリ性エッチング液に可溶な有機樹脂か
らなるのが好ましい。また、ベース基板は、絶縁層を介
して回路パターンが多層に形成された多層回路基板であ
っても良い。また、第１の開口部を、レーザー加工若し
くはプラズマエッチングにより形成しても良く、第２の
開口部の開口径を第１の開口部の開口径よりも大径に形
成するのが望ましい。また、導体層は、無電解銅めっき
及び電解銅めっきを順次施して形成するのが好ましい。
また、レジスト層を、第２の開口部が予め形成されたレ
ジストフィルムを導体層上に貼着して形成しても良く、
或いは液状の感光性レジストを塗布して形成し、感光性
レジスト層をフォトリソグラフィ工程により露光現像し
て第２の開口部を形成するようにしても良い。
するため次の構成を備える。すなわち、回路基板の製造
方法としては、表面に回路パターンが形成されたベース
基板上に第１の絶縁性樹脂層を形成する工程と、第１の
絶縁性樹脂層上に第２の絶縁性樹脂層を形成する工程
と、第１及び第２の絶縁性樹脂層に該第１及び第２の絶
縁性樹脂層を貫通する第１の開口部を形成して、回路パ
ターンの一部を第１の開口部の底部に露出する工程と、
第１の開口部内を充填すると共に、第２の絶縁性樹脂層
上に回路パターンと電気的に接続する導体層をめっきに
より形成する工程と、導体層上に、第１の開口部に対応
する部位に第２の開口部を有するレジスト層を形成する
工程と、第２の開口部の底面に露出する導体層上にめっ
きによりはんだ層を形成する工程と、レジスト層を除去
する工程と、導体層をはんだ層をマスクとしてエッチン
グにより除去する工程と、導体層の除去により露出する
第２の絶縁性樹脂層を除去する工程とを含むことを特徴
とする。この場合、第１の絶縁性樹脂層がアルカリ性エ
ッチング液により不溶な有機樹脂からなり、第２の絶縁
性樹脂層がアルカリ性エッチング液に可溶な有機樹脂か
らなるのが好ましい。また、ベース基板は、絶縁層を介
して回路パターンが多層に形成された多層回路基板であ
っても良い。また、第１の開口部を、レーザー加工若し
くはプラズマエッチングにより形成しても良く、第２の
開口部の開口径を第１の開口部の開口径よりも大径に形
成するのが望ましい。また、導体層は、無電解銅めっき
及び電解銅めっきを順次施して形成するのが好ましい。
また、レジスト層を、第２の開口部が予め形成されたレ
ジストフィルムを導体層上に貼着して形成しても良く、
或いは液状の感光性レジストを塗布して形成し、感光性
レジスト層をフォトリソグラフィ工程により露光現像し
て第２の開口部を形成するようにしても良い。
【０００７】また、回路基板としては、半導体チップを
搭載する回路基板において、ベース基板に形成された回
路パターンを覆うように絶縁性樹脂層が形成され、搭載
される半導体チップの電極端子と対応する絶縁性樹脂層
の部位に回路パターンの一部が底部に露出する開口部が
形成され、該露出した回路パターン上に先端部が大径部
に形成された柱状の金属バンプが絶縁性樹脂層から先端
部が突出するように形成され、該先端部の頂部端面に導
電層が形成されていることを特徴とする。
搭載する回路基板において、ベース基板に形成された回
路パターンを覆うように絶縁性樹脂層が形成され、搭載
される半導体チップの電極端子と対応する絶縁性樹脂層
の部位に回路パターンの一部が底部に露出する開口部が
形成され、該露出した回路パターン上に先端部が大径部
に形成された柱状の金属バンプが絶縁性樹脂層から先端
部が突出するように形成され、該先端部の頂部端面に導
電層が形成されていることを特徴とする。
【０００８】
【発明の実施の形態】以下、本発明の好適な実施の形態
について添付図面に基づいて詳細に説明する。本実施例
は、フリップチップ実装により半導体チップを基板実装
する際に用いられる回路基板の製造方法並びに回路基板
について説明するものとする。図１（ａ）〜（ｉ）は回
路基板の製造工程を示す説明図である。
について添付図面に基づいて詳細に説明する。本実施例
は、フリップチップ実装により半導体チップを基板実装
する際に用いられる回路基板の製造方法並びに回路基板
について説明するものとする。図１（ａ）〜（ｉ）は回
路基板の製造工程を示す説明図である。
【０００９】図１（ａ）において、１は回路基板を構成
するベース基板である。このベース基板１としては、絶
縁層と回路パターンとを順次電気的接続をとりながら多
層に積層したビルドアップ回路基板、或いはスルーホー
ルめっきにより内層，外層の回路パターン間を電気的に
接続した多層プリント配線板などが用いられる。尚、ベ
ース基板１はＭＣＭ（マルチチップモジュール）基板や
半導体チップを搭載して樹脂封止する半導体パッケージ
を含むものとする。いずれにせよ、ベース基板１には、
表面配線層として回路パターン２が露出している。この
ベース基板１上にアルカリ性エッチング液に不溶な第１
の絶縁性樹脂層３を形成する。第１の絶縁性樹脂層３と
しては、例えばエポキシ系絶縁樹脂、ポリイミド系絶縁
樹脂、トリアジン系絶縁樹脂、ポリフェニルエーテル系
絶縁樹脂などが好適に用いられ、具体的にはＨＢＩ−２
００（太陽インキ株式会社製）などが用いられる。この
第１の絶縁性樹脂層３は、ベース基板１上に形成された
回路パターン２を覆うように印刷、ラミネート或いはス
ピンコートにより形成される。
するベース基板である。このベース基板１としては、絶
縁層と回路パターンとを順次電気的接続をとりながら多
層に積層したビルドアップ回路基板、或いはスルーホー
ルめっきにより内層，外層の回路パターン間を電気的に
接続した多層プリント配線板などが用いられる。尚、ベ
ース基板１はＭＣＭ（マルチチップモジュール）基板や
半導体チップを搭載して樹脂封止する半導体パッケージ
を含むものとする。いずれにせよ、ベース基板１には、
表面配線層として回路パターン２が露出している。この
ベース基板１上にアルカリ性エッチング液に不溶な第１
の絶縁性樹脂層３を形成する。第１の絶縁性樹脂層３と
しては、例えばエポキシ系絶縁樹脂、ポリイミド系絶縁
樹脂、トリアジン系絶縁樹脂、ポリフェニルエーテル系
絶縁樹脂などが好適に用いられ、具体的にはＨＢＩ−２
００（太陽インキ株式会社製）などが用いられる。この
第１の絶縁性樹脂層３は、ベース基板１上に形成された
回路パターン２を覆うように印刷、ラミネート或いはス
ピンコートにより形成される。
【００１０】次に図１（ｂ）に示すように、第１の絶縁
性樹脂層３上に上述したアルカリ性エッチング液に可溶
な第２の絶縁性樹脂層４を形成する。この第２の絶縁性
樹脂層４は、第１の絶縁性樹脂層３を覆うように印刷、
ラミネート或いはスピンコートにより形成される。第２
の絶縁性樹脂層４としては、例えばＰＳＲ−４０００
（太陽インキ株式会社製）などが好適に用いられる。
性樹脂層３上に上述したアルカリ性エッチング液に可溶
な第２の絶縁性樹脂層４を形成する。この第２の絶縁性
樹脂層４は、第１の絶縁性樹脂層３を覆うように印刷、
ラミネート或いはスピンコートにより形成される。第２
の絶縁性樹脂層４としては、例えばＰＳＲ−４０００
（太陽インキ株式会社製）などが好適に用いられる。
【００１１】次に図１（ｃ）に示すように、第１の絶縁
性樹脂層３及び第２の絶縁性樹脂層４の所要部位（具体
的には、搭載される半導体チップの電極端子と対応する
部位）を除去して第１の開口部５を形成し、回路パター
ン２の一部を第１の開口部５の底面に露出させる。この
第１，第２の絶縁性樹脂層３，４を除去するのにＣ
Ｏ2 、ＹＡＧ、エキシマなどのレーザーが好適に用いら
れる。或いは、図２（ａ）に示すように、第１の開口部
５を形成する部位に孔開けされたメタルマスク６を第２
の絶縁性樹脂層４上に載置してプラズマエッチング法に
より第１，第２の絶縁性樹脂層３，４を除去し、図２
（ｂ）に示すように第１の開口部５を形成し、回路パタ
ーン２の一部を第１の開口部５の底面に露出させても良
い。また、メタルマスク６を用いる代わりに、第２の絶
縁性樹脂層４上にメタル層を蒸着してパターンニングし
た後、プラズマエッチング法により第１，第２の絶縁性
樹脂層３，４を除去するようにしても良い。
性樹脂層３及び第２の絶縁性樹脂層４の所要部位（具体
的には、搭載される半導体チップの電極端子と対応する
部位）を除去して第１の開口部５を形成し、回路パター
ン２の一部を第１の開口部５の底面に露出させる。この
第１，第２の絶縁性樹脂層３，４を除去するのにＣ
Ｏ2 、ＹＡＧ、エキシマなどのレーザーが好適に用いら
れる。或いは、図２（ａ）に示すように、第１の開口部
５を形成する部位に孔開けされたメタルマスク６を第２
の絶縁性樹脂層４上に載置してプラズマエッチング法に
より第１，第２の絶縁性樹脂層３，４を除去し、図２
（ｂ）に示すように第１の開口部５を形成し、回路パタ
ーン２の一部を第１の開口部５の底面に露出させても良
い。また、メタルマスク６を用いる代わりに、第２の絶
縁性樹脂層４上にメタル層を蒸着してパターンニングし
た後、プラズマエッチング法により第１，第２の絶縁性
樹脂層３，４を除去するようにしても良い。
【００１２】次に図１（ｄ）に示すように、第１の開口
部５内及び第２の絶縁性樹脂層４上にめっきを施して回
路パターン２と電気的に接続する導体層７を形成する。
具体的には、第１の開口部５の内壁面及び第２の絶縁性
樹脂層４上に無電解銅めっきを施した後、電解銅めっき
を順次施して導体層７が形成される。導体層７を形成す
る前工程として樹脂層と導体層７との密着性を向上させ
るため、ＣＨ4 、Ｏ2、Ｎ2 、ＮＨ3 、ＣＦ4 、Ｆ2 、
Ｃｌ2 を一種以上含む活性ガス処理による樹脂層の表面
改質工程を行うのが望ましい。また、無電解銅めっきに
代えて、蒸着などにより銅層を形成した後、電解銅めっ
きを施して導体層７を形成しても良い。導体層７は第１
の開口部５内を満たすと共に、第２の絶縁性樹脂層４上
に所要の厚さで形成される。
部５内及び第２の絶縁性樹脂層４上にめっきを施して回
路パターン２と電気的に接続する導体層７を形成する。
具体的には、第１の開口部５の内壁面及び第２の絶縁性
樹脂層４上に無電解銅めっきを施した後、電解銅めっき
を順次施して導体層７が形成される。導体層７を形成す
る前工程として樹脂層と導体層７との密着性を向上させ
るため、ＣＨ4 、Ｏ2、Ｎ2 、ＮＨ3 、ＣＦ4 、Ｆ2 、
Ｃｌ2 を一種以上含む活性ガス処理による樹脂層の表面
改質工程を行うのが望ましい。また、無電解銅めっきに
代えて、蒸着などにより銅層を形成した後、電解銅めっ
きを施して導体層７を形成しても良い。導体層７は第１
の開口部５内を満たすと共に、第２の絶縁性樹脂層４上
に所要の厚さで形成される。
【００１３】次に図１（ｅ）に示すように、第１の開口
部５の直上に位置し、第１の開口部５よりも大径の第２
の開口部８を有するレジスト層９を形成する。このとき
導体層７の一部は第２の開口部８の底面に露出してい
る。このレジスト層９を形成するには、予め第２の開口
部８を形成したドライフィルム貼着して形成しても良い
し、導体層７上に感光性レジスト層を形成し、該感光性
レジスト層を公知のフォトリソグラフィ工程によりエッ
チングして、第２の開口部８を形成しても良い。
部５の直上に位置し、第１の開口部５よりも大径の第２
の開口部８を有するレジスト層９を形成する。このとき
導体層７の一部は第２の開口部８の底面に露出してい
る。このレジスト層９を形成するには、予め第２の開口
部８を形成したドライフィルム貼着して形成しても良い
し、導体層７上に感光性レジスト層を形成し、該感光性
レジスト層を公知のフォトリソグラフィ工程によりエッ
チングして、第２の開口部８を形成しても良い。
【００１４】次に図１（ｆ）に示すように、レジスト層
９に形成された第２の開口部８の底面に露出する導体層
７上にめっきによりはんだ層（予備はんだ層）１０を形
成する。このはんだ層１０は、金、銀、銅、白金、パラ
ジウム、錫、インジウム、ビスマス、鉛を一種以上含む
組成とする。
９に形成された第２の開口部８の底面に露出する導体層
７上にめっきによりはんだ層（予備はんだ層）１０を形
成する。このはんだ層１０は、金、銀、銅、白金、パラ
ジウム、錫、インジウム、ビスマス、鉛を一種以上含む
組成とする。
【００１５】次に図１（ｇ）に示すように、レジスト層
９をアルカリ性エッチング液により剥離する。次いで、
図１（ｈ）に示すように、はんだ層１０をマスクとし
て、露出している導体層７をエッチングして除去する。
エッチング液としては、銅・アンモニウム錯イオンを主
体とするアルカリ性エッチング液を用いる。このエッチ
ング液は比較的作用が緩やかであり、はんだ層１０や第
２の絶縁性樹脂層４がエッチングされることはない。
尚、通常、銅をエッチングするときは塩化第二鉄水溶液
が用いられるが、この塩化第二鉄水溶液をエッチング液
として用いると、はんだ層１０もエッチングされてしま
うのでこの場合は使用できない。
９をアルカリ性エッチング液により剥離する。次いで、
図１（ｈ）に示すように、はんだ層１０をマスクとし
て、露出している導体層７をエッチングして除去する。
エッチング液としては、銅・アンモニウム錯イオンを主
体とするアルカリ性エッチング液を用いる。このエッチ
ング液は比較的作用が緩やかであり、はんだ層１０や第
２の絶縁性樹脂層４がエッチングされることはない。
尚、通常、銅をエッチングするときは塩化第二鉄水溶液
が用いられるが、この塩化第二鉄水溶液をエッチング液
として用いると、はんだ層１０もエッチングされてしま
うのでこの場合は使用できない。
【００１６】次に図１（ｉ）に示すように、強アルカリ
性のエッチング液を用いて第２の絶縁性樹脂層４をエッ
チングして除去する。その際、第１の絶縁性樹脂層３は
エッチングされることなく残留する。この第１の絶縁性
樹脂層３は回路パターン２の保護層として機能する。第
２の絶縁性樹脂層４を除去すると、図示のように先端部
の大きさがその他の部位より大径となり、柱状の金属バ
ンプ１１が形成される。また、金属バンプ１１の先端部
には、はんだ層（予備はんだ）１０が同時に形成される
ことになる。尚、第１の絶縁性樹脂層３は、上述したよ
うに、回路パターン２の保護層として機能する他に、柱
状の金属バンプ１１を側方から支持する支持部としても
機能する。これにより、柱状の金属バンプ１１に側方か
ら多少の外力が加わっても、金属バンプ１１が脱落して
しまうのを防止できる。また、第１の絶縁性樹脂層３
は、半導体チップを実装した後の熱サイクルによって発
生したストレスを緩和する機能も有する。このようにし
て、予めはんだ層（予備はんだ）１０が形成された金属
バンプ１１を有する回路基板１２が容易に形成できる。
性のエッチング液を用いて第２の絶縁性樹脂層４をエッ
チングして除去する。その際、第１の絶縁性樹脂層３は
エッチングされることなく残留する。この第１の絶縁性
樹脂層３は回路パターン２の保護層として機能する。第
２の絶縁性樹脂層４を除去すると、図示のように先端部
の大きさがその他の部位より大径となり、柱状の金属バ
ンプ１１が形成される。また、金属バンプ１１の先端部
には、はんだ層（予備はんだ）１０が同時に形成される
ことになる。尚、第１の絶縁性樹脂層３は、上述したよ
うに、回路パターン２の保護層として機能する他に、柱
状の金属バンプ１１を側方から支持する支持部としても
機能する。これにより、柱状の金属バンプ１１に側方か
ら多少の外力が加わっても、金属バンプ１１が脱落して
しまうのを防止できる。また、第１の絶縁性樹脂層３
は、半導体チップを実装した後の熱サイクルによって発
生したストレスを緩和する機能も有する。このようにし
て、予めはんだ層（予備はんだ）１０が形成された金属
バンプ１１を有する回路基板１２が容易に形成できる。
【００１７】尚、図面では回路基板１２に一つの金属バ
ンプ１１を形成する場合を例示したが、搭載する半導体
チップの電極の配列に合わせて複数個の金属バンプ１１
を同時に形成できるのは勿論である。第１の開口部５を
レーザー加工或いはプラズマ加工で形成するので微細な
穴加工を行うことができ、従って微細な配列の金属バン
プを１１を形成することができ、種々の半導体チップを
搭載することが可能となる。
ンプ１１を形成する場合を例示したが、搭載する半導体
チップの電極の配列に合わせて複数個の金属バンプ１１
を同時に形成できるのは勿論である。第１の開口部５を
レーザー加工或いはプラズマ加工で形成するので微細な
穴加工を行うことができ、従って微細な配列の金属バン
プを１１を形成することができ、種々の半導体チップを
搭載することが可能となる。
【００１８】このようにして形成した回路基板１２に、
図１（ｊ）に示すように、半導体チップ１３を位置決め
して載せ、炉内ではんだ層１０をリフローすることで、
半導体チップ１３を回路基板１２に搭載できる。この場
合、半導体チップ１３を下側、回路基板１２を上側にし
てリフローしても良い。回路基板１２と半導体チップ１
３との間の空隙にはアンダーフィル樹脂を充填して半導
体装置に完成できる。金属バンプ１１は、任意の高さ
（例えば第１の絶縁性樹脂層３の表面から３００μｍ程
度の高さ）に形成できるので、回路基板１２と半導体チ
ップ１３との間に所要の高さの空隙を確保できる。従っ
て、アンダーフィル樹脂の流れ性を良くして樹脂を均一
に充填することができる。また、図示のように、金属バ
ンプ１１の先端部を大きく形成することにより、リフロ
ーしたはんだ層１０が該先端部を包み込む形状になるの
で、半導体チップ１３との接合強度が増大する。
図１（ｊ）に示すように、半導体チップ１３を位置決め
して載せ、炉内ではんだ層１０をリフローすることで、
半導体チップ１３を回路基板１２に搭載できる。この場
合、半導体チップ１３を下側、回路基板１２を上側にし
てリフローしても良い。回路基板１２と半導体チップ１
３との間の空隙にはアンダーフィル樹脂を充填して半導
体装置に完成できる。金属バンプ１１は、任意の高さ
（例えば第１の絶縁性樹脂層３の表面から３００μｍ程
度の高さ）に形成できるので、回路基板１２と半導体チ
ップ１３との間に所要の高さの空隙を確保できる。従っ
て、アンダーフィル樹脂の流れ性を良くして樹脂を均一
に充填することができる。また、図示のように、金属バ
ンプ１１の先端部を大きく形成することにより、リフロ
ーしたはんだ層１０が該先端部を包み込む形状になるの
で、半導体チップ１３との接合強度が増大する。
【００１９】尚、金属バンプ１１の形状は上記に限定さ
れるものではなく、第１及び第２の開口部５，８の大き
さを変更することによって様々に形成できる。また、半
導体チップ１３の電極部１４には接合性を高めるため金
皮膜、銀皮膜などの金属皮膜１５を形成しておくのが好
ましい。また、半導体チップ１３の電極部１４は、チッ
プ本体に形成したアルミ電極のみならず、該アルミ電極
から絶縁層を介して該絶縁層上に形成した回路パターン
の所要の部位を電極部１４としたものであっても良い。
れるものではなく、第１及び第２の開口部５，８の大き
さを変更することによって様々に形成できる。また、半
導体チップ１３の電極部１４には接合性を高めるため金
皮膜、銀皮膜などの金属皮膜１５を形成しておくのが好
ましい。また、半導体チップ１３の電極部１４は、チッ
プ本体に形成したアルミ電極のみならず、該アルミ電極
から絶縁層を介して該絶縁層上に形成した回路パターン
の所要の部位を電極部１４としたものであっても良い。
【００２０】上記回路基板の製造方法によれば、半導体
チップ１３の電極部１４にはんだバンプを形成する必要
がないので、該はんだバンプの形成不良により高価な半
導体チップを無駄にすることがなくなり、歩留りを向上
させて全体的に製造コストを低減することができる。ま
た、回路基板１２に形成する金属バンプ１１は、任意の
高さに形成できるので、回路基板１２と半導体チップ１
３との間に所要の高さの空隙を確保でき、アンダーフィ
ル樹脂の流れ性を良くして樹脂を均一に充填することが
できる。また、回路基板１２においては、回路パターン
２上に先端部が大径に形成された柱状の金属バンプ１１
が接合され、該金属バンプ１１の先端部の頂部端面には
んだ層１０が形成されているので、リフローしたはんだ
層１０が金属バンプ１１の先端部を包み込む形状になる
ので、半導体チップ１３との接合強度が増大する。
チップ１３の電極部１４にはんだバンプを形成する必要
がないので、該はんだバンプの形成不良により高価な半
導体チップを無駄にすることがなくなり、歩留りを向上
させて全体的に製造コストを低減することができる。ま
た、回路基板１２に形成する金属バンプ１１は、任意の
高さに形成できるので、回路基板１２と半導体チップ１
３との間に所要の高さの空隙を確保でき、アンダーフィ
ル樹脂の流れ性を良くして樹脂を均一に充填することが
できる。また、回路基板１２においては、回路パターン
２上に先端部が大径に形成された柱状の金属バンプ１１
が接合され、該金属バンプ１１の先端部の頂部端面には
んだ層１０が形成されているので、リフローしたはんだ
層１０が金属バンプ１１の先端部を包み込む形状になる
ので、半導体チップ１３との接合強度が増大する。
【００２１】以上の実施例は、フリップチップ実装プロ
セスに用いられる回路基板の製造方法並びに回路基板に
ついて説明したが、これに限定されるものではなく、例
えば回路基板１２に金属バンプ１１を形成し、該金属バ
ンプ１１の頂部端面にはんだ層１０に代わる導電層とし
てＡＣＦ（異方性導電膜）層を形成し、半導体チップ１
３の電極部１４と金属バンプ１１とを電気的に接続する
実装方法や、半導体チップ１３の電極部１４を回路基板
１２に形成した金属バンプ１１と電気的に接続すると共
に、予め熱硬化性樹脂や熱可塑性樹脂を第１の絶縁性樹
脂層３表面に塗布しておき回路基板１２に半導体チップ
１３を接着する実装方法などにも応用可能である。
セスに用いられる回路基板の製造方法並びに回路基板に
ついて説明したが、これに限定されるものではなく、例
えば回路基板１２に金属バンプ１１を形成し、該金属バ
ンプ１１の頂部端面にはんだ層１０に代わる導電層とし
てＡＣＦ（異方性導電膜）層を形成し、半導体チップ１
３の電極部１４と金属バンプ１１とを電気的に接続する
実装方法や、半導体チップ１３の電極部１４を回路基板
１２に形成した金属バンプ１１と電気的に接続すると共
に、予め熱硬化性樹脂や熱可塑性樹脂を第１の絶縁性樹
脂層３表面に塗布しておき回路基板１２に半導体チップ
１３を接着する実装方法などにも応用可能である。
【００２２】
【発明の効果】本発明に係る回路基板の製造方法によれ
ば、半導体チップの電極部に金属バンプを形成する必要
がないので、該金属バンプの形成不良により高価な半導
体チップを無駄にすることがなくなり、歩留りを向上さ
せて全体的に製造コストを低減することができる。ま
た、回路基板に形成する金属バンプは、任意の高さに形
成できるので、回路基板と半導体チップとの間に所要の
高さの空隙を確保でき、アンダーフィル樹脂の流れ性を
良くして樹脂を均一に充填することができる。また、回
路基板においては、先端部が大径に形成された柱状の金
属バンプが形成され、該金属バンプの先端部の頂部端面
に導電層が形成されているので、接合時に導電層が金属
バンプの先端部を包み込む形状になるので、半導体チッ
プとの接合強度が増大する。
ば、半導体チップの電極部に金属バンプを形成する必要
がないので、該金属バンプの形成不良により高価な半導
体チップを無駄にすることがなくなり、歩留りを向上さ
せて全体的に製造コストを低減することができる。ま
た、回路基板に形成する金属バンプは、任意の高さに形
成できるので、回路基板と半導体チップとの間に所要の
高さの空隙を確保でき、アンダーフィル樹脂の流れ性を
良くして樹脂を均一に充填することができる。また、回
路基板においては、先端部が大径に形成された柱状の金
属バンプが形成され、該金属バンプの先端部の頂部端面
に導電層が形成されているので、接合時に導電層が金属
バンプの先端部を包み込む形状になるので、半導体チッ
プとの接合強度が増大する。
【図１】回路基板及び半導体装置の製造工程を示す説明
図である。
図である。
【図２】他例に係る回路基板の製造工程の一部を示す説
明図である。
明図である。
１ ベース基板 ２ 回路パターン ３ 第１の絶縁性樹脂層 ４ 第２の絶縁性樹脂層 ５ 第１の開口部 ６ メタルマスク ７ 導体層 ８ 第２の開口部 ９ レジスト層 １０ はんだ層 １１ 金属バンプ １２ 回路基板 １３ 半導体チップ １４ 電極部 １５ 金属皮膜 １６ 電極形成面
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/92 ６０３Ｂ ６０４Ｓ
Claims (9)
- 【請求項１】 表面に回路パターンが形成されたベース
基板上に第１の絶縁性樹脂層を形成する工程と、 前記第１の絶縁性樹脂層上に第２の絶縁性樹脂層を形成
する工程と、 前記第１及び第２の絶縁性樹脂層に該第１及び第２の絶
縁性樹脂層を貫通する第１の開口部を形成して、前記回
路パターンの一部を前記第１の開口部の底部に露出する
工程と、 前記第１の開口部内を充填すると共に、前記第２の絶縁
性樹脂層上に前記回路パターンと電気的に接続する導体
層をめっきにより形成する工程と、 前記導体層上に、前記第１の開口部に対応する部位に第
２の開口部を有するレジスト層を形成する工程と、 前記第２の開口部の底面に露出する前記導体層上にめっ
きによりはんだ層を形成する工程と、 前記レジスト層を除去する工程と、 前記導体層を前記はんだ層をマスクとしてエッチングに
より除去する工程と、 前記導体層の除去により露出する前記第２の絶縁性樹脂
層を除去する工程とを含むことを特徴とする回路基板の
製造方法。 - 【請求項２】 前記第１の絶縁性樹脂層がアルカリ性エ
ッチング液により不溶な有機樹脂からなり、前記第２の
絶縁性樹脂層が前記アルカリ性エッチング液に可溶な有
機樹脂からなることを特徴とする請求項１記載の回路基
板の製造方法。 - 【請求項３】 前記ベース基板は、絶縁層を介して回路
パターンが多層に形成された多層回路基板であることを
特徴する請求項１又は２記載の回路基板の製造方法。 - 【請求項４】 前記第１の開口部を、レーザー加工若し
くはプラズマエッチングにより形成することを特徴とす
る請求項１、２又は３記載の回路基板の製造方法。 - 【請求項５】 前記第２の開口部の開口径を前記第１の
開口部の開口径よりも大径に形成することを特徴とする
請求項１、２、３又は４記載の回路基板の製造方法。 - 【請求項６】 前記導体層は、無電解銅めっき及び電解
銅めっきを順次施して形成することを特徴とする請求項
１、２、３、４又は５記載の回路基板の製造方法。 - 【請求項７】 前記レジスト層を、第２の開口部が予め
形成されたレジストフィルムを前記導体層上に貼着して
形成することを特徴とする請求項１、２、３、４、５又
は６記載の回路基板の製造方法。 - 【請求項８】 前記レジスト層を液状の感光性レジスト
を塗布して形成し、感光性レジスト層をフォトリソグラ
フィ工程により露光現像して前記第２の開口部を形成す
ることを特徴とする請求項１、２、３、４、５、６又は
７記載の回路基板の製造方法。 - 【請求項９】 半導体チップを搭載する回路基板におい
て、ベース基板に形成された回路パターンを覆うように
絶縁性樹脂層が形成され、搭載される前記半導体チップ
の電極端子と対応する前記絶縁性樹脂層の部位に前記回
路パターンの一部が底部に露出する開口部が形成され、
該露出した回路パターン上に先端部が大径部に形成され
た柱状の金属バンプが前記絶縁性樹脂層から先端部が突
出するように形成され、該先端部の頂部端面に導電層が
形成されていることを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12190699A JP2000315706A (ja) | 1999-04-28 | 1999-04-28 | 回路基板の製造方法並びに回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12190699A JP2000315706A (ja) | 1999-04-28 | 1999-04-28 | 回路基板の製造方法並びに回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000315706A true JP2000315706A (ja) | 2000-11-14 |
Family
ID=14822845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12190699A Pending JP2000315706A (ja) | 1999-04-28 | 1999-04-28 | 回路基板の製造方法並びに回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000315706A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005217388A (ja) * | 2004-01-30 | 2005-08-11 | Phoenix Precision Technology Corp | 半導体パッケージ基板のプリ半田構造及びその製法 |
| JP2005303021A (ja) * | 2004-04-13 | 2005-10-27 | Sony Corp | 配線基板、半導体装置およびこれらの製造方法 |
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| US7135770B2 (en) | 2002-02-07 | 2006-11-14 | Nec Corporation | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection |
| JP2008160158A (ja) * | 2008-03-21 | 2008-07-10 | Fujitsu Ltd | 半導体装置 |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
| KR101264349B1 (ko) * | 2011-08-03 | 2013-05-14 | 하나 마이크론(주) | 반도체 패키지용 솔더 범프 형성 방법 |
| KR101375368B1 (ko) * | 2012-12-27 | 2014-03-19 | 주식회사 심텍 | 미세 접속 패턴층을 구비하는 인쇄회로기판 및 이의 제조 방법 |
-
1999
- 1999-04-28 JP JP12190699A patent/JP2000315706A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7135770B2 (en) | 2002-02-07 | 2006-11-14 | Nec Corporation | Semiconductor element with conductive columnar projection and a semiconductor device with conductive columnar projection |
| US7268438B2 (en) | 2002-02-07 | 2007-09-11 | Nec Corporation | Semiconductor element including a wet prevention film |
| US7449406B2 (en) | 2002-02-07 | 2008-11-11 | Nec Corporation | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same |
| US7749888B2 (en) | 2002-02-07 | 2010-07-06 | Nec Corporation | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same |
| JP2005217388A (ja) * | 2004-01-30 | 2005-08-11 | Phoenix Precision Technology Corp | 半導体パッケージ基板のプリ半田構造及びその製法 |
| JP2005303021A (ja) * | 2004-04-13 | 2005-10-27 | Sony Corp | 配線基板、半導体装置およびこれらの製造方法 |
| JP4525148B2 (ja) * | 2004-04-13 | 2010-08-18 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP2006100552A (ja) * | 2004-09-29 | 2006-04-13 | Rohm Co Ltd | 配線基板および半導体装置 |
| JP2008160158A (ja) * | 2008-03-21 | 2008-07-10 | Fujitsu Ltd | 半導体装置 |
| JP2010283404A (ja) * | 2010-09-27 | 2010-12-16 | Rohm Co Ltd | 半導体装置 |
| KR101264349B1 (ko) * | 2011-08-03 | 2013-05-14 | 하나 마이크론(주) | 반도체 패키지용 솔더 범프 형성 방법 |
| KR101375368B1 (ko) * | 2012-12-27 | 2014-03-19 | 주식회사 심텍 | 미세 접속 패턴층을 구비하는 인쇄회로기판 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8458900B2 (en) | Wiring substrate having columnar protruding part | |
| JP6081044B2 (ja) | パッケージ基板ユニットの製造方法 | |
| US9295159B2 (en) | Method for fabricating packaging substrate with embedded semiconductor component | |
| WO2000010369A1 (fr) | Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif | |
| TWI495026B (zh) | 晶片封裝基板和結構及其製作方法 | |
| JPH098451A (ja) | チップ実装回路カードを作製する方法 | |
| JP2010103187A (ja) | プリント配線板及びその製造方法 | |
| JP2013118255A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| US20080185711A1 (en) | Semiconductor package substrate | |
| JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2001156203A (ja) | 半導体チップ実装用プリント配線板 | |
| US10643934B2 (en) | Wiring substrate and electronic component device | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JP2006173654A (ja) | ハンダバンプの形成方法 | |
| KR102310979B1 (ko) | 제한된 솔더 상호 연결 패드들을 가진 회로 보드 및 그 제조 방법 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP5942514B2 (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
| KR100951574B1 (ko) | 코어리스 패키지 기판의 솔더 형성 방법 | |
| JP5115241B2 (ja) | 電子部品の実装方法 | |
| US20110147923A1 (en) | Surface Mounting Integrated Circuit Components | |
| JP2000260895A (ja) | テープパッケージとその製造方法 | |
| JP2000208910A (ja) | バンプ付きプリント配線基板 | |
| JP4591098B2 (ja) | 半導体素子搭載用基板の製造方法 |