JP2000260895A - テープパッケージとその製造方法 - Google Patents

テープパッケージとその製造方法

Info

Publication number
JP2000260895A
JP2000260895A JP11063190A JP6319099A JP2000260895A JP 2000260895 A JP2000260895 A JP 2000260895A JP 11063190 A JP11063190 A JP 11063190A JP 6319099 A JP6319099 A JP 6319099A JP 2000260895 A JP2000260895 A JP 2000260895A
Authority
JP
Japan
Prior art keywords
solder
copper foil
film
conductive film
tape package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11063190A
Other languages
English (en)
Inventor
Takashi Ikeda
尊士 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP11063190A priority Critical patent/JP2000260895A/ja
Publication of JP2000260895A publication Critical patent/JP2000260895A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 低コスト化、微細化、高密度化に対応したテ
ープパッケージ技術を開発する。 【解決手段】 フィルム状の基板から成る単層または多
層の配線層から構成されるテープパッケージであって、
はんだバンプが形成される側におけるビア内部にはんだ
溶融層が設けられており、該はんだ溶融層により上下層
の電気的接続が行われている。はんだバンプとの同時形
成を行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、テープパッケージ
とその製造方法、特に高密度配線が可能であって、かつ
低コストのテープパッケージとその製造方法に関する。
【0002】
【従来の技術】テープパッケージは、絶縁性フィルムを
介してチップ部品を回路基板に接続するパッケージ一般
を言い、その例が特開平10−150116号公報にも開示され
ているように、従来より、公知である。
【0003】かかるテープパッケージは、コンピュータ
や通信機器の高性能化に伴なうパッケージの端子数の増
加に対応するものとして開発・実用化されており、特に
将来的には液晶デバイス、ICカード、電子手帳などにお
ける薄型実装用として注目されている。
【0004】図1には従来の方法の工程 (i)〜(vi)の工
程図を示すが、図示のように、従来のテープパッケージ
の製造方法は、(i) 表裏面に銅箔10が設けられたフィル
ム状の基板12に対して一方の面からレーザを使って、反
対側の銅箔10に至る穴、つまりビア14を開け、その銅箔
面16を露出させる工程、(ii)露出した銅箔面16の周りか
ら樹脂残渣等を除いてから、露出した銅箔面16と他方の
面の銅箔面とをビア14を介して電気的に接続するビアめ
っき18を行う工程、(iii) 両側の面における銅箔10をエ
ッチングして所定の回路を形成するエッチング工程、(i
v)ソルダーレジスト(SR)20を塗布し、硬化させることに
より後続のめっき必要箇所を除いて被覆する工程、(v)
ソルダーレジスト20の適用されていない箇所にNi/Au め
っき22を行う工程、そして(vi) Ni/Auめっき部分にソル
ダーペーストを適用してリフロー処理後にはんだバンプ
28を形成する工程から成る。
【0005】しかし、このような従来法にあっては、上
下の配線層の電気的接続を行うビア接続に、ビア内部を
電気めっきするビアめっきを採用しているため、そのビ
アめっきプロセスと、その後に行う例えばC4 はんだバ
ンプのようなはんだバンプ形成のプロセスとが別々に必
要となり、製造プロセスの数の増大、そしてそれに伴っ
て生じるコスト増は避けられない。
【0006】また、ビアめっきを行うため、ビア径もあ
る程度大きくする必要があり、さらに銅箔上にCuめっき
を行う必要があり、Cu配線厚が厚くなり微細配線形成に
は不利となる。
【0007】
【発明が解決しようとする課題】図1からも分かるよう
に、従来技術にあっては、ビアへのめっきおよびはんだ
バンプの形成を別工程として行っていることから、その
操作は複雑となり、またコスト増の要因ともなってい
る。
【0008】また、ビアめっきを行うため、ビア底部に
までめっきをする関係上、あまりビア径を小さくでき
ず、配線密度を高めることができない。
【0009】このように、LSI の薄物パッケージとして
テープパッケージが使用されているが、従来技術では、
めっきとエッチングを主体にして作成されており、コス
ト増、低密度化は避けられない。
【0010】ここに、本発明の課題は、低コスト化、微
細化、高密度化に対応したテープパッケージを開発する
ことにある。
【0011】
【課題を解決するための手段】上述の課題を解決すべ
く、本発明者が種々検討を重ねた結果、むしろ、工程数
を低減すべく、ビア接続およびバンプ形成を同時に行う
とともに、ビア径を小さくして配線密度を高めるべく、
電気めっき以外の方法でビア接続を行うこと、そしてビ
ア接続およびはんだバンプ形成にソルダーペーストを使
用し、印刷法を採用することを着想した。
【0012】ここに、本発明は、単層または多層の配線
層からから成るフィルム状の基板から構成されるテープ
パッケージであって、はんだバンプが形成される側にお
けるビア内部にはんだ溶融層が形成されており、該はん
だ溶融層により前記配線層の上下の電気的接続が行われ
ていることを特徴とするテープパッケージである。
【0013】このように、本発明によれば、上下層の電
気的接続がビア内部のはんだ層を介して行われており、
従来の電気めっきによるビア接続と異なり、はんだバン
プ形成と同時にスクリーン印刷法で実施でき、またビア
径を余り大きくする必要がないため、そのビア径を小さ
くできる分、配線密度を高めることができる。
【0014】また、別の面からは、本発明は、次の各工
程(i) ないし(v) から構成されるテープパッケージの製
造方法である。
【0015】(i) 導電皮膜を設けられたフィルム状の基
板に対して少なくとも一方の面における導電皮膜をエッ
チングして所定の回路を形成するエッチング工程、(ii)
導電皮膜がエッチングされたフィルム状の基板に対して
一方の面からレーザを使って、反対側の導電皮膜に至る
穴を開け、その導電皮膜面を露出させるレーザ穴開け工
程、(iii) ソルダーレジストを塗布し、硬化させること
により後続のめっき必要箇所を除いて被覆するソルダー
レジスト適用工程、(iv)後続のはんだによる接合を確実
にするために、ソルダーレジストの適用されていないは
んだ適用箇所に、必要によりNi/Au めっきを行ってもよ
い (めっき工程) 、そして(v) ビア部分および必要によ
りNi/Au めっきが行われたはんだバンプ形成部分にソル
ダーペーストを適用してからリフロー処理することでビ
ア接続とはんだバンプ形成とを同時に行うはんだ適用工
程。
【0016】このように本発明によれば、ビア接続およ
びバンプ形成をペーストはんだの印刷で同時に行うこと
ができ、従来技術の工程が大幅に整理され、安価な製造
が可能となるのである。
【0017】したがって、これらをまとめると、本発明
の特徴は次の通りである。 (a) ビアの接続に、はんだを印刷適用して溶融させたは
んだ層を用いる。 (b) ビア接続とC4 バンプ形成とをはんだ印刷で同時に
行う。 (c) ビア穴開きにレーザ穴開け装置を使用する。 (d) テープ材料にエポキシ、ポリイミド等を使用する。
【0018】
【発明の実施の形態】以下、本発明にかかる方法を、図
2を参照しながら詳細に説明する。本発明は、次の各工
程から成る。
【0019】(i) エッチング工程:エポキシ樹脂あるい
はポリイミド樹脂などの材料から成形されたフィルム状
の基板、つまりテープ30を用意し、この基板の両面に適
宜手段で導電皮膜、例えば銅箔32を貼着する。基板30は
単層あるいは多層の配線層から成る。また、導電皮膜
は、銅箔、スパッタリングCu箔、めっきCu箔等から構成
してもよく、適用面も片面であってもよい。
【0020】なお、以下にあっては、説明を簡略化する
ために、基板としては単層の配線層から成るものを、導
電皮膜としては両面に銅箔をそれぞれ付着させて用いて
いる。
【0021】このように銅箔32を設けられたフィルム状
の基板30に対して両側の面における銅箔32をエッチング
して所定の回路を形成する。このとき後述するビア形成
位置でも銅箔の除去が行われている。基板の厚さ、銅箔
の厚さ等について特に制限はないが、一般的には、基板
となるフィルムの厚さは20〜60μm 、銅箔の厚さは5〜
32μm である。
【0022】(ii)レーザ穴開け工程:銅箔32がエッチン
グされたフィルム状の基板30に対して一方の面から、ビ
ア形成のためにレーザを使って、反対側の銅箔に至る
穴、つまりビア34を開け、そのビア底面の銅箔面36を露
出させる。
【0023】本発明では、基板の穴開けにレーザ穴開け
装置を使用するが、本発明において使用できるレーザと
してはCO2 、UVエキシマ、の各レーザが使用できる。例
えば、最大30〜150 μm の深さに穴開けができればいず
れであってもよい。
【0024】(iii) ソルダーレジスト工程:ビア形成
後、ソルダーペースト印刷の予備処理として、まずはん
だバンプ形成領域およびビア形成領域を除いて、ソルダ
ーレジスト(SR)38を塗布し、硬化させることにより後続
のめっき必要箇所を除いて被覆する。
【0025】(iv)めっき工程:後続のはんだによる接合
を確実にするためにソルダーレジストの適用されていな
いはんだ適用箇所に、必要により、Ni/Au めっき40を行
う。かかるNi/Au めっきは、従来のようなビア接続のた
めに電気めっきと異なり、はんだの接合を確実にするた
めに行うのであって、たとえ、それを行ってもめっき処
理時間もまた所要めっき量の極く少ないものであって、
プロセスとしてコスト増加を実質上もたらすことはな
い。もちろん、従来にあってもはんだバンプ形式に先立
って行われる。
【0026】(v) はんだ適用工程:Ni/Au めっき部を行
ったビア34およびはんだバンプ形成40にソルダーペース
ト42を適用し、次いでリフロー処理することによりはん
だを溶融してビア内に充填され、はんだ溶融層44が形成
され、ビア接続とはんだバンプ42の形成とを同時に行
う。
【0027】本発明において使用されるソルダーペース
トは、従来より公知のはんだバンプ形成用のソルダーペ
ーストであればよく、通常はSn-Pb 系共晶はんだ合金の
ソルダーペーストを用いればよい。その他、Ag-Sn 系あ
るいは鉛フリーはんだ合金のソルダーペーストであって
もよい。かかるソルダーペーストは、例えばスクリーン
印刷によって所定位置に適用すればよく、その具体的操
作はすでに公知のものを使用すればよい。
【0028】かくして、本発明によれば、両面Cu箔付き
テープにレーザで穴開けを行い、上下層の配線接続には
んだ( 共晶はんだ、Sn-Ag 系はんだ等) を使用し、印刷
によってビア接続を行うことができ、従来のようなビア
内壁への電気めっきに要する費用を考えた場合、製造コ
ストは大幅に低下する。しかも、ビア径をかなり小とす
ることができ、高密度配線が可能となる。
【0029】また、本発明によれば、C4 バンプ形成が
必要な場合、上述のはんだ印刷によるビア接続と同時に
行うことができることから、製造工程の大幅な低減が実
現でき、安価な製造方法となる。
【0030】
【実施例】次に、本発明の作用効果をその実施例に関連
させて、さらにより具体的に説明する。
【0031】本例では、まず、テープ10が厚さ60μm の
エポキシ樹脂製であって、その両側に厚さ12μm の銅箔
を設けたフィルム状基板を、図2の各工程にしたがっ
て、加工した。
【0032】図3は、このように本発明にかかる方法に
したがって製作されたテープパッケージの略式説明図で
あり、図中、基板は2層であって、ビア14は3ケ所設け
られており、はんだバンプ16も2ケ所に設けられてい
る。ビア底面にはNi/Au めっき層が設けられている。本
例では、ビア接続およびはんだバンプ形成にSn-Pb 共晶
はんだからなるソルダーペーストを用いた。なお、リフ
ロー温度は230 ℃であった。
【0033】本例によれば、ビア接続に使用したはんだ
をそのままソルダーバンプとして使用できる利点が得ら
れる。図4は、本発明にかかる方法にしたがって製作さ
れたテープパッケージの略式説明図であり、図4の場合
は、テープとしてポリイミド樹脂を用いており、はんだ
バンプ16およびビア14の数もそれぞれ3ケ所に設けられ
ている。その他の構成等は、図3の場合に実質上同一で
ある。本例ではSn-3.5%Ag はんだから成るソルダーペー
ストを用いた。なお、リフロー温度は250 ℃であった。
【0034】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ビア接続およびバンプ形成を同時に行うことによ
り、高密度かつ低コストでパッケージ化を図ったテープ
パッケージを開発できる。
【図面の簡単な説明】
【図1】従来のテープパッケージの製作方法の模式的説
明図である。
【図2】本発明にかかるテープパッケージの製作方法の
模式的説明図である。
【図3】本発明の実施例におけるテープパッケージの模
式的説明図である。
【図4】本発明の別の実施例におけるテープパッケージ
の模式的説明図である。
【符号の説明】
30: 基板 (テープ) 、 32: 導電皮膜( 銅箔) 、
34: ビア、36: 銅箔面、 38: ソルダーレジ
スト、 40: Ni/Au めっき、42: ソルダーペースト

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 単層または多層の配線層からから成るフ
    ィルム状の基板から構成されるテープパッケージであっ
    て、はんだバンプが形成される側におけるビア内部には
    んだ溶融層が形成されており、該はんだ溶融層により前
    記配線層の上下の電気的接続が行われていることを特徴
    とするテープパッケージ。
  2. 【請求項2】 次の各工程(i) ないし(iv)から構成され
    るテープパッケージの製造方法。 (i) 導電皮膜を設けられたフィルム状の基板に対して少
    なくとも一方の面における導電皮膜をエッチングして所
    定の回路を形成するエッチング工程、(ii)導電皮膜がエ
    ッチングされたフィルム状の基板に対して一方の面から
    レーザを使って、反対側の導電皮膜に至る穴を開け、そ
    の導電皮膜面を露出させるレーザ穴開け工程、(iii) ソ
    ルダーレジストを塗布し、硬化させることにより後続の
    めっき必要箇所を除いて被覆するソルダーレジスト適用
    工程、そして(iv)ビア部分およびはんだバンプ形成部分
    にソルダーペーストを適用してからリフロー処理するこ
    とでビア接続とはんだバンプ形成とを同時に行うはんだ
    適用工程。
JP11063190A 1999-03-10 1999-03-10 テープパッケージとその製造方法 Withdrawn JP2000260895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11063190A JP2000260895A (ja) 1999-03-10 1999-03-10 テープパッケージとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11063190A JP2000260895A (ja) 1999-03-10 1999-03-10 テープパッケージとその製造方法

Publications (1)

Publication Number Publication Date
JP2000260895A true JP2000260895A (ja) 2000-09-22

Family

ID=13222073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11063190A Withdrawn JP2000260895A (ja) 1999-03-10 1999-03-10 テープパッケージとその製造方法

Country Status (1)

Country Link
JP (1) JP2000260895A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584971B1 (ko) 2004-11-03 2006-05-29 삼성전기주식회사 플립칩 패키지 기판의 제조 방법
JP2009004744A (ja) * 2007-06-20 2009-01-08 Samsung Electro Mech Co Ltd プリント基板
JP2010118633A (ja) * 2008-11-12 2010-05-27 Samsung Electro-Mechanics Co Ltd 埋込み型ソルダーバンプを持つプリント基板及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584971B1 (ko) 2004-11-03 2006-05-29 삼성전기주식회사 플립칩 패키지 기판의 제조 방법
JP2009004744A (ja) * 2007-06-20 2009-01-08 Samsung Electro Mech Co Ltd プリント基板
JP2010118633A (ja) * 2008-11-12 2010-05-27 Samsung Electro-Mechanics Co Ltd 埋込み型ソルダーバンプを持つプリント基板及びその製造方法
US9021690B2 (en) 2008-11-12 2015-05-05 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board having buried solder bump

Similar Documents

Publication Publication Date Title
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US6066808A (en) Multilayer circuit board having metallized patterns formed flush with a top surface thereof
US5798285A (en) Method of making electronic module with multiple solder dams in soldermask window
KR100592609B1 (ko) 범프의 형성방법 및 반도체장치의 제조방법
US6522017B2 (en) Wiring board and semiconductor device
JP3262497B2 (ja) チップ実装回路カード構造
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
JPH09321408A (ja) 電子回路基板の高密度実装構造
JP2008300507A (ja) 配線基板とその製造方法
JP2000323613A (ja) 半導体装置用多層基板及びその製造方法
JP2003031719A (ja) 半導体パッケージ及びその製造方法並びに半導体装置
JP4268434B2 (ja) 配線基板の製造方法
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
KR101156917B1 (ko) 반도체 패키지 기판 및 그 제조방법
JP2020155631A (ja) 配線基板及びその製造方法、半導体パッケージ
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
JP2000260895A (ja) テープパッケージとその製造方法
US20050095746A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
JP2001308484A (ja) 回路基板及びその製造方法
JP2002305360A (ja) 配線基板およびその製造方法
US20030159282A1 (en) Wiring board and method of fabricating the same, semiconductor device, and electronic instrument
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606