JPH09321408A - 電子回路基板の高密度実装構造 - Google Patents

電子回路基板の高密度実装構造

Info

Publication number
JPH09321408A
JPH09321408A JP8139275A JP13927596A JPH09321408A JP H09321408 A JPH09321408 A JP H09321408A JP 8139275 A JP8139275 A JP 8139275A JP 13927596 A JP13927596 A JP 13927596A JP H09321408 A JPH09321408 A JP H09321408A
Authority
JP
Japan
Prior art keywords
circuit board
mounting structure
electronic circuit
density mounting
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8139275A
Other languages
English (en)
Other versions
JP2842378B2 (ja
Inventor
Koji Yamashita
紘治 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8139275A priority Critical patent/JP2842378B2/ja
Priority to AU23726/97A priority patent/AU713920B2/en
Priority to US08/865,809 priority patent/US5875100A/en
Priority to GB9711351A priority patent/GB2313713B/en
Publication of JPH09321408A publication Critical patent/JPH09321408A/ja
Application granted granted Critical
Publication of JP2842378B2 publication Critical patent/JP2842378B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 工程が複雑であったり、信頼性に欠けてい
た。 【解決手段】 電子部品である半導体チップ１０をプリ
ント基板２０中に埋め込み、基板表面に形成する配線パ
ターン５１で同半導体チップ１０の接続端子１１に接続
する電子回路基板の高密度実装構造であって、半導体チ
ップ１０の接続端子１１にはスタッドバンプ１２を形成
しておいてプリント基板２０に埋め込み、絶縁部材から
なる絶縁層３０で周囲を被覆した後、レーザで孔４０を
明けてスタッドバンプ１２を露出させ、当該露出したス
タッドバンプ１２上に配線パターン５１を形成して接続
せしめている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子回路基板の高
密度実装構造に関し、特に、半導体チップやＳＭＤ（表
面実装デバイス）およびＭＣＭ（小型チップモジュー
ル）などをプリント基板へ高密度に実装するのに使用し
て好適な電子回路基板の高密度実装構造に関する。
【０００２】
【従来の技術】従来、この種の電子回路基板の高密度実
装構造として、次のものが知られている。特開平１−１
７５２９７号公報に開示された多層印刷配線板装置にお
いては、高密度実装を行なうために半導体チップを基板
の中に埋め込む方法を開示しており、半導体チップに悪
影響を及ぼす、現像液の浸積と、実装による反りを解決
するため、一枚の基板の両面に、半導体チップの大きさ
の貫通孔を同一箇所に形成した二枚の基板を貼り合わせ
て基板を構成している。
【０００３】一方、特開昭５７−７１４７号公報に開示
された半導体装置の実装構造においても、高密度化を目
的としてＬＳＩチップを基板へ埋め込む技術を示してい
る。すなわち、ＬＳＩチップにボールバンプをボンディ
ングにて形成し、絶縁基板に設けた凹部へ埋め込み後、
封止する。次に、封止した表面を平らに削り、ボールバ
ンプ部を露出させ、その後にメタライズする。メタライ
ズにてボールバンプと導通接続できるので、必要部分を
残して剥離することにより配線パターンを形成する。
【０００４】
【発明が解決しようとする課題】上述した従来の電子回
路基板の高密度実装構造においては、次のような課題が
あった。まず、前者の課題を説明する。反りを無くすた
めに基板の上下に半導体チップを埋め込んでいるが、基
板への実装と回路の形成で上下に半導体チップを配置す
るのは現実には相当の困難があり、実装に相当の制約を
受けるので限定された使い方しかできない。基板に凹部
を形成するにあたり、ベースになる基板に対して上下に
打ち抜いた基板を重ねて多層化するが、貼着せしめるた
めにプリプレグを挟んでプレスすると、プレプレグは周
辺にはみ出て凹部の中にも出てくる。すなわち、正確な
凹部を形成するのは困難であり、半導体チップを埋め込
むためにははみ出たプレプレグを後から除去しなければ
ならなくなる。
【０００５】半導体チップに現像液へ浸積させないで回
路形成を行なうため、配線パターンは導電性ペーストに
よる印刷で行なっている。しかし、基板に凹部を設けて
半導体チップをはめ込めば必ず隙間ができ、その上に印
刷による回路を形成すると部分的にでも回路はブリッジ
となり、回路の切断が起きやすい。なお、これを避ける
ためにメッキによって回路を形成するのではメッキ液に
浸積しないという本来の目的に反し、たとえ、メッキに
よって回路を形成したとしてもマスキングを行なう必要
があるので、製造方法が複雑となる。
【０００６】次に、後者の課題を説明する。ＬＳＩチッ
プに接続する配線パターンを形成するとき、メタライズ
後にエッチングによって回路を形成するが、プリント基
板で一般的に行なわれているエッチングは次のように行
なわれる。すなわち、感光性ドライフィルムを密着さ
せ、必要なところのみ感光させ、回路部以外をエッチン
グにより除去する。しかしながら、この方法ではドライ
フィルムを貼れる平らな場所が必要であり、ＬＳＩチッ
プのバンプが露出するまで、平らに削り取る工程が必要
となってしまう。
【０００７】バンプと回路の接続を露出したバンプ上に
メタライズして行なう場合、封止材の熱膨張率とバンプ
の熱膨張率は異なるので、バンプの大きさが小さくなっ
てくると、熱応力を受けたときの接続の信頼性に影響が
でる。特に、最近はＩＣのパッドのピッチは１００μｍ
以下であり、このように微細になってくると接続の面接
は非常に小さくなり、信頼性の上で問題が大きい。ま
た、根本的に多層化のものでは無く、できあがったもの
は両面のものであるので複雑な回路の接続には制約があ
るし、凹部を沢山設けたときには封止樹脂の収縮によっ
て全体に反りが発生してくる。
【０００８】本発明は、上記課題にかんがみてなされた
もので、より簡易、かつ、確実に高密度実装を行なうこ
とが可能な電子回路基板の高密度実装構造の提供を目的
とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、電子部品を基板中に埋め
込み、基板表面に形成する配線パターンで同電子部品の
接続端子に接続する電子回路基板の高密度実装構造であ
って、上記電子部品の接続端子にはスタッドバンプを形
成しておいて上記基板に埋め込み、絶縁部材で周囲を被
覆した後、レーザで孔明けして上記スタッドバンプを露
出させ、当該露出したスタッドバンプに上記配線パター
ンを形成して接続せしめる構成としてある。
【００１０】かかる構成からなる本発明によれば、基板
に埋め込む電子部品の接続端子にはスタッドバンプをボ
ンディングにて形成している。この電子部品を基板に埋
め込んで絶縁部材を周囲に被覆すると、当該スタッドバ
ンプは埋設される。しかし、レーザーで孔明けすること
によりスタッドバンプの一部が露出することになり、こ
の露出したスタッドバンプに接続するように配線パター
ンを形成していく。スタッドバンプは通常のワイヤーボ
ンディングを行なうマシーンで行なえる。ボンディング
を行なうときに、ソフト的にキャピラリー（ワイヤーを
通してボンディングを行なう先端部）の動きを変える
と、ボンディングのワイヤーを切ることが出来るが、タ
マネギのようにボールの上に部分的にワイヤーの突起が
出来る形状とする。このことによって接続のファイン化
が行なえるし、接続部の接続強度を与えて信頼性を増す
ことができる。
【００１１】絶縁部材で被覆してから配線パターンを形
成する場合、スルーホール穴の形成にフォトビアではな
くレーザによる穴明けを行なう。これにより、確実に接
続の穴明けを行なうことができるし、ドライフィルムが
不要となるので従来のように基板の表面が平らである必
要もない。ところで、従来のように、打ち抜いた基板を
多層に張り合わせるときに間にプリプレグを挟んで加熱
しながらプレスしていくと、プリプレグが打ち抜いた穴
の中にはみでてくることがある。半導体チップを埋め込
んで位置決めを行なうときには凹部の端面に突き当てて
行なうため、プリプレグがはみ出ると正確な位置決めの
妨げになる。
【００１２】ここにおいて、請求項２にかかる発明は、
請求項１に記載の電子回路基板の高密度実装構造におい
て、上記基板に上記電子部品を埋め込むための凹部を削
り出しで形成する構成としてある。かかる構成による発
明によれば、凹部を削りだしで形成するため、プリプレ
グがはみ出して位置決めの妨げとなることがない。この
ように削りだして凹部を形成する場合、矩形の半導体チ
ップもしくはモジュールとの位置決めを行なう端面に
は、必ずしも正確に一致するのではなく、凹部における
角のところに当たる部分に円弧状に逃げを設けるてもよ
い。
【００１３】さらに、請求項３にかかる発明は、請求項
１または請求項２に記載の電子回路基板の高密度実装構
造において、上記絶縁部材の被覆は、絶縁材料をコーテ
ィングして行なう構成としてある。かかる構成からなる
発明によれば、絶縁層をビルドアップでコーティングし
て半導体チップの封止と絶縁層を同時に形成することに
なり、封止のプロセスを省略できる。
【００１４】さらに、請求項４にかかる発明は、請求項
１〜請求項３に記載の電子回路基板の高密度実装構造に
おいて、上記配線パターンの形成は、ドライ工法による
メタライズにて行なう構成としてある。かかる構成から
なる発明によれば、メタライズするとき電気メッキでな
く、スパッタリングなどのドライメッキであるので、配
線パターンの形成工程で化学液に浸積する必要がなく、
反りの原因を省くとともに、微細なパターンができる。
【００１５】さらに、請求項５にかかる発明は、請求項
１〜請求項４に記載の電子回路基板の高密度実装構造に
おいて、ビルドアップにて多層化した構成としてある。
かかる構成からなる発明によれば、絶縁層を形成してお
いて回路を形成し、これを繰り返して多層化を行なう。
このビルドアップによる基板の回路形成では、従来のサ
ブトラといわれるものよりファイン化が可能で、高密度
実装の技術と相まって、機器の小型化を実現することが
できる。
【００１６】
【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１（ａ）〜（ｄ）及び図２
（ａ）〜（ｃ）は、本発明の一実施形態にかかる電子回
路基板の高密度実装構造の製造過程を断面図により示し
ている。同図において、電子部品である半導体チップ１
０は半導体を内蔵する矩形状のモジュールであり、図３
に示すように、裏面にはボンディングパッドとなる接続
端子１１を形成してある。この接続端子１１上には金の
スタッドバンプ１２をボンディングにより形成してあ
る。
【００１７】このスタッドバンプ１２は、図２に拡大し
て示すように、タマネギ状をしており、ボールの部分は
径で約８０μｍ、高さ約２５μｍ、部分的に突き出た部
分はワイヤーの太さ２５μｍ、長さが約３０μｍであ
る。なお、スタッドバンプ１２は、ワイヤーボンディン
グを行なうマシーンにてソフト的にキャピラリーの動き
を変えて形成してある。
【００１８】一方、プリント基板２０には、同半導体チ
ップ１０を埋め込み可能な凹部２１を形成してある（図
１（ａ））。同凹部２１は削り出しで形成されており、
上記半導体チップ１０の厚みとスタットバンプ１２のボ
ール部の厚みを加えた深さ、すなわち、４００μｍ＋２
５μｍの深さとなっている。なお、この意味で、プリン
ト基板２０の最小限の厚さは半導体チップ１０の厚さ＋
スタッドバンプ１２のボール部の高さ以上となる。むろ
ん、凹部２１としては打ち抜かれていてもよい。
【００１９】半導体チップ１０にスタッドバンプ１２を
ボンディングした後、プリント基板２０の凹部２１へ実
装し（図１（ｂ））、その表面および裏面にビルドアッ
プ層の樹脂を５０μｍの厚みでコーティングする（図１
（ｃ））。この樹脂は絶縁層３０であり、半導体チップ
１０を保護する封止も兼ねて利用できるため、わざわざ
封止する工程をとることなく半導体チップ１０の封止と
絶縁層の形成が同時に行なわれる。また、この絶縁材料
は後述するようにレーザで孔明け可能な素材となってい
る。
【００２０】絶縁層３０が形成された後、スタッドバン
プ１２にＣＯ2 レーザまたはエキシマレーザを照射し、
孔４０を形成する（図１（ｄ））。また、孔４０はプリ
ント基板２０の配線パターン２２と接続を取る部分にも
明ける。孔明けのための位置あわせは、プリント基板２
０の凹部２１の端面と、半導体チップ１０の端面の位置
合わせであり、配線を形成するときとの位置ずれが生ず
る可能性がある。しかしながら、スタッドバンプ１２は
タマネギ状で最大径が約８０μｍであり、孔４０の開口
径が１００μｍとなるようにレーザで明けると、孔４０
は断面すり鉢状になり、スタッドバンプ１２のボールの
部分では約５０μｍとなる。従って、この程度であれば
位置ずれを十分に吸収可能である。なお、このレーザに
よる穴明けは、位置を認識させてから明けることも可能
であり、ファインな接続も可能になる。むろん、ドライ
フィルムではこのような位置認識を行なうことは不可能
である。
【００２１】また、レーザで孔４０をあけるため、半導
体チップ１０を現像液等の化学処理にさらさなくてもよ
くなる。さらに、レーザであるのでビルドアップの絶縁
層３０はドライフィルムのような感光性である必要が無
くなり、有機材料であれば材質に制約が無くなる。ま
た、低誘電率のものとすることも可能であり、使用者に
とって広く要求に応えることができる。
【００２２】孔明け後、絶縁層３０の上にメタライズ５
０を形成する（図２（ａ））。このメタライズ５０の形
成は、レーザにより穴明けした後、スパッタリングなど
により約１８μｍの厚みの銅を全体に付けて行なわれ
る。そして、ドライフィルムによって配線パターン５１
を感光させ、エッチングによって不要部分を取り除き配
線を形成する（（図２（ｂ）））。このようにして配線
パターン５１を形成するときに、プリント基板２０の配
線パターン２２やスタッドバンプ１２との接続が行なわ
れる。
【００２３】この場合、配線パターンのファインの程度
によって電気メッキによって配線パターンを形成しても
良いし、ドライメッキ、即ちスパッタリングによって形
成することも可能である。スパッタリングの場合、厚さ
を薄くすることができるので、その分ファイン化が可能
である。
【００２４】ビルドアップ層の上にメタライズによって
形成する配線パターン５１は、従来のサブトラという工
法に比べてファイン化が可能であり、厚みによって異な
るものの一般には、１８μｍの厚みでライン／スペース
が１００／１００μｍのファイン化が可能といわれ、１
０μｍの厚みでは５０／５０μｍのファイン化が可能と
されている。一方、サブトラの工法では１５０／１５０
μｍのファイン化が限度であるため、より高密度化でき
るといえる。
【００２５】さらに外層にビルドアップ層と配線パター
ンを追加するためには同じプロセスを繰り返せばよく、
容易に多層化が可能となる。なお、多層化するときに
は、素材を変えて層を形成していくこともできる。なぜ
ならば、孔明けはレーザで行なわれ、広く素材を選択可
能だからである。なお、ビルドアップ層は上下両面に行
なうことにより、両面で伸縮率を同じにすることになる
ので、基板の反りを無くすことができる。
【００２６】このようにして半導体チップ１０を内蔵し
たプリント基板２０が製造され、この上に従来の表面実
装技術（ＳＭＴ）を利用して表面実装デバイス（ＳＭ
Ｄ）６０を実装すればよい（図２（ｃ））。
【００２７】本発明は上述した実施形態に限定されるも
のではなく、その要旨を変更しない範囲で適宜変更可能
である。例えば、電子部品としてはスタッドバンプがボ
ンディングできて埋め込むものであればよく、半導体チ
ップ１０の代わりに、セラミックに抵抗やコンデンサを
封止した矩形のモジュールや、ベアーチップと組み合わ
せたいわゆるＭＣＭとすることが可能である。
【００２８】また、その応用として、矩形の金属にスタ
ッドバンプを形成て埋め込み、グランドとして利用する
とともに、その上に表面実装するデバイスの放熱性をよ
くするということも可能になる。さらに、ビルドアップ
による多層化では、貫通するスルーホールとしなくても
プリント基板とビルドアップした層との接続が可能とな
るため、配線密度を高めることができる。そして、レー
ザによる穴明けはビルドアップする材質がいろいろ選べ
るため、要求特性に満足を与えらる材料を選定できる幅
が広がる。
【００２９】このように電子部品である半導体チップ１
０をプリント基板２０中に埋め込み、基板表面に形成す
る配線パターン５１で同半導体チップ１０の接続端子１
１に接続する電子回路基板の高密度実装構造であって、
半導体チップ１０の接続端子１１にはスタッドバンプ１
２を形成しておいてプリント基板２０に埋め込み、絶縁
部材からなる絶縁層３０で周囲を被覆した後、レーザで
孔４０を明けてスタッドバンプ１２を露出させ、当該露
出したスタッドバンプ１２上に配線パターン５１を形成
して接続せしめている。
【００３０】
【発明の効果】以上説明したように本発明は、スタッド
ボンディングした電子部品を基板に埋め込んだ後、絶縁
部材でコーティングしてからレーザで孔明けを行ない、
配線パターンを形成していくので、配線パターンと接続
する電子部品の接続部分は太径となり、信頼性を向上さ
せつつ、製造工程も簡易にすることが可能な電子回路基
板の高密度実装構造を提供することができる。また、そ
の特長を分類して表せば次のようになる。
【００３１】第一に、半導体チップなどの電子部品を現
像液等に浸したときに生じる影響をなくすことができ
る。従来は、導電性ペーストの印刷による配線パターン
の形成のためにかかる工程が必要であり、各種の影響が
生じるのを防止する必要があった。しかし、本発明では
メタライズするときに絶縁層をビルドアップしてコーテ
ィングするため、完全に半導体チップを封止してしま
う。このため、たとえ現像液に浸積しても何ら不具合を
発生させることはない。また、メタライズによる配線パ
ターンの形成であるので微細なパターンができる。ま
た、メタライズするとき電気メッキでなく、ドライメッ
キ、すなわちスパッタリングで行なえばこの工程も化学
液に浸積することはなくなる。しかも、配線パターンは
半導体チップを埋め込んだ上面にも形成できるものであ
る。
【００３２】第二に、薄い基板であっても反りを生じな
い。従来の方法では、半導体チップを基板の中に埋め込
むときに上下に同じような凹部を設けておくことによ
り、両面の伸縮の状態を揃えている。しかし、本発明で
は、プリント基板の上下の両面に対してビルドアップの
コーティングで絶縁層を形成しているため、両面の伸縮
率は等しくなり、反りを生じなくすることができる。従
って、実装にあたって上下に同じような凹部を設ける必
要が無く、実装上の制約が無くなる。むろん、プリント
基板の凹部は上下面にそれぞれ存在していても良いし、
片面に配置されていても良い。
【００３３】第三に、プリプレグを取り除く余分な工程
が必要でなくなる。プリント基板へ凹部を形成するに
は、従来、打ち抜いた基板を多層に張り合わせている
が、その場合にはプリプレグを間に挟み、加熱しながら
プレスしていくので、プリプレグが打ち抜いた穴の中に
はみでてくる。半導体チップを埋め込むときの位置決め
妨げるかかるプリプレグを発生させないため、削りなど
で取り除く工程を不要とすることができる。
【００３４】第四に、多層化が極めて効率的に行なうこ
とができる点である。半導体チップをプリント基板へ実
装後、いきなり絶縁層をビルドアップでコーティング
し、半導体チップの封止と絶縁層を同時に形成すること
ができるので、封止のプロセスを省くことができる。ま
た、レーザにより、多層に接続するためのスルーホール
の形成とバンプの露出を同時に行なうことができ、ま
た、半導体チップのバンプを露出させるために表面を平
らに必要も無い。このプロセスは多層化を容易に行なう
こともでき、部品点数の多いものでも接続が行なえる。
さらにレーザによる穴明けは、材質に影響されないた
め、感光性である必要がなく絶縁部材として広範囲のも
のから選択できる。従って、各層の材質を変えていく等
の組み合わせも可能になってくる。
【００３５】第五に、回路パターンの形成と半導体チッ
プのバンプの接続はスタッドバンプであることにより、
ファインな接続が可能である点である。第六に、接続の
信頼性を高めることができる点である。半導体チップの
バンプと配線パターンの接続部分においては、バンプの
上面のみで接続されるのではなく、スタッドバンプの突
起部全体が接続されるからである。これにより、ファイ
ンになっても対応できるし、接続部分の面積が広くなっ
て信頼性が向上する。
【図面の簡単な説明】
【図１】図１（ａ）〜（ｂ）は、本発明の一実施形態に
かかる電子回路基板の高密度実装構造の製造工程の一部
を示す概略断面図である。
【図２】図２（ａ）〜（ｃ）は、本発明の一実施形態に
かかる電子回路基板の高密度実装構造の製造工程の一部
を示す概略断面図である。
【図３】電子回路基板の高密度実装構造で使用するスタ
ッドバンプを示す斜視図である。
【符号の説明】
１０…半導体チップ １１…接続端子 １２…スタッドバンプ ２０…プリント基板 ２１…凹部 ２２…配線パターン ３０…絶縁層 ４０…孔 ５０…メタライズ ５１…配線パターン ６０…表面実装デバイス（ＳＭＤ）

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 電子部品を基板中に埋め込み、基板表面
    に形成する配線パターンで同電子部品の接続端子に接続
    する電子回路基板の高密度実装構造であって、 上記電子部品の接続端子にはスタッドバンプを形成して
    おいて上記基板に埋め込み、絶縁部材で周囲を被覆した
    後、レーザで孔明けして上記スタッドバンプを露出さ
    せ、当該露出したスタッドバンプに上記配線パターンを
    形成して接続せしめることを特徴とする電子回路基板の
    高密度実装構造。
  2. 【請求項２】 上記請求項１に記載の電子回路基板の高
    密度実装構造において、上記基板に上記電子部品を埋め
    込むための凹部を削り出しで形成したことを特徴とする
    電子回路基板の高密度実装構造。
  3. 【請求項３】 上記請求項１または請求項２に記載の電
    子回路基板の高密度実装構造において、上記絶縁部材の
    被覆は、絶縁材料をコーティングして行なうことを特徴
    とする電子回路基板の高密度実装構造。
  4. 【請求項４】 上記請求項１〜請求項３に記載の電子回
    路基板の高密度実装構造において、上記配線パターンの
    形成は、ドライ工法によるメタライズにて行なうことを
    特徴とする電子回路基板の高密度実装構造。
  5. 【請求項５】 上記請求項１〜請求項４に記載の電子回
    路基板の高密度実装構造において、ビルドアップにて多
    層化したことを特徴とする電子回路基板の高密度実装構
    造。
JP8139275A 1996-05-31 1996-05-31 電子回路基板の高密度実装構造 Expired - Fee Related JP2842378B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8139275A JP2842378B2 (ja) 1996-05-31 1996-05-31 電子回路基板の高密度実装構造
AU23726/97A AU713920B2 (en) 1996-05-31 1997-05-30 High-density mounting method and structure for electronic circuit board
US08/865,809 US5875100A (en) 1996-05-31 1997-05-30 High-density mounting method and structure for electronic circuit board
GB9711351A GB2313713B (en) 1996-05-31 1997-06-02 High-density mounting method for and structure of elctronic circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8139275A JP2842378B2 (ja) 1996-05-31 1996-05-31 電子回路基板の高密度実装構造

Publications (2)

Publication Number Publication Date
JPH09321408A true JPH09321408A (ja) 1997-12-12
JP2842378B2 JP2842378B2 (ja) 1999-01-06

Family

ID=15241498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8139275A Expired - Fee Related JP2842378B2 (ja) 1996-05-31 1996-05-31 電子回路基板の高密度実装構造

Country Status (4)

Country Link
US (1) US5875100A (ja)
JP (1) JP2842378B2 (ja)
AU (1) AU713920B2 (ja)
GB (1) GB2313713B (ja)

Cited By (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313474A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2001332863A (ja) * 2000-02-25 2001-11-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2001339165A (ja) * 2000-02-25 2001-12-07 Ibiden Co Ltd 多層プリント配線板およびパッケージ基板
JP2001345560A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法、並びに電子部品
JP2001352174A (ja) * 2000-02-25 2001-12-21 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002009448A (ja) * 2000-06-23 2002-01-11 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2002050874A (ja) * 2000-02-25 2002-02-15 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
US6359235B1 (en) 1999-07-30 2002-03-19 Kyocera Corporation Electrical device mounting wiring board and method of producing the same
JP2002100874A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002118367A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002118368A (ja) * 2000-07-31 2002-04-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002118366A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002118365A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002170840A (ja) * 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
JP2002232145A (ja) * 2001-01-30 2002-08-16 Densei Lambda Kk 多層プリント基板
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2002246505A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
EP1729341A2 (en) 2005-06-01 2006-12-06 TDK Corporation Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method
JP2007258541A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2008210961A (ja) * 2007-02-26 2008-09-11 Kyocera Corp 電子部品およびその製造方法
US7435910B2 (en) 2000-02-25 2008-10-14 Ibiden Co., Ltd. Multilayer printed circuit board
US7544537B2 (en) 2005-09-28 2009-06-09 Tdk Corporation Semiconductor IC-embedded substrate and method for manufacturing same
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
US7687860B2 (en) 2005-06-24 2010-03-30 Samsung Electronics Co., Ltd. Semiconductor device including impurity regions having different cross-sectional shapes
US7761982B2 (en) 2005-12-19 2010-07-27 Tdk Corporation Method for manufacturing IC-embedded substrate
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US7868464B2 (en) 2004-09-16 2011-01-11 Tdk Corporation Multilayer substrate and manufacturing method thereof
KR101009123B1 (ko) * 2008-01-31 2011-01-18 가시오게산키 가부시키가이샤 반도체 장치의 제조방법
US7928001B2 (en) 2006-10-02 2011-04-19 Renesas Electronics Corporation Electronic device and method of manufacturing the same
US8004089B2 (en) 2008-01-31 2011-08-23 Casio Computer Co., Ltd. Semiconductor device having wiring line and manufacturing method thereof
US8039939B2 (en) 2008-06-30 2011-10-18 Samsung Electronics Co., Ltd. Embedded wiring board, semiconductor package including the same and method of fabricating the same
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
JP2012512541A (ja) * 2008-12-17 2012-05-31 ネーデルランツ オルガニサティー フォール トゥーゲパストナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー フレキシブル電子製品およびその製造方法
JP2012231182A (ja) * 2012-08-13 2012-11-22 Shinko Electric Ind Co Ltd 微細配線パッケージ
US8354340B2 (en) 2006-10-02 2013-01-15 Renesas Electronics Corporation Electronic device and method of manufacturing the same
US8530753B2 (en) 2008-12-24 2013-09-10 Shinko Electric Industries Co., Ltd. Fine wiring package and method of manufacturing the same
US8609539B2 (en) 2005-11-02 2013-12-17 Canon Kabushiki Kaisha Embedded semiconductor device substrate and production method thereof
US8685796B2 (en) 2006-10-02 2014-04-01 Renesas Electronics Corporation Electronic device and method of manufacturing the same
KR20150060102A (ko) * 2013-11-25 2015-06-03 에스케이하이닉스 주식회사 얇은 두께의 칩 내장형 패키지 및 그 제조 방법
US10917974B2 (en) 2012-10-17 2021-02-09 Tdk Corporation Circuit board incorporating electronic component and manufacturing method thereof

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867985B2 (ja) * 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
US6343019B1 (en) * 1997-12-22 2002-01-29 Micron Technology, Inc. Apparatus and method of stacking die on a substrate
US5939782A (en) * 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
US6610917B2 (en) * 1998-05-15 2003-08-26 Lester F. Ludwig Activity indication, external source, and processing loop provisions for driven vibrating-element environments
US20050120870A1 (en) * 1998-05-15 2005-06-09 Ludwig Lester F. Envelope-controlled dynamic layering of audio signal processing and synthesis for music applications
JP3602968B2 (ja) * 1998-08-18 2004-12-15 沖電気工業株式会社 半導体装置およびその基板接続構造
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
SE514529C2 (sv) * 1998-09-21 2001-03-05 Ericsson Telefon Ab L M Metod och anordning för begravda elektronik-komponenter
SE513341C2 (sv) * 1998-10-06 2000-08-28 Ericsson Telefon Ab L M Arrangemang med tryckta kretskort samt metod för tillverkning därav
EP1098368B1 (en) * 1999-04-16 2011-12-21 Panasonic Corporation Module component and method of manufacturing the same
JP2001013209A (ja) * 1999-06-30 2001-01-19 Ando Electric Co Ltd Ｉｃソケット付きｄｕｔボード
US6294839B1 (en) 1999-08-30 2001-09-25 Micron Technology, Inc. Apparatus and methods of packaging and testing die
JP4186756B2 (ja) * 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
US6368146B2 (en) 2000-08-23 2002-04-09 Russell Abbott Alignment mechanism for a high density electrical connector
JP2002076314A (ja) * 2000-08-30 2002-03-15 Texas Instr Japan Ltd 超小型撮像装置
US6775150B1 (en) * 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
US20040022038A1 (en) * 2002-07-31 2004-02-05 Intel Corporation Electronic package with back side, cavity mounted capacitors and method of fabrication therefor
WO2004109771A2 (en) * 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP3925809B2 (ja) * 2004-03-31 2007-06-06 カシオ計算機株式会社 半導体装置およびその製造方法
TWI396481B (zh) 2005-06-03 2013-05-11 Ngk Spark Plug Co 配線基板及其製造方法
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
KR100736635B1 (ko) 2006-02-09 2007-07-06 삼성전기주식회사 베어칩 내장형 인쇄회로기판 및 그 제조 방법
US7338892B2 (en) * 2006-06-09 2008-03-04 Advanced Semiconductor Engineering, Inc. Circuit carrier and manufacturing process thereof
US7524775B2 (en) 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
DE102006036728B4 (de) * 2006-08-05 2017-01-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur elektrischen Kontaktierung mikroelektronischer Bauelemente auf einer Leiterplatte
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
KR20100084684A (ko) 2007-11-01 2010-07-27 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
KR101015704B1 (ko) * 2008-12-01 2011-02-22 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
KR101055509B1 (ko) * 2009-03-19 2011-08-08 삼성전기주식회사 전자부품 내장형 인쇄회로기판
JP5355363B2 (ja) 2009-11-30 2013-11-27 新光電気工業株式会社 半導体装置内蔵基板及びその製造方法
EP2355144A1 (en) 2010-02-09 2011-08-10 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Component placement on flexible and/or stretchable substrates
KR101104210B1 (ko) * 2010-03-05 2012-01-10 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법
US8222726B2 (en) * 2010-03-29 2012-07-17 Advanced Semiconductor Engineering, Inc. Semiconductor device package having a jumper chip and method of fabricating the same
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
KR101095161B1 (ko) * 2010-10-07 2011-12-16 삼성전기주식회사 전자부품 내장형 인쇄회로기판
EP2461658A1 (en) * 2010-12-03 2012-06-06 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Method and apparatus for assembling electric components on a flexible substrate as well as assembly of an electric component with a flexible substrate
TWI446495B (zh) * 2011-01-19 2014-07-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US20130020698A1 (en) 2011-07-22 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar Design for Conductive Bump
US9293426B2 (en) * 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
US9893058B2 (en) * 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11289412B2 (en) 2019-03-13 2022-03-29 Texas Instruments Incorporated Package substrate with partially recessed capacitor
US11626379B2 (en) * 2020-03-24 2023-04-11 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
CN113905514B (zh) * 2021-10-15 2024-05-31 大连亚太电子有限公司 一种高密度互连印hdi制板及其加工方法
CN115665983B (zh) * 2022-11-14 2023-10-10 惠州市金百泽电路科技有限公司 一种埋置器件pcb板及其制作方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577147A (en) * 1980-06-17 1982-01-14 Citizen Watch Co Ltd Mounting construction of semiconductor device
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
GB2153144A (en) * 1984-01-13 1985-08-14 Standard Telephones Cables Ltd Circuit packaging
JPS60209888A (ja) * 1984-04-02 1985-10-22 Toshiba Corp Ｉｃカ−ドの製造方法
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
US5014111A (en) * 1987-12-08 1991-05-07 Matsushita Electric Industrial Co., Ltd. Electrical contact bump and a package provided with the same
JPH01175296A (ja) * 1987-12-28 1989-07-11 Toshiba Corp 多層印刷配線板装置
JPH01175297A (ja) * 1987-12-28 1989-07-11 Toshiba Corp 多層印刷配線板装置
JPH02301183A (ja) * 1989-05-15 1990-12-13 Toshiba Corp 実装型回路部品の製造方法
JPH038366A (ja) * 1989-06-06 1991-01-16 Toshiba Corp 半導体装置用パッケージ
JPH03262302A (ja) * 1990-03-13 1991-11-22 Toshiba Corp 高周波用基板
JP2712091B2 (ja) * 1990-03-30 1998-02-10 株式会社東芝 印刷配線板の接続装置
US5206712A (en) * 1990-04-05 1993-04-27 General Electric Company Building block approach to microwave modules
JPH0473992A (ja) * 1990-07-13 1992-03-09 Toshiba Corp ハイブリッド回路装置
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
JP2973646B2 (ja) * 1991-10-16 1999-11-08 富士通株式会社 ベアチップｌｓｉの実装構造
EP0547807A3 (en) * 1991-12-16 1993-09-22 General Electric Company Packaged electronic system
US5268072A (en) * 1992-08-31 1993-12-07 International Business Machines Corporation Etching processes for avoiding edge stress in semiconductor chip solder bumps
US5300812A (en) * 1992-12-09 1994-04-05 General Electric Company Plasticized polyetherimide adhesive composition and usage
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
US5508561A (en) * 1993-11-15 1996-04-16 Nec Corporation Apparatus for forming a double-bump structure used for flip-chip mounting
IT1264989B1 (it) * 1993-12-14 1996-10-17 Sigma Prod Chim Copolimeri di alchile e/o alchilfenile poli(ossialchilene)sorbati e loro uso come addensanti
JPH07207434A (ja) * 1994-01-18 1995-08-08 Shin Etsu Chem Co Ltd 蒸着用ボート
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage

Cited By (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359235B1 (en) 1999-07-30 2002-03-19 Kyocera Corporation Electrical device mounting wiring board and method of producing the same
JP4646370B2 (ja) * 1999-09-02 2011-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US8763241B2 (en) 1999-09-02 2014-07-01 Ibiden Co., Ltd. Method of manufacturing printed wiring board
US8107253B2 (en) 1999-09-02 2012-01-31 Ibiden Co., Ltd. Printed circuit board
US8331102B2 (en) 1999-09-02 2012-12-11 Ibiden Co., Ltd. Printed circuit board
US7995352B2 (en) 1999-09-02 2011-08-09 Ibiden Co., Ltd. Printed circuit board
US7978478B2 (en) 1999-09-02 2011-07-12 Ibiden Co., Ltd. Printed circuit board
US8717772B2 (en) 1999-09-02 2014-05-06 Ibiden Co., Ltd. Printed circuit board
JP2002100874A (ja) * 1999-09-02 2002-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002118367A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US8116091B2 (en) 1999-09-02 2012-02-14 Ibiden Co., Ltd. Printed circuit board
JP2002118366A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP2002118365A (ja) * 1999-09-02 2002-04-19 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
US7881069B2 (en) 1999-09-02 2011-02-01 Ibiden Co., Ltd. Printed circuit board
US8780573B2 (en) 1999-09-02 2014-07-15 Ibiden Co., Ltd. Printed circuit board
US7864542B2 (en) 1999-09-02 2011-01-04 Ibiden Co., Ltd. Printed circuit board
US8842440B2 (en) 1999-09-02 2014-09-23 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US8830691B2 (en) 1999-09-02 2014-09-09 Ibiden Co., Ltd. Printed circuit board and method of manufacturing printed circuit board
US7855894B2 (en) 1999-09-02 2010-12-21 Ibiden Co., Ltd. Printed circuit board
JP4726285B2 (ja) * 1999-09-02 2011-07-20 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US9060446B2 (en) 1999-09-02 2015-06-16 Ibiden Co., Ltd. Printed circuit board
JP4685251B2 (ja) * 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法
JP2001345560A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法、並びに電子部品
JP2001313474A (ja) * 2000-02-21 2001-11-09 Ngk Spark Plug Co Ltd 配線基板
JP2001352174A (ja) * 2000-02-25 2001-12-21 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
US8438727B2 (en) 2000-02-25 2013-05-14 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP4749563B2 (ja) * 2000-02-25 2011-08-17 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
US7842887B2 (en) 2000-02-25 2010-11-30 Ibiden Co., Ltd. Multilayer printed circuit board
JP2002050874A (ja) * 2000-02-25 2002-02-15 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP2001332863A (ja) * 2000-02-25 2001-11-30 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2001339165A (ja) * 2000-02-25 2001-12-07 Ibiden Co Ltd 多層プリント配線板およびパッケージ基板
US7435910B2 (en) 2000-02-25 2008-10-14 Ibiden Co., Ltd. Multilayer printed circuit board
US8186045B2 (en) 2000-02-25 2012-05-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2002009448A (ja) * 2000-06-23 2002-01-11 Ibiden Co Ltd 多層プリント配線板および多層プリント配線板の製造方法
JP4695289B2 (ja) * 2000-07-31 2011-06-08 日本特殊陶業株式会社 配線基板の製造方法
JP2002118368A (ja) * 2000-07-31 2002-04-19 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2002170840A (ja) * 2000-09-25 2002-06-14 Ibiden Co Ltd 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
US7855342B2 (en) 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7893360B2 (en) 2000-09-25 2011-02-22 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US9245838B2 (en) 2000-09-25 2016-01-26 Ibiden Co., Ltd. Semiconductor element
US8959756B2 (en) 2000-09-25 2015-02-24 Ibiden Co., Ltd. Method of manufacturing a printed circuit board having an embedded electronic component
JP2002246761A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵した多層プリント配線板
JP2002246758A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2002246756A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2002246505A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd プリント配線板
JP2002232145A (ja) * 2001-01-30 2002-08-16 Densei Lambda Kk 多層プリント基板
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
US7868464B2 (en) 2004-09-16 2011-01-11 Tdk Corporation Multilayer substrate and manufacturing method thereof
EP1729341A2 (en) 2005-06-01 2006-12-06 TDK Corporation Semiconductor IC and its manufacturing method, and module with embedded semiconductor IC and its manufacturing method
US7687860B2 (en) 2005-06-24 2010-03-30 Samsung Electronics Co., Ltd. Semiconductor device including impurity regions having different cross-sectional shapes
US7544537B2 (en) 2005-09-28 2009-06-09 Tdk Corporation Semiconductor IC-embedded substrate and method for manufacturing same
US8609539B2 (en) 2005-11-02 2013-12-17 Canon Kabushiki Kaisha Embedded semiconductor device substrate and production method thereof
US8188375B2 (en) 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
US8530752B2 (en) 2005-11-29 2013-09-10 Tdk Corporation Multilayer circuit board and method for manufacturing the same
US7761982B2 (en) 2005-12-19 2010-07-27 Tdk Corporation Method for manufacturing IC-embedded substrate
JP2007258541A (ja) * 2006-03-24 2007-10-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP4648230B2 (ja) * 2006-03-24 2011-03-09 日本特殊陶業株式会社 配線基板の製造方法
US8633591B2 (en) 2006-10-02 2014-01-21 Renesas Electronics Corporation Electronic device
US9406602B2 (en) 2006-10-02 2016-08-02 Renesas Electronics Corporation Electronic device
US20160307875A1 (en) 2006-10-02 2016-10-20 Renesas Electronics Corporation Electronic device
US8685796B2 (en) 2006-10-02 2014-04-01 Renesas Electronics Corporation Electronic device and method of manufacturing the same
US7928001B2 (en) 2006-10-02 2011-04-19 Renesas Electronics Corporation Electronic device and method of manufacturing the same
US8354340B2 (en) 2006-10-02 2013-01-15 Renesas Electronics Corporation Electronic device and method of manufacturing the same
US9847325B2 (en) 2006-10-02 2017-12-19 Renesas Electronics Corporation Electronic device
US8823174B2 (en) 2006-10-02 2014-09-02 Renesas Electronics Corporation Electronic device
US10224318B2 (en) 2006-10-02 2019-03-05 Renesas Electronics Corporation Electronic device
US10580763B2 (en) 2006-10-02 2020-03-03 Renesas Electronics Corporation Electronic device
US10879227B2 (en) 2006-10-02 2020-12-29 Renesas Electronics Corporation Electronic device
US8975750B2 (en) 2006-10-02 2015-03-10 Renesas Electronics Corporation Electronic device
JP2008210961A (ja) * 2007-02-26 2008-09-11 Kyocera Corp 電子部品およびその製造方法
KR101009123B1 (ko) * 2008-01-31 2011-01-18 가시오게산키 가부시키가이샤 반도체 장치의 제조방법
US7972903B2 (en) 2008-01-31 2011-07-05 Casio Computer Co., Ltd. Semiconductor device having wiring line and manufacturing method thereof
US8004089B2 (en) 2008-01-31 2011-08-23 Casio Computer Co., Ltd. Semiconductor device having wiring line and manufacturing method thereof
US8039939B2 (en) 2008-06-30 2011-10-18 Samsung Electronics Co., Ltd. Embedded wiring board, semiconductor package including the same and method of fabricating the same
JP2012512541A (ja) * 2008-12-17 2012-05-31 ネーデルランツ オルガニサティー フォール トゥーゲパストナトゥールヴェテンシャッペリーク オンデルズーク テーエンオー フレキシブル電子製品およびその製造方法
US8530753B2 (en) 2008-12-24 2013-09-10 Shinko Electric Industries Co., Ltd. Fine wiring package and method of manufacturing the same
JP2012231182A (ja) * 2012-08-13 2012-11-22 Shinko Electric Ind Co Ltd 微細配線パッケージ
US10917974B2 (en) 2012-10-17 2021-02-09 Tdk Corporation Circuit board incorporating electronic component and manufacturing method thereof
KR20150060102A (ko) * 2013-11-25 2015-06-03 에스케이하이닉스 주식회사 얇은 두께의 칩 내장형 패키지 및 그 제조 방법

Also Published As

Publication number Publication date
GB2313713A (en) 1997-12-03
US5875100A (en) 1999-02-23
AU713920B2 (en) 1999-12-16
AU2372697A (en) 1997-12-04
JP2842378B2 (ja) 1999-01-06
GB2313713B (en) 2001-05-30
GB9711351D0 (en) 1997-07-30

Similar Documents

Publication Publication Date Title
JP2842378B2 (ja) 電子回路基板の高密度実装構造
US5357674A (en) Method of manufacturing a printed circuit board
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US6555208B2 (en) Printed wiring board and method of manufacturing the same
US7348213B2 (en) Method for forming component mounting hole in semiconductor substrate
US20070087122A1 (en) Semiconductor device, mounting substrate and method of manufacturing mounting substrate, circuit board, and electronic instrument
KR19990035858A (ko) 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법
KR20000029352A (ko) 반도체 장치 및 그 제조 방법
US20040012097A1 (en) Structure and method for fine pitch flip chip substrate
JP2002313996A (ja) 半導体パッケージ用基板およびその製造方法
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
JP2000114681A (ja) プリント配線板及びその製造方法
EP0966185A1 (en) Printed wiring board and method of manufacturing the same
JP2001345559A (ja) 配線基板及びその製造方法
JPH10340929A (ja) 電子部品搭載用配線基板
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
KR19990002341A (ko) 이형칩부품 혼재실장용 인쇄회로기판 및 그 제조방법
JP2001291800A (ja) 電子部品用パッケージ
JPH0936271A (ja) 半導体パッケージ
JP2004342930A (ja) 非貫通導通穴を有する多層基板
JPH09306955A (ja) フィルムキャリアおよびその製造方法
JP2000307212A (ja) 配線基板及びその製造方法
JP2000174440A (ja) 多層回路基板及びその製造方法
JPH11251487A (ja) チップ部品およびその製造方法
JPH11251704A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees