JPH0473992A - ハイブリッド回路装置 - Google Patents
ハイブリッド回路装置Info
- Publication number
- JPH0473992A JPH0473992A JP18701990A JP18701990A JPH0473992A JP H0473992 A JPH0473992 A JP H0473992A JP 18701990 A JP18701990 A JP 18701990A JP 18701990 A JP18701990 A JP 18701990A JP H0473992 A JPH0473992 A JP H0473992A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- semiconductor integrated
- integrated circuit
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はノイズに影響され易い半導体集積回路部品を高
密度に実装して成るハイブリッド回路装置に関する。
密度に実装して成るハイブリッド回路装置に関する。
（従来の技術）
プリント配線基板のの所定領域面上に、半導体集積回路
（ＩＣ）部品を実装して成るハイブリッド回路装置は、
広く実用に供されている。しかして、ノイズの影響を受
は易い半導体集積積回路部品を搭載・実装する構成の場
合は、その半導体集積回路品にノイズ信号が進入するの
を防ぐために、回路にバイパスを形成しそこにコンデン
サを装着ないし配設することが行われている。
（ＩＣ）部品を実装して成るハイブリッド回路装置は、
広く実用に供されている。しかして、ノイズの影響を受
は易い半導体集積積回路部品を搭載・実装する構成の場
合は、その半導体集積回路品にノイズ信号が進入するの
を防ぐために、回路にバイパスを形成しそこにコンデン
サを装着ないし配設することが行われている。
この種のコンデンサ（バイパスコンデンサ）としては、
リード付きコンデンサとチップコンデンサとの２つのタ
イプのものがあり、それぞれ以下に示すように実装され
ている。
リード付きコンデンサとチップコンデンサとの２つのタ
イプのものがあり、それぞれ以下に示すように実装され
ている。
すなわち第３図にて斜視的に示すように、リード付きバ
イパスコンデンサ１の場合は、プリント配線基板２のバ
イパス回路に接続するスルーホール３にリードピン４を
挿入して半田付けされている。また、チップ型コンデン
サ５の場合は、プリント配線基板２上にダイボンドされ
、その電極端子５ａを図示されていないバイパス回路に
、半田付けなとり接続されている。なお、図中６はたと
えばＤＩＰタイプのパッケージ型半導体集積積回路部品
を示す。
イパスコンデンサ１の場合は、プリント配線基板２のバ
イパス回路に接続するスルーホール３にリードピン４を
挿入して半田付けされている。また、チップ型コンデン
サ５の場合は、プリント配線基板２上にダイボンドされ
、その電極端子５ａを図示されていないバイパス回路に
、半田付けなとり接続されている。なお、図中６はたと
えばＤＩＰタイプのパッケージ型半導体集積積回路部品
を示す。
上記ハイブリッド回路装置の構成においては、製品針設
上半導体集積回路部品６へのバイパスコンデンサの実装
を必要とし、理想的には半導体集積回路部品１個ごとに
バイパスコンデンサを１個ずつ装着することが望ましい
。
上半導体集積回路部品６へのバイパスコンデンサの実装
を必要とし、理想的には半導体集積回路部品１個ごとに
バイパスコンデンサを１個ずつ装着することが望ましい
。
（発明が解決しようとする課題）
しかしながら従来の半導体モジュールにおいては、プリ
ント配線基板の寸法上の制限から、各半導体集積積回路
部品６にバイパスコンデンサ１（もしくは５）を１個ず
つ装着することが難しく、半導体集積積回路部品数個に
対してコンデンサ１個を実装した設計が行われている。
ント配線基板の寸法上の制限から、各半導体集積積回路
部品６にバイパスコンデンサ１（もしくは５）を１個ず
つ装着することが難しく、半導体集積積回路部品数個に
対してコンデンサ１個を実装した設計が行われている。
そのため、半導体集積積回路部品６へのノイズをバイパ
スするという機能の点で充分では言えなかった。
スするという機能の点で充分では言えなかった。
また、半導体集積回路部品６などの高密度実装をさらに
進めるためには、バイパスコンデンサの占めるスペース
をできるだけ少なくすることが望まれていた。
進めるためには、バイパスコンデンサの占めるスペース
をできるだけ少なくすることが望まれていた。
本発明はこれらの点に鑑みてなされたもので、ノイズを
回避するためのバイパスコンデンサを、基板寸法に関係
なく高密度で実装することができ、しかも半導体集積回
路部品などの回路部品の高密度実装が可能なハイブリッ
ド回路装置の提供を目的とする。
回避するためのバイパスコンデンサを、基板寸法に関係
なく高密度で実装することができ、しかも半導体集積回
路部品などの回路部品の高密度実装が可能なハイブリッ
ド回路装置の提供を目的とする。
［発明の構成コ
（課題を解決するための手段）
本発明のハイブリッド回路装置は、内部または表面に回
路パターンが形成されたプリント配線基板と、このプリ
ント配線基板の所定領域面に搭載・実装された半導体集
積回路部品およびこの半導体集積回路部品へのノイズを
バイパスするコンデンサとを具備して成るハイブリッド
回路装置において、 前記半導体集積回路部品が搭載・実装されたプリント配
線基板領域にノイズをバイパスするコンデンサを埋設・
内蔵させたことを特徴とする。
路パターンが形成されたプリント配線基板と、このプリ
ント配線基板の所定領域面に搭載・実装された半導体集
積回路部品およびこの半導体集積回路部品へのノイズを
バイパスするコンデンサとを具備して成るハイブリッド
回路装置において、 前記半導体集積回路部品が搭載・実装されたプリント配
線基板領域にノイズをバイパスするコンデンサを埋設・
内蔵させたことを特徴とする。
（作用）
本発明に係るハイブリッド回路装置においては、プリン
ト配線基板の内部にノイズをバイア寸スするためのコン
デンサが埋め込まれ、コンデンサが埋め込まれ上面に半
導体集積回路部品が配置・実装されているので、バイパ
スコンデンサの実装のための基板スペースを別に必要と
せず、配線基板の全面が半導体集積回路部品などの実装
スペースとして利用し得る。したがって、半導体集積回
路部品を高密度に実装したノ１イブリッド回路装置の構
成が可能となる。
ト配線基板の内部にノイズをバイア寸スするためのコン
デンサが埋め込まれ、コンデンサが埋め込まれ上面に半
導体集積回路部品が配置・実装されているので、バイパ
スコンデンサの実装のための基板スペースを別に必要と
せず、配線基板の全面が半導体集積回路部品などの実装
スペースとして利用し得る。したがって、半導体集積回
路部品を高密度に実装したノ１イブリッド回路装置の構
成が可能となる。
また、プリント配線基板寸法には、比較的多数個のバイ
パスコンデンサを装着することもでき、半導体集積回路
部品に対して理想的な数のバイパスコンデンサを容易に
対応させる得るので、搭載・実装された半導体集積回路
部品がノイズの影響を受けることも確実に防止され、特
性の良好・安定したハイブリッド回路装置として機能す
る。
パスコンデンサを装着することもでき、半導体集積回路
部品に対して理想的な数のバイパスコンデンサを容易に
対応させる得るので、搭載・実装された半導体集積回路
部品がノイズの影響を受けることも確実に防止され、特
性の良好・安定したハイブリッド回路装置として機能す
る。
（実施例）
以下第１図および第２図を参照し、本発明の詳細な説明
する。
する。
第１図は本発明に係るハイブリッド回路装置の要部構成
例を示す断面図で、２はたとえばガラス−エポキシ積層
板ないしフレキシブル基板のような絶縁基板の表面に、
銅箔のエツチングなどにより回路パターン（図示を省略
する。）が形成されたプリント配線基板を示す。しかし
て、このプリント配線基板２の所定領域面には、たとえ
ば第２図に要部を斜視的に示すように、チップ型バイパ
スコンデンサ５埋設用の孔７が貫通して穿設されており
、またプリント配線基板２面上および孔７の周面には、
前記孔７に装着・埋設されるチップ型バイパスコンデン
サー５に電気的に接続する回路パターン８ａおよび電極
端子８ｂが設けられている。
例を示す断面図で、２はたとえばガラス−エポキシ積層
板ないしフレキシブル基板のような絶縁基板の表面に、
銅箔のエツチングなどにより回路パターン（図示を省略
する。）が形成されたプリント配線基板を示す。しかし
て、このプリント配線基板２の所定領域面には、たとえ
ば第２図に要部を斜視的に示すように、チップ型バイパ
スコンデンサ５埋設用の孔７が貫通して穿設されており
、またプリント配線基板２面上および孔７の周面には、
前記孔７に装着・埋設されるチップ型バイパスコンデン
サー５に電気的に接続する回路パターン８ａおよび電極
端子８ｂが設けられている。
そして、この埋設用孔７内には、両端に電極端子５ａを
有する円筒状のチップ型バイパスコンデンサ５が、隙間
なく嵌め込まれ（埋め込まれた）でおり、バイパスコン
デンサ５の電極端子５ａとプリント配線基板２の電極端
子８ｂとは半田付けされ電気的および機械的に接続され
ている。
有する円筒状のチップ型バイパスコンデンサ５が、隙間
なく嵌め込まれ（埋め込まれた）でおり、バイパスコン
デンサ５の電極端子５ａとプリント配線基板２の電極端
子８ｂとは半田付けされ電気的および機械的に接続され
ている。
一方、前記埋め込まれたバイパスコンデンサ５の上方に
は、半導体集積回路部品６が配置され、そのリード６ａ
がプリント配線基板２面に形成された回路パターンに繁
多付けされ電気的に接続されている。
は、半導体集積回路部品６が配置され、そのリード６ａ
がプリント配線基板２面に形成された回路パターンに繁
多付けされ電気的に接続されている。
上記のごとく構成されたハイブリッド回路装置において
は、プリント配線基板２に穿設された埋設用孔７内にチ
ップ型バイパスコンデンサ５が嵌め込まれて実装されて
おり、かつ前記埋設されたバイパスコンデンサ５の上方
に、半導体集積回路部品７が配置・実装されている。つ
まり、バイパスコンデンサ５は半導体集積回路部品６が
配置・実装されるプリント配線基板２領域に、立体的に
実装された構成を成すため、プリント配線基板２に格別
平面的なスペースも不要となり、プリント配線基板２の
全面を半導体集積回路部品６の実装に利用し、高密度に
実装することができる。
は、プリント配線基板２に穿設された埋設用孔７内にチ
ップ型バイパスコンデンサ５が嵌め込まれて実装されて
おり、かつ前記埋設されたバイパスコンデンサ５の上方
に、半導体集積回路部品７が配置・実装されている。つ
まり、バイパスコンデンサ５は半導体集積回路部品６が
配置・実装されるプリント配線基板２領域に、立体的に
実装された構成を成すため、プリント配線基板２に格別
平面的なスペースも不要となり、プリント配線基板２の
全面を半導体集積回路部品６の実装に利用し、高密度に
実装することができる。
なお、上記構成例ではバイパスコンデンサとして、チッ
プ型コンデンサをプリント配線基板に埋め込みないし内
装させたが、実質的に前記チップ型コンデンサの場合と
同様に装着し得るならばチップ型に限定されない。
プ型コンデンサをプリント配線基板に埋め込みないし内
装させたが、実質的に前記チップ型コンデンサの場合と
同様に装着し得るならばチップ型に限定されない。
かくして、本発明に係るハイブリッド回路装置は、実装
された各半導体集積回路部品６に対して理想的な数のバ
イパスコンデンサ５を具備した、コンパクトな構成もし
くは高密度実装（高機能化）の電子部品としてすぐれた
機能を保持するものといえる。
された各半導体集積回路部品６に対して理想的な数のバ
イパスコンデンサ５を具備した、コンパクトな構成もし
くは高密度実装（高機能化）の電子部品としてすぐれた
機能を保持するものといえる。
［発明の効果］
以上説明したように、本発明に係るハイブリッド回路装
置は、チップ型バイパスコンデンサがプリント配線基板
の内部に埋設されており、その上方に半導体集積回路部
品が実装された構成を成しているでいる。すなわち、プ
リント配線基板の全面を半導体集積回路部品の実装に利
用し、高密度に実装し、かつ実装される各半導体集積回
路部品に対応して所要数のバイパスコンデンサも実装・
具備した構成を成している。したがって、ノイズの影響
も確実に除去され、常に良好な所要の特性を呈し、コン
パクト化ないし高密度化と相俟って害世上多くの利点を
もたらすものといえる。
置は、チップ型バイパスコンデンサがプリント配線基板
の内部に埋設されており、その上方に半導体集積回路部
品が実装された構成を成しているでいる。すなわち、プ
リント配線基板の全面を半導体集積回路部品の実装に利
用し、高密度に実装し、かつ実装される各半導体集積回
路部品に対応して所要数のバイパスコンデンサも実装・
具備した構成を成している。したがって、ノイズの影響
も確実に除去され、常に良好な所要の特性を呈し、コン
パクト化ないし高密度化と相俟って害世上多くの利点を
もたらすものといえる。
第１図は本発明に係るハイブリッド回路装置の要部構成
例を示す断面図、第２図は第１図に図示したハイブリッ
ド回路装置の構成におけるバイパスコンデンサの実装態
様を模式的に示す斜視図、第３図は従来のハイブリッド
回路装置の要部構成を示す斜視図である。 ２・・・・・・プリント配線基板 ５・・・・・・チップ型コンデンサ ５ａ・・・・・・チップ型コンデンサの電極端子６・・
・・・・半導体集積回路部品 ６ａ・・・・・・半導体集積回路部品のリード７・・・
・・・バイパスコンデンサ埋設用孔８ａ・・・・・・バ
イパスコンデンサ接続パターン８ｂ・・・・・・バイパ
スコンデンサ接続端子第１図 第２図 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 第３図
例を示す断面図、第２図は第１図に図示したハイブリッ
ド回路装置の構成におけるバイパスコンデンサの実装態
様を模式的に示す斜視図、第３図は従来のハイブリッド
回路装置の要部構成を示す斜視図である。 ２・・・・・・プリント配線基板 ５・・・・・・チップ型コンデンサ ５ａ・・・・・・チップ型コンデンサの電極端子６・・
・・・・半導体集積回路部品 ６ａ・・・・・・半導体集積回路部品のリード７・・・
・・・バイパスコンデンサ埋設用孔８ａ・・・・・・バ
イパスコンデンサ接続パターン８ｂ・・・・・・バイパ
スコンデンサ接続端子第１図 第２図 出願人 株式会社 東芝 代理人 弁理士 須 山 佐 第３図
Claims (1)
- 【特許請求の範囲】 内部または表面に回路パターンが形成されたプリント
配線基板と、このプリント配線基板の所定領域面に搭載
・実装された半導体集積回路部品およびこの半導体集積
回路部品へのノイズをバイパスするコンデンサとを具備
して成るハイブリッド回路装置において、 前記半導体集積回路部品が搭載・実装されたプリント配
線基板領域にノイズをバイパスするコンデンサを埋設・
内蔵させたことを特徴とするハイブリッド回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18701990A JPH0473992A (ja) | 1990-07-13 | 1990-07-13 | ハイブリッド回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18701990A JPH0473992A (ja) | 1990-07-13 | 1990-07-13 | ハイブリッド回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0473992A true JPH0473992A (ja) | 1992-03-09 |
Family
ID=16198776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18701990A Pending JPH0473992A (ja) | 1990-07-13 | 1990-07-13 | ハイブリッド回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0473992A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875100A (en) * | 1996-05-31 | 1999-02-23 | Nec Corporation | High-density mounting method and structure for electronic circuit board |
| US6043987A (en) * | 1997-08-25 | 2000-03-28 | Compaq Computer Corporation | Printed circuit board having a well structure accommodating one or more capacitor components |
-
1990
- 1990-07-13 JP JP18701990A patent/JPH0473992A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875100A (en) * | 1996-05-31 | 1999-02-23 | Nec Corporation | High-density mounting method and structure for electronic circuit board |
| US6043987A (en) * | 1997-08-25 | 2000-03-28 | Compaq Computer Corporation | Printed circuit board having a well structure accommodating one or more capacitor components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4530002A (en) | Connection lead arrangement for a semiconductor device | |
| US6521978B2 (en) | Shielding device and electrical structural part having a shielding device | |
| US4219882A (en) | Magnetic domain devices | |
| US5953213A (en) | Multichip module | |
| JPS62206776A (ja) | フイルタコネクタ | |
| US6364712B2 (en) | Filter device for at least one electrical line connectable externally to a housing | |
| JPH11243175A (ja) | 複合半導体装置 | |
| JPH0473992A (ja) | ハイブリッド回路装置 | |
| JPH02301182A (ja) | 薄型実装構造の回路基板 | |
| US6933805B1 (en) | High density capacitor filter bank with embedded faraday cage | |
| JPS60128643A (ja) | 集積回路周辺における電磁妨害および／または電磁ノイズ防止装置 | |
| JPH1197820A (ja) | 電磁シールド用導体パターンが形成された回路基板 | |
| JPH03272163A (ja) | 混成集積回路 | |
| JP2003068968A (ja) | 半導体集積回路装置 | |
| JPH0211834Y2 (ja) | ||
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPH01184984A (ja) | 電子回路装置 | |
| JPH02214195A (ja) | 電子部品の実装方法 | |
| JPH0793511B2 (ja) | 高密度回路モジュール | |
| JPS61278198A (ja) | 電子回路モジユ−ル | |
| JPH0590728A (ja) | 混成集積回路基板 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| JPH01217869A (ja) | 混成集積回路装置 | |
| KR19990026852U (ko) | 스택 패키지 | |
| JPH04283955A (ja) | 半導体装置 |