JPH03262302A - 高周波用基板 - Google Patents
高周波用基板Info
- Publication number
- JPH03262302A JPH03262302A JP6184590A JP6184590A JPH03262302A JP H03262302 A JPH03262302 A JP H03262302A JP 6184590 A JP6184590 A JP 6184590A JP 6184590 A JP6184590 A JP 6184590A JP H03262302 A JPH03262302 A JP H03262302A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- bare chip
- bonding wire
- recess
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 62
- 239000000758 substrate Substances 0.000 claims description 32
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 230000001939 inductive effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
- H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Waveguide Connection Structure (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、例えば周波数帯域が数ＧＨｚにわたるような
、広帯域増幅器用ＩＣなどのベアチップを実装するのに
好適な高周波用基板に関する。
、広帯域増幅器用ＩＣなどのベアチップを実装するのに
好適な高周波用基板に関する。
（従来の技術）
周波数帯域が数ＧＨｚにわたるような、広帯域増幅器用
ＩＣは、ＩＣパッケージの持つ浮遊容量や浮遊インダク
タンスなどの影響を受は昌く、回路特性を悪化させたり
発振などの問題を起こし易いことが知られている。その
ためＩＣパッケージを使用しないで、ベアのＩＣチップ
を直接基板に実装することが多くなっている。
ＩＣは、ＩＣパッケージの持つ浮遊容量や浮遊インダク
タンスなどの影響を受は昌く、回路特性を悪化させたり
発振などの問題を起こし易いことが知られている。その
ためＩＣパッケージを使用しないで、ベアのＩＣチップ
を直接基板に実装することが多くなっている。
第４図は従来の基板にベアチップを直接実装した様子を
示したものである。基板本体ｌは絶縁層２を間にしてそ
の両面に導体層３．４を形成したものであり、表面の導
体層３上にベアチップ５がマウントされ、ボンディング
ワイヤ６によってベアチップ５が、実装面の導体層３に
接続されている。
示したものである。基板本体ｌは絶縁層２を間にしてそ
の両面に導体層３．４を形成したものであり、表面の導
体層３上にベアチップ５がマウントされ、ボンディング
ワイヤ６によってベアチップ５が、実装面の導体層３に
接続されている。
なお、ベアチップ５をマウントしたパターン面は、回路
安定性を良くするために、スルーホールなどによってベ
タアース面を形成する裏面の導体層４に接続されること
が多い。
安定性を良くするために、スルーホールなどによってベ
タアース面を形成する裏面の導体層４に接続されること
が多い。
このようにベアチップ５を基板ｌに直接実装した場合に
は、ボンディングワイヤ６の長さが長くなり、そのイン
ダクタンス成分が無視できなくなり、その結果回路の特
性を悪化させることになっていた。
は、ボンディングワイヤ６の長さが長くなり、そのイン
ダクタンス成分が無視できなくなり、その結果回路の特
性を悪化させることになっていた。
このボンディングワイヤ６のインダクタンス成分や、Ｉ
Ｃチップ内のボンディングバットとＩＣのシリコン基板
間の浮遊容量などが、回路特性に与える影響について第
５図および第６図を参照して説明する。
Ｃチップ内のボンディングバットとＩＣのシリコン基板
間の浮遊容量などが、回路特性に与える影響について第
５図および第６図を参照して説明する。
第５図はベアチップ５の等測的な回路図を示したもので
、ＬｌおよびＬ２はボンディングワイヤ６のインダクタ
ンス成分、Ｃ１およびＣ２はＩＣチップ内のボンディン
グバットとＩＣのシリコン基板間の浮遊容量、ＲＬは負
荷インピーダンス、８は帯域無限大の増幅回路である。
、ＬｌおよびＬ２はボンディングワイヤ６のインダクタ
ンス成分、Ｃ１およびＣ２はＩＣチップ内のボンディン
グバットとＩＣのシリコン基板間の浮遊容量、ＲＬは負
荷インピーダンス、８は帯域無限大の増幅回路である。
このような回路において、Ｌ１＝Ｌ２−３．ＯｎＨまた
は１．５ｎＨＳＣ１−Ｃ２−０，６ｐＦまたは０．３９
Ｆとしたときの４通りの組み合わせについて、電圧利得
の周波数特性を計算すると、第６図に示すような結果と
なる。
は１．５ｎＨＳＣ１−Ｃ２−０，６ｐＦまたは０．３９
Ｆとしたときの４通りの組み合わせについて、電圧利得
の周波数特性を計算すると、第６図に示すような結果と
なる。
この結果から、たとえ増幅回路８の周波数帯域が無限大
であったとしても、Ｌｌ、Ｌ２およびＣ１、Ｃ２が有限
の値を持つ以上、全体としては帯域は４ＧＨｚに制限さ
れてしまうことがわかる。
であったとしても、Ｌｌ、Ｌ２およびＣ１、Ｃ２が有限
の値を持つ以上、全体としては帯域は４ＧＨｚに制限さ
れてしまうことがわかる。
また、ボンディングバットとＩＣのシリコン基板間の浮
遊容量Ｃ１、Ｃ２よりも、ボンディングワイヤ６のイン
ダクタンス成分Ｌ１、Ｌ２の方が帯域に与える影響が強
く、例えばＬｌ−Ｌ２−３．０ｎＨでは、帯域はおよそ
２ＧＨｚ程度になってしまうものであった。
遊容量Ｃ１、Ｃ２よりも、ボンディングワイヤ６のイン
ダクタンス成分Ｌ１、Ｌ２の方が帯域に与える影響が強
く、例えばＬｌ−Ｌ２−３．０ｎＨでは、帯域はおよそ
２ＧＨｚ程度になってしまうものであった。
（発明が解決しようとする課題）
上述のように、数ＧＨｚの帯域にわたる広帯域増幅回路
ＩＣでは、ボンディングワイヤのインダクタンス成分が
回路特性に与える影響は極めて大きく、第４図に示した
従来の基板１にベアのＩＣチップ５を実装させた場合に
は、基板のパターン面とＩＣチップを接続するボンディ
ングワイヤの長さが長くなり、そのためボンディングワ
イヤのインダクタンス成分が大きくなって、広帯域増幅
回路ＩＣの回路特性を悪化させてしまうという問題があ
った。
ＩＣでは、ボンディングワイヤのインダクタンス成分が
回路特性に与える影響は極めて大きく、第４図に示した
従来の基板１にベアのＩＣチップ５を実装させた場合に
は、基板のパターン面とＩＣチップを接続するボンディ
ングワイヤの長さが長くなり、そのためボンディングワ
イヤのインダクタンス成分が大きくなって、広帯域増幅
回路ＩＣの回路特性を悪化させてしまうという問題があ
った。
そこで本発明は、ボンディングワイヤの長さを短くして
、インダクタンス成分を小さくすることの可能な、高周
波用として好適な基板を提供することを目的とする。
、インダクタンス成分を小さくすることの可能な、高周
波用として好適な基板を提供することを目的とする。
［発明の構成］
（課題を解決するための手段）
この発明による高周波用基板は、絶縁層を間にしてその
両面に導体層を形成した基板本体に、ベアチップを載置
するための所望の面積の凹部を形成し、この凹部の底面
が所望の深さとなるように新たな導体層を充填せしめ、
この新たな導体層が前記基板本体の裏面の導体層に電気
的に接続されたことを特徴とする。
両面に導体層を形成した基板本体に、ベアチップを載置
するための所望の面積の凹部を形成し、この凹部の底面
が所望の深さとなるように新たな導体層を充填せしめ、
この新たな導体層が前記基板本体の裏面の導体層に電気
的に接続されたことを特徴とする。
またこの発明による高周波用基板は、絶縁層を間にして
その両面に導体層を形成した基板本体に、ベアチップを
載置するための所望の面積と所望の深さの凹部を形成し
、この凹部の底面に新たな導体層を形成せしめ、この新
たな導体層を前記基板本体の裏面の導体層にスルーホー
ルにより電気的に接続したことを特徴とする。
その両面に導体層を形成した基板本体に、ベアチップを
載置するための所望の面積と所望の深さの凹部を形成し
、この凹部の底面に新たな導体層を形成せしめ、この新
たな導体層を前記基板本体の裏面の導体層にスルーホー
ルにより電気的に接続したことを特徴とする。
さらにこの発明による高周波用基板は、基板本体がｎ
（ｎは３以上の整数）個の導体層を有する多層構造の基
板からなり、ベアチップを載置するための凹部を所望の
面積でｊ （ｊは２以上でｎ以下の整数）番目の導体層
までの深さとし、このｊ番目の導体層を前記基板本体の
裏面の導体層にスルーホールにより電気的に接続したこ
とを特徴とする。
（ｎは３以上の整数）個の導体層を有する多層構造の基
板からなり、ベアチップを載置するための凹部を所望の
面積でｊ （ｊは２以上でｎ以下の整数）番目の導体層
までの深さとし、このｊ番目の導体層を前記基板本体の
裏面の導体層にスルーホールにより電気的に接続したこ
とを特徴とする。
（作 用）
上記の手段によれば、ベアチップと実装面の導体層との
接続距離が短縮されるため、ボンディングワイヤの長さ
が短くなり、それによってインダクタンス成分を小さく
できるので、回路特性への影響を軽減することができる
。
接続距離が短縮されるため、ボンディングワイヤの長さ
が短くなり、それによってインダクタンス成分を小さく
できるので、回路特性への影響を軽減することができる
。
（実施例）
以下本発明の実施例を第１図ないし第３図を参照して詳
細に説明する。
細に説明する。
第１図は、本発明の第１の実施例を示したものである。
基板本体１１は絶縁層１２を間にしてその両面に導体層
１３．１４を形成したものである。このような基板本体
１１に、ベアチップ５が収まるような凹部１５を、表面
の導体層１３上から裏面の導体層１４に達するように形
成し、この凹部１５がベアチップ５を載置するのに適切
な深さとなるように、新たな導体層１６を充填させる。
１３．１４を形成したものである。このような基板本体
１１に、ベアチップ５が収まるような凹部１５を、表面
の導体層１３上から裏面の導体層１４に達するように形
成し、この凹部１５がベアチップ５を載置するのに適切
な深さとなるように、新たな導体層１６を充填させる。
従って、新たな導体層１６は基板本体１１の裏面の導体
層１４に接触している。
層１４に接触している。
このように形成した基板本体１１の凹部１５にベアチッ
プ５をマウントして、ボンディングワイヤ６によって実
装面の導体層１３に接続する。従ってベアチップ５の表
面と基板本体１１の表面の導体層１３とがほぼ同じ高さ
となり、マウントしたベアチップ５をパターン面に接続
するためのボンディングワイヤ６の長さを短くすること
ができる。そのため、ボンディングワイヤのインダクタ
ンス成分か小さくなるので、回路特性への影響を軽減す
ることができる。
プ５をマウントして、ボンディングワイヤ６によって実
装面の導体層１３に接続する。従ってベアチップ５の表
面と基板本体１１の表面の導体層１３とがほぼ同じ高さ
となり、マウントしたベアチップ５をパターン面に接続
するためのボンディングワイヤ６の長さを短くすること
ができる。そのため、ボンディングワイヤのインダクタ
ンス成分か小さくなるので、回路特性への影響を軽減す
ることができる。
また、ベアチップ５の底面は、ベアチップ内の最低電位
と同電位であることが多いので、本発明の構成とするこ
とによって、ベアチップ５の最低電位が裏面の導体層１
４と接続されることとなって、回路安定性を非常に良く
することができる。さらに、新たな導体層１６を設けて
ここにベアチップ５を載置しているので、放熱効果が向
上するとともに、絶縁層１２を厚くすることができて、
表面の導体層１３と裏面の導体層１４との間に形成され
る浮遊容量の値を小さくすることが可能となる。
と同電位であることが多いので、本発明の構成とするこ
とによって、ベアチップ５の最低電位が裏面の導体層１
４と接続されることとなって、回路安定性を非常に良く
することができる。さらに、新たな導体層１６を設けて
ここにベアチップ５を載置しているので、放熱効果が向
上するとともに、絶縁層１２を厚くすることができて、
表面の導体層１３と裏面の導体層１４との間に形成され
る浮遊容量の値を小さくすることが可能となる。
次に本発明の第２の実施例を第２図を参照して説明する
。なおこの図において第１図と同一部分には同一符号を
付して示しであるのでその部分の説明は省略する。
。なおこの図において第１図と同一部分には同一符号を
付して示しであるのでその部分の説明は省略する。
この実施例では、ベアチップ５を収める凹部１５を、表
面の導体層１３上からベアチップ５を載置するのに適切
な深さまで絶縁層１２を切り欠くものとし、凹部１５の
底面のベアチップ５をマウントする箇所に、導体層１７
をメツキによって形成して、この導体層１７をスルーホ
ール１８によって裏面の導体層１４のベタアース面に接
続したものである。
面の導体層１３上からベアチップ５を載置するのに適切
な深さまで絶縁層１２を切り欠くものとし、凹部１５の
底面のベアチップ５をマウントする箇所に、導体層１７
をメツキによって形成して、この導体層１７をスルーホ
ール１８によって裏面の導体層１４のベタアース面に接
続したものである。
このような構成でも第１の実施例と同様に、ベアチップ
５をパターン面に接続するためのボンディングワイヤ６
の長さを短くすることができ、ボンディングワイヤのイ
ンダクタンス成分が小さくなって、回路特性への影響が
軽減されるし、ベアチップ５をマウントする導体層１７
がスルーホール１８によって裏面の導体層１４と接続さ
れるので、回路安定性を高めることができる。
５をパターン面に接続するためのボンディングワイヤ６
の長さを短くすることができ、ボンディングワイヤのイ
ンダクタンス成分が小さくなって、回路特性への影響が
軽減されるし、ベアチップ５をマウントする導体層１７
がスルーホール１８によって裏面の導体層１４と接続さ
れるので、回路安定性を高めることができる。
第３図は本発明の第３の実施例を示したものである。
この実施例は第１、第２の実施例と異なり、基板本体２
１として、両面の導体層２３．２４の間に新たな導体層
２５を設けた多層構造の基板が使用されている。２２は
絶縁層である。この基板本体２１の導体層はｎ層（ｎは
３以上の整数）から成り、ベアチップ５を収める四部１
５を、表面の導体層２３上からベアチップ５を載置する
のに適切な深さとなるようｊ−１層（ｊは２以上でｎ以
下の整数）までの絶縁層を切り欠くものとし、ｊ番目の
導体層にベアチップ５をマウントして、この導体層２５
をスルーホール２８によって裏面の導体層２４のベタア
ース面に接続したものである。
１として、両面の導体層２３．２４の間に新たな導体層
２５を設けた多層構造の基板が使用されている。２２は
絶縁層である。この基板本体２１の導体層はｎ層（ｎは
３以上の整数）から成り、ベアチップ５を収める四部１
５を、表面の導体層２３上からベアチップ５を載置する
のに適切な深さとなるようｊ−１層（ｊは２以上でｎ以
下の整数）までの絶縁層を切り欠くものとし、ｊ番目の
導体層にベアチップ５をマウントして、この導体層２５
をスルーホール２８によって裏面の導体層２４のベタア
ース面に接続したものである。
このような構成でも第１、第２の実施例と同様に、ベア
チップ５をパターン面に接続するためのボンディングワ
イヤ６の長さを短くすることができ、ボンディングワイ
ヤのインダクタンス成分が小さくなって、回路特性への
影響が軽減されるし、ベアチップ５をマウントする導体
層２５がスルーホール２８によって裏面の導体層１４と
接続されるので、回路安定性を高めることができる。
チップ５をパターン面に接続するためのボンディングワ
イヤ６の長さを短くすることができ、ボンディングワイ
ヤのインダクタンス成分が小さくなって、回路特性への
影響が軽減されるし、ベアチップ５をマウントする導体
層２５がスルーホール２８によって裏面の導体層１４と
接続されるので、回路安定性を高めることができる。
なお、本発明は、上述の実施例に限定されることなく要
旨を逸脱しない範囲内で種々変形して実施できることは
言うまでもない。
旨を逸脱しない範囲内で種々変形して実施できることは
言うまでもない。
［発明の効果］
以上詳述したように本発明の基板を使用することにより
、ボンディングワイヤの長さを短くすることができるの
で、ボンディングワイヤのインダクタンス成分を小さく
することができ、回路特性への影響を軽減することがで
きる。また、ベアチップの底面と基板裏面の導体層とが
接続されるので、電源ラインの低インピーダンス化が図
られ、回路安定性を向上することができる。
、ボンディングワイヤの長さを短くすることができるの
で、ボンディングワイヤのインダクタンス成分を小さく
することができ、回路特性への影響を軽減することがで
きる。また、ベアチップの底面と基板裏面の導体層とが
接続されるので、電源ラインの低インピーダンス化が図
られ、回路安定性を向上することができる。
第１図は本発明に係る高周波用基板の一実施例を示した
断面図、第２図は本発明の第２の実施例の断面図、第３
図は本発明の第３の実施例の断面図、第４図は従来の基
板を示した断面図、第５図はベアチップの等測的な回路
図、第６図は第５図に示した回路の周波数特性図である
。 ５・・・ベアチップ、 ６・・・ボンディングワイヤ、 １１・・・基板本体、 １２・・・絶縁層、５
：へ゛アチ・リゾ １１：基板本体 １２；絶縁層 第 図 第 図 １６・・・導体層、 １５・・・・・・凹部。
断面図、第２図は本発明の第２の実施例の断面図、第３
図は本発明の第３の実施例の断面図、第４図は従来の基
板を示した断面図、第５図はベアチップの等測的な回路
図、第６図は第５図に示した回路の周波数特性図である
。 ５・・・ベアチップ、 ６・・・ボンディングワイヤ、 １１・・・基板本体、 １２・・・絶縁層、５
：へ゛アチ・リゾ １１：基板本体 １２；絶縁層 第 図 第 図 １６・・・導体層、 １５・・・・・・凹部。
Claims (3)
- （１）絶縁層を間にしてその両面に導体層を形成した基
板本体に、ベアチップを載置するための所望の面積の凹
部を形成し、この凹部の底面が所望の深さとなるように
新たな導体層を充填せしめ、この新たな導体層が前記基
板本体の裏面の導体層に電気的に接続されたことを特徴
とする高周波用基板。 - （２）絶縁層を間にしてその両面に導体層を形成した基
板本体に、ベアチップを載置するための所望の面積と所
望の深さの凹部を形成し、この凹部の底面に新たな導体
層を形成せしめ、この新たな導体層を前記基板本体の裏
面の導体層にスルーホールにより電気的に接続したこと
を特徴とする高周波用基板。 - （３）請求項２記載の基板本体がｎ（ｎは３以上の整数
）個の導体層を有する多層構造の基板からなり、ベアチ
ップを載置するための凹部を所望の面積でｊ（ｊは２以
上でｎ以下の整数）番目の導体層までの深さとし、この
ｊ番目の導体層を前記基板本体の裏面の導体層にスルー
ホールにより電気的に接続したことを特徴とする高周波
用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184590A JPH03262302A (ja) | 1990-03-13 | 1990-03-13 | 高周波用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6184590A JPH03262302A (ja) | 1990-03-13 | 1990-03-13 | 高周波用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03262302A true JPH03262302A (ja) | 1991-11-22 |
Family
ID=13182833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6184590A Pending JPH03262302A (ja) | 1990-03-13 | 1990-03-13 | 高周波用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03262302A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875100A (en) * | 1996-05-31 | 1999-02-23 | Nec Corporation | High-density mounting method and structure for electronic circuit board |
| WO1999062135A1 (en) * | 1998-05-26 | 1999-12-02 | Circuit Components Incorporated | Wideband rf port structure using coplanar waveguide and bga i/o |
| US6414387B1 (en) | 1999-09-20 | 2002-07-02 | Sharp Kabushiki Kaisha | Semiconductor device including a chip having high-frequency circuit blocks |
| US6492667B2 (en) | 1999-04-23 | 2002-12-10 | Sharp Kabushiki Kaisha | Radio frequency semiconductor apparatus |
-
1990
- 1990-03-13 JP JP6184590A patent/JPH03262302A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5875100A (en) * | 1996-05-31 | 1999-02-23 | Nec Corporation | High-density mounting method and structure for electronic circuit board |
| WO1999062135A1 (en) * | 1998-05-26 | 1999-12-02 | Circuit Components Incorporated | Wideband rf port structure using coplanar waveguide and bga i/o |
| US6215377B1 (en) * | 1998-05-26 | 2001-04-10 | Microsubstrates Corporation | Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format |
| US6492667B2 (en) | 1999-04-23 | 2002-12-10 | Sharp Kabushiki Kaisha | Radio frequency semiconductor apparatus |
| US6414387B1 (en) | 1999-09-20 | 2002-07-02 | Sharp Kabushiki Kaisha | Semiconductor device including a chip having high-frequency circuit blocks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7355491B2 (en) | Interconnecting a port of a microwave circuit package and a microwave component mounted in the microwave circuit package | |
| US5677570A (en) | Semiconductor integrated circuit devices for high-speed or high frequency | |
| JP2001168234A (ja) | 半導体チップ用の接地平面 | |
| JPH0786460A (ja) | 半導体装置 | |
| JPH07297609A (ja) | 半導体装置 | |
| JPH03262302A (ja) | 高周波用基板 | |
| US6859352B1 (en) | Capacitor sheet | |
| JP2000004071A (ja) | 電子回路ユニット | |
| US5469107A (en) | Microwave amplifier | |
| JP2001352000A (ja) | インターポーザを使用した高周波用半導体装置 | |
| JP3116782B2 (ja) | 誘導相殺コンデンサを備えた回路基板 | |
| JPS634662A (ja) | 電子回路装置 | |
| JPH03283641A (ja) | セラミックパッケージ | |
| JPS6364081B2 (ja) | ||
| JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
| JPH1051181A (ja) | 電子装置パッケ−ジ | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JPS5861652A (ja) | 半導体装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JP2596365B2 (ja) | チップコンデンサ | |
| JP2917629B2 (ja) | バイパス回路 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH04320041A (ja) | 厚膜混成集積回路 | |
| JPS60142546A (ja) | 半導体集積回路用パツケ−ジ |