JPH1051181A - 電子装置パッケ−ジ - Google Patents
電子装置パッケ−ジInfo
- Publication number
- JPH1051181A JPH1051181A JP8199967A JP19996796A JPH1051181A JP H1051181 A JPH1051181 A JP H1051181A JP 8199967 A JP8199967 A JP 8199967A JP 19996796 A JP19996796 A JP 19996796A JP H1051181 A JPH1051181 A JP H1051181A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- device package
- exposed portion
- conductor
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 非冷却型半導体レーザーモジュールの変調歪
およびＣＮＲの温度特性を、Ｉ‐Ｌ曲線により選別す
る。 【解決手段】 Ｉ‐Ｌ曲線の微分波形であるＩ‐ｄＬ／
ｄＩ曲線の温度特性を測定し、それぞれのＩ‐ｄＬ／ｄ
Ｉ曲線を直線近似する。各温度において、しきい電流値
近傍から動作電流値およびキンクによるｄＬ／ｄＩの変
化を定量化する（それそれ飽和量およびキンク量と定義
する）。事前に、キンク量と二次相互歪（ＩＭＤ２）の
関係を実験的に求めておく。飽和量についても同様の関
係を求めておく。所望のＩＭＤ２を満たすように、それ
それの温度での飽和量およびキンク量の選別基準を決定
する。各温度で選別基準を満たすモジュールを選ぶこと
により、各温度で所望のＩＭＤ２を満足するモジュール
を選び出すことができる。ＣＮＲについても、同様の方
法により選別する。
およびＣＮＲの温度特性を、Ｉ‐Ｌ曲線により選別す
る。 【解決手段】 Ｉ‐Ｌ曲線の微分波形であるＩ‐ｄＬ／
ｄＩ曲線の温度特性を測定し、それぞれのＩ‐ｄＬ／ｄ
Ｉ曲線を直線近似する。各温度において、しきい電流値
近傍から動作電流値およびキンクによるｄＬ／ｄＩの変
化を定量化する（それそれ飽和量およびキンク量と定義
する）。事前に、キンク量と二次相互歪（ＩＭＤ２）の
関係を実験的に求めておく。飽和量についても同様の関
係を求めておく。所望のＩＭＤ２を満たすように、それ
それの温度での飽和量およびキンク量の選別基準を決定
する。各温度で選別基準を満たすモジュールを選ぶこと
により、各温度で所望のＩＭＤ２を満足するモジュール
を選び出すことができる。ＣＮＲについても、同様の方
法により選別する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子装置パッケ−
ジに関し、特に電磁波シ−ルド構造の電子装置パッケ−
ジに関する。
ジに関し、特に電磁波シ−ルド構造の電子装置パッケ−
ジに関する。
【０００２】
【従来の技術】従来の電磁波シ−ルド構造の電子装置パ
ッケ−ジは、一般的にパッケ−ジの上面においては金属
板等のシ−ルド手段によりシ−ルドが施されるが、側面
においてはシ−ルド手段で覆われない部分が大きく生じ
ていた（例えば、特開平2−14554号公報に記載の「シ−
ルド付ＩＣパッケ−ジ」参照）。しかし、近年、多くの
用途で電子回路の高周波化、高感度化が進んだことによ
り、更に厳密に電子装置パッケ−ジをシ−ルドすること
が必要になってきた。
ッケ−ジは、一般的にパッケ−ジの上面においては金属
板等のシ−ルド手段によりシ−ルドが施されるが、側面
においてはシ−ルド手段で覆われない部分が大きく生じ
ていた（例えば、特開平2−14554号公報に記載の「シ−
ルド付ＩＣパッケ−ジ」参照）。しかし、近年、多くの
用途で電子回路の高周波化、高感度化が進んだことによ
り、更に厳密に電子装置パッケ−ジをシ−ルドすること
が必要になってきた。
【０００３】ここで、従来の電子装置パッケ−ジ(パッ
ケ−ジ側面の多くをシ−ルドするようにした 従来の電
子装置パッケ−ジ)について、図７および図８を参照し
て説明する。なお、図７ は、パッケ−ジ側面の多くを
シ−ルドするようにした従来の電子装置パッケ−ジの構
成を示す図であって、(Ａ)は、その外観斜視図、(Ｂ)は
(Ａ)のＡ−Ａ断面図、(Ｃ)は(Ａ)のＢ−Ｂ断面図であ
る。また、図８は、図７の従来の電子装置パッケ−ジの
製造法を説明するための図であって、(Ａ)は、図７の従
来の電子装置パッケ−ジを製造するための配線基板の編
集体の平面図、(Ｂ)はこの編集体を分割した個片の斜視
図である。
ケ−ジ側面の多くをシ−ルドするようにした 従来の電
子装置パッケ−ジ)について、図７および図８を参照し
て説明する。なお、図７ は、パッケ−ジ側面の多くを
シ−ルドするようにした従来の電子装置パッケ−ジの構
成を示す図であって、(Ａ)は、その外観斜視図、(Ｂ)は
(Ａ)のＡ−Ａ断面図、(Ｃ)は(Ａ)のＢ−Ｂ断面図であ
る。また、図８は、図７の従来の電子装置パッケ−ジの
製造法を説明するための図であって、(Ａ)は、図７の従
来の電子装置パッケ−ジを製造するための配線基板の編
集体の平面図、(Ｂ)はこの編集体を分割した個片の斜視
図である。
【０００４】従来の電子装置パッケ−ジは、図７(Ａ)〜
(Ｃ)に示すように、配線基板１上に半導体素子７等の電
子部品を実装し、上面および側面を上面シ−ルド導体５
および側面シ−ルド導体２で覆ったものである。また、
図中４は、上面シ−ルド導体５および側面シ−ルド導体
２で覆われていない露出部分，８は電極，９は配線，１
０は接続穴，１１は電子部品収納部，１２はボンディン
グワイヤである。
(Ｃ)に示すように、配線基板１上に半導体素子７等の電
子部品を実装し、上面および側面を上面シ−ルド導体５
および側面シ−ルド導体２で覆ったものである。また、
図中４は、上面シ−ルド導体５および側面シ−ルド導体
２で覆われていない露出部分，８は電極，９は配線，１
０は接続穴，１１は電子部品収納部，１２はボンディン
グワイヤである。
【０００５】この電子装置パッケ−ジを製造するに当た
っては、効率良く、低コストに製造するため、一般的に
は図８(Ａ)に示すように、配線基板１を、複数の連結部
１４で連結した編集体１５として構成し、電子部品の実
装およびシ−ルド導体形成後、最終的に図８(Ｂ)に示す
ように、連結部１４から切断分割して［図８(Ｂ)の“点
線部”参照］、前掲の図７に示した電子装置パッケ−ジ
個片を得ている。このため、パッケ−ジの四隅の切断面
が、シ−ルド導体で覆われない露出部分４［図７(Ａ)参
照］として残る構造のものであった。
っては、効率良く、低コストに製造するため、一般的に
は図８(Ａ)に示すように、配線基板１を、複数の連結部
１４で連結した編集体１５として構成し、電子部品の実
装およびシ−ルド導体形成後、最終的に図８(Ｂ)に示す
ように、連結部１４から切断分割して［図８(Ｂ)の“点
線部”参照］、前掲の図７に示した電子装置パッケ−ジ
個片を得ている。このため、パッケ−ジの四隅の切断面
が、シ−ルド導体で覆われない露出部分４［図７(Ａ)参
照］として残る構造のものであった。
【０００６】
【発明が解決しようとする課題】このように従来の電子
装置パッケ−ジでは、露出部分４に対してシ−ルドを行
っていないので、パッケ−ジ内部からの内部回路動作に
伴う電磁波の漏れが大きくなり、周囲の電子回路にノイ
ズを発生させる等の悪影響を与える可能性があった。
装置パッケ−ジでは、露出部分４に対してシ−ルドを行
っていないので、パッケ−ジ内部からの内部回路動作に
伴う電磁波の漏れが大きくなり、周囲の電子回路にノイ
ズを発生させる等の悪影響を与える可能性があった。
【０００７】また、この露出部分４の表面にシ−ルドを
形成しようとした場合、その形成をパッケ−ジ個片単位
で行わなくてはならない上、３次元的配置にある各露出
部分４にシールドを施す必要があるため、効率が悪く、
コスト高になるという問題点があった。
形成しようとした場合、その形成をパッケ−ジ個片単位
で行わなくてはならない上、３次元的配置にある各露出
部分４にシールドを施す必要があるため、効率が悪く、
コスト高になるという問題点があった。
【０００８】本発明は、上記事情を考慮し、シ−ルドさ
れていない側面の露出部分を、安価に確実にシールドす
ることができ、その結果、周囲の回路への悪影響を防止
し、高性能化を実現し得る電子装置パッケ−ジを提供す
ることを目的とする。
れていない側面の露出部分を、安価に確実にシールドす
ることができ、その結果、周囲の回路への悪影響を防止
し、高性能化を実現し得る電子装置パッケ−ジを提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明の電子装置パッケ
−ジでは、シ−ルドされていない側面の露出部分の内側
近傍に、配線基板の表面から裏面に通ずる筒状または柱
状の導体を設けること(請求項１)、または、内層導体を
設けること(請求項２)、あるいは、その両方を設けるこ
と(請求項３)を特徴とし、そして、これら導体を接地ま
たは固定された電位に接続することにより、露出部分に
対するシ−ルドを形成している。
−ジでは、シ−ルドされていない側面の露出部分の内側
近傍に、配線基板の表面から裏面に通ずる筒状または柱
状の導体を設けること(請求項１)、または、内層導体を
設けること(請求項２)、あるいは、その両方を設けるこ
と(請求項３)を特徴とし、そして、これら導体を接地ま
たは固定された電位に接続することにより、露出部分に
対するシ−ルドを形成している。
【００１０】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。図１は、本発明の第１実施形態の電
子装置パッケ−ジの構成を説明する図であって、そのう
ち(Ａ)は、電子装置パッケ−ジの四隅に生じた“側面シ
−ルド導体２によりシ−ルドされていない露出部分４”
の周辺の配線基板１の構成を示し、(Ｂ)は、この電子装
置パッケ−ジの露出部分４を含んだ縦断面を示してい
る。
参照して説明する。図１は、本発明の第１実施形態の電
子装置パッケ−ジの構成を説明する図であって、そのう
ち(Ａ)は、電子装置パッケ−ジの四隅に生じた“側面シ
−ルド導体２によりシ−ルドされていない露出部分４”
の周辺の配線基板１の構成を示し、(Ｂ)は、この電子装
置パッケ−ジの露出部分４を含んだ縦断面を示してい
る。
【００１１】この実施形態の電子装置パッケ−ジを得る
場合は次のように製造する。まず、配線基板１は、前述
のように複数が連結された編集体として構成され、ガラ
ス−エポキシプリント配線板等で形成する。配線基板１
の製造は、プリント配線板製造における一般的方法によ
り行うが、接続穴１０の形成と同時に、側面シ−ルド導
体２でシ−ルドされていない露出部分４となる部分の内
側近傍、例えば分割切断する位置から0.5〜2ｍｍ程度内
側に、0.3〜1.5ｍｍ径の貫通穴３を設け、その貫通穴３
の内部に、10〜100μｍ厚の円筒状の内面導体６を形成
する。
場合は次のように製造する。まず、配線基板１は、前述
のように複数が連結された編集体として構成され、ガラ
ス−エポキシプリント配線板等で形成する。配線基板１
の製造は、プリント配線板製造における一般的方法によ
り行うが、接続穴１０の形成と同時に、側面シ−ルド導
体２でシ−ルドされていない露出部分４となる部分の内
側近傍、例えば分割切断する位置から0.5〜2ｍｍ程度内
側に、0.3〜1.5ｍｍ径の貫通穴３を設け、その貫通穴３
の内部に、10〜100μｍ厚の円筒状の内面導体６を形成
する。
【００１２】また、この時、編集体の外形を形成してお
けば、側面シ−ルド導体２も同時に配線基板１の表面に
形成することができる。こうして得た編集体としての配
線基板１に、半導体素子７等の電子部品を実装し、上面
シ−ルド導体５を金属板や導体ペ−スト材料により形成
し、その後、個片に分割して本電子装置パッケ−ジを得
る。
けば、側面シ−ルド導体２も同時に配線基板１の表面に
形成することができる。こうして得た編集体としての配
線基板１に、半導体素子７等の電子部品を実装し、上面
シ−ルド導体５を金属板や導体ペ−スト材料により形成
し、その後、個片に分割して本電子装置パッケ−ジを得
る。
【００１３】なお、配線基板１に切削加工等により設け
られた電子部品収納部１１の凹部は有っても良いし、特
に無くて、平坦な配線基板１の上面に電子部品を実装す
る構造でも良い。また、側面シ−ルド導体２は、上面シ
−ルド導体５と連続して、金属ケ−ス様のものを配線基
板１上に被せることによって形成しても良い。
られた電子部品収納部１１の凹部は有っても良いし、特
に無くて、平坦な配線基板１の上面に電子部品を実装す
る構造でも良い。また、側面シ−ルド導体２は、上面シ
−ルド導体５と連続して、金属ケ−ス様のものを配線基
板１上に被せることによって形成しても良い。
【００１４】こうして得られた電子装置パッケ−ジは、
これ自体を電子部品として更に実装基板に組み付けて使
用する。この電子装置パッケ−ジの下面から漏れる電磁
波に対しては、実装基板側で対策をとることができる。
パッケ−ジの露出部分４からの電磁波の漏れについて
は、貫通穴３の内部の内面導体６を、電気的に接地また
は固定された電位に接続することにより、従来に比べて
かなり小さくすることができる。この場合、特に効果を
上げるには、配線９からみて露出部分４をできるだけ覆
い隠すように内面導体６を設けるのが良く、そのように
貫通穴３の径や位置を定めることが好ましい。
これ自体を電子部品として更に実装基板に組み付けて使
用する。この電子装置パッケ−ジの下面から漏れる電磁
波に対しては、実装基板側で対策をとることができる。
パッケ−ジの露出部分４からの電磁波の漏れについて
は、貫通穴３の内部の内面導体６を、電気的に接地また
は固定された電位に接続することにより、従来に比べて
かなり小さくすることができる。この場合、特に効果を
上げるには、配線９からみて露出部分４をできるだけ覆
い隠すように内面導体６を設けるのが良く、そのように
貫通穴３の径や位置を定めることが好ましい。
【００１５】また、図２の第２実施形態のように、貫通
穴３を複数設けて、それぞれに内面導体を設けるように
したり、図３の第３実施形態のように、貫通孔３を長穴
として、その内部に内面導体を設けるようにするのも効
果的である。
穴３を複数設けて、それぞれに内面導体を設けるように
したり、図３の第３実施形態のように、貫通孔３を長穴
として、その内部に内面導体を設けるようにするのも効
果的である。
【００１６】図４は本発明の第４実施形態における要部
斜視図である。この実施形態では、金属ケ−ス１６で上
面シ−ルド導体５および側面シ−ルド導体２を形成して
おり、露出部分４の内側近傍に設けた長穴状の貫通穴３
に、金属ケ−ス１６の一部に延設した金属柱体(柱状導
体)１７を挿入することにより、露出部分４に対するシ
−ルドとしている。
斜視図である。この実施形態では、金属ケ−ス１６で上
面シ−ルド導体５および側面シ−ルド導体２を形成して
おり、露出部分４の内側近傍に設けた長穴状の貫通穴３
に、金属ケ−ス１６の一部に延設した金属柱体(柱状導
体)１７を挿入することにより、露出部分４に対するシ
−ルドとしている。
【００１７】図５は本発明の第５実施形態の電子装置パ
ッケ−ジの構成図であって、(Ａ)は電子装置パッケ−ジ
の四隅に生じた側面シ−ルド導体２でシ−ルドされてい
ない露出部分４の周辺の配線基板１の構成を示し、(Ｂ)
はこの電子装置パッケ−ジの露出部分４を含んだ縦断面
を示している。この実施形態では、露出部分４の近傍の
内層配線部分に内層導体１３を設けている。この内層導
体１３は、電気的に接地または固定電位に接続されるこ
とにより、この電子装置パッケ−ジ内の電磁波を吸収し
て、露出部分４からの電磁波の漏れを減じる。この場合
の内層導体１３は、できるだけ広く、またできるだけ多
層にして密に設けるのが良い。
ッケ−ジの構成図であって、(Ａ)は電子装置パッケ−ジ
の四隅に生じた側面シ−ルド導体２でシ−ルドされてい
ない露出部分４の周辺の配線基板１の構成を示し、(Ｂ)
はこの電子装置パッケ−ジの露出部分４を含んだ縦断面
を示している。この実施形態では、露出部分４の近傍の
内層配線部分に内層導体１３を設けている。この内層導
体１３は、電気的に接地または固定電位に接続されるこ
とにより、この電子装置パッケ−ジ内の電磁波を吸収し
て、露出部分４からの電磁波の漏れを減じる。この場合
の内層導体１３は、できるだけ広く、またできるだけ多
層にして密に設けるのが良い。
【００１８】図６は本発明の第６実施形態の電子装置パ
ッケ−ジの構成図であって、(Ａ)は電子装置パッケ−ジ
の四隅に生じた側面シ−ルド導体２でシ−ルドされてい
ない露出部分４の周辺の配線基板１の構成を示し、(Ｂ)
はこの電子装置パッケ−ジの露出部分４を含んだ縦断面
を示している。この実施形態では、露出部分４の近傍
に、貫通穴３内の内面導体６と、内層導体１３とを複合
的に設けている。この例によれば、より一層、露出部分
４からの電磁波の漏れを防ぐことができる。
ッケ−ジの構成図であって、(Ａ)は電子装置パッケ−ジ
の四隅に生じた側面シ−ルド導体２でシ−ルドされてい
ない露出部分４の周辺の配線基板１の構成を示し、(Ｂ)
はこの電子装置パッケ−ジの露出部分４を含んだ縦断面
を示している。この実施形態では、露出部分４の近傍
に、貫通穴３内の内面導体６と、内層導体１３とを複合
的に設けている。この例によれば、より一層、露出部分
４からの電磁波の漏れを防ぐことができる。
【００１９】このような構造にする場合でも、従来と同
じ工程内で製造することができる。従って、従来品と比
べて、配線基板１の製造費用の増加はほとんど無く、電
子装置パッケ−ジの組立てコストも変わらない。
じ工程内で製造することができる。従って、従来品と比
べて、配線基板１の製造費用の増加はほとんど無く、電
子装置パッケ−ジの組立てコストも変わらない。
【００２０】
【発明の効果】以上説明したように、本発明は、シ−ル
ドされていない側面の露出部分の内側近傍に、配線基板
の表面から裏面に通ずる筒状または柱状の導体または内
層導体、あるいは、その両方を設け、それら導体を接地
または固定された電位に接続して露出部分に対するシ−
ルドとしたので、安価に、漏出する電磁波を大きく減少
させ、周囲の回路への悪影響を防止し、高性能な電子機
器を実現できるという効果を有する。
ドされていない側面の露出部分の内側近傍に、配線基板
の表面から裏面に通ずる筒状または柱状の導体または内
層導体、あるいは、その両方を設け、それら導体を接地
または固定された電位に接続して露出部分に対するシ−
ルドとしたので、安価に、漏出する電磁波を大きく減少
させ、周囲の回路への悪影響を防止し、高性能な電子機
器を実現できるという効果を有する。
【図１】本発明の第１実施形態の構成図で、(Ａ)は、露
出部分の近傍の配線基板の構成を示す部分斜視図、(Ｂ)
は、同露出部分を含んだ電子装置パッケ−ジの縦断面図
である。
出部分の近傍の配線基板の構成を示す部分斜視図、(Ｂ)
は、同露出部分を含んだ電子装置パッケ−ジの縦断面図
である。
【図２】本発明の第２実施形態の露出部分の近傍の配線
基板の構成を示す部分斜視図である。
基板の構成を示す部分斜視図である。
【図３】本発明の第３実施形態の露出部分の近傍の配線
基板の構成を示す部分斜視図である。
基板の構成を示す部分斜視図である。
【図４】本発明の第４実施形態の露出部分の近傍の配線
基板とシールドの構成を示す部分斜視図である。
基板とシールドの構成を示す部分斜視図である。
【図５】本発明の第５実施形態の構成図で、(Ａ)は、露
出部分の近傍の配線基板の構成を示す部分斜視図、(Ｂ)
は、同露出部分を含んだ電子装置パッケ−ジの縦断面図
である。
出部分の近傍の配線基板の構成を示す部分斜視図、(Ｂ)
は、同露出部分を含んだ電子装置パッケ−ジの縦断面図
である。
【図６】本発明の第６実施形態の構成図で、(Ａ)は、露
出部分の近傍の配線基板の構成を示す部分斜視図、(Ｂ)
は、同露出部分を含んだ電子装置パッケ−ジの縦断面図
である。
出部分の近傍の配線基板の構成を示す部分斜視図、(Ｂ)
は、同露出部分を含んだ電子装置パッケ−ジの縦断面図
である。
【図７】従来の電子装置パッケ−ジの構成を示す図であ
って、(Ａ)は、電子装置パッケ−ジの外観斜視図、(Ｂ)
は(Ａ)のＡ−Ａ断面図、(Ｃ)は(Ａ)のＢ−Ｂ断面図であ
る。
って、(Ａ)は、電子装置パッケ−ジの外観斜視図、(Ｂ)
は(Ａ)のＡ−Ａ断面図、(Ｃ)は(Ａ)のＢ−Ｂ断面図であ
る。
【図８】図７の従来の電子装置パッケ−ジの製造法を説
明するための図であって、(Ａ)は、図７の従来の電子装
置パッケ−ジを製造するための配線基板の編集体を示す
平面図、(Ｂ)はこの編集体を分割した個片の斜視図であ
る。
明するための図であって、(Ａ)は、図７の従来の電子装
置パッケ−ジを製造するための配線基板の編集体を示す
平面図、(Ｂ)はこの編集体を分割した個片の斜視図であ
る。
１ 配線基板 ２ 側面シ−ルド導体 ３ 貫通穴 ４ 露出部分 ５ 上面シ−ルド導体 ６ 内面導体 １３ 内層導体 １７ 金属柱体（柱状導体）
Claims (3)
- 【請求項１】 電子部品と、この電子部品を載置し接続
する配線基板と、これらを覆うシ−ルド導体とを備えた
電子装置パッケ−ジにおいて、 前記配線基板は、側面の少なくとも一部に前記シ−ルド
導体で覆われていない露出部分を有すると共に、この露
出部分の内側近傍に、表面から裏面に通ずる筒状または
柱状の導体を有しており、該導体が、前記シ−ルド導体
と共に電気的に接地または固定された電位に接続されて
用いられることを特徴とする電子装置パッケ−ジ。 - 【請求項２】 電子部品と、この電子部品を載置し接続
する配線基板と、これらを覆うシ−ルド導体とを備えた
電子装置パッケ−ジにおいて、 前記配線基板は、側面の少なくとも一部に前記シ−ルド
導体で覆われていない露出部分を有すると共に、この露
出部分の内側近傍の領域に一層以上の内層導体を有して
おり、該内層導体が、前記シ−ルド導体と共に電気的に
接地または固定された電位に接続されて用いられること
を特徴とする電子装置パッケ−ジ。 - 【請求項３】 電子部品と、この電子部品を載置し接続
する配線基板と、これらを覆うシ−ルド導体とを備えた
電子装置パッケ−ジにおいて、 前記配線基板は、側面の少なくとも一部に前記シ−ルド
導体で覆われていない露出部分を有すると共に、この露
出部分の内側近傍に、表面から裏面に通ずる筒状または
柱状の導体および一層以上の内層導体を有しており、前
記導体および前記内層導体が、前記シ−ルド導体と共に
電気的に接地または固定された電位に接続されて用いら
れることを特徴とする電子装置パッケ−ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8199967A JP2809212B2 (ja) | 1996-07-30 | 1996-07-30 | 電子装置パッケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8199967A JP2809212B2 (ja) | 1996-07-30 | 1996-07-30 | 電子装置パッケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1051181A true JPH1051181A (ja) | 1998-02-20 |
| JP2809212B2 JP2809212B2 (ja) | 1998-10-08 |
Family
ID=16416586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8199967A Expired - Lifetime JP2809212B2 (ja) | 1996-07-30 | 1996-07-30 | 電子装置パッケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2809212B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007052035A (ja) * | 2001-01-19 | 2007-03-01 | Endress & Hauser Gmbh & Co Kg | レベル計測装置 |
| JP2011035269A (ja) * | 2009-08-04 | 2011-02-17 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2011067946A1 (ja) * | 2009-12-04 | 2011-06-09 | パナソニック株式会社 | 回路基板、回路モジュール、及び電子機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284898A (ja) * | 1987-05-15 | 1988-11-22 | Ibiden Co Ltd | 表面実装部品用シ−ルドパッケ−ジ |
| JPH0579995U (ja) * | 1992-04-03 | 1993-10-29 | 日本無線株式会社 | 高周波シールド構造を有する多層配線基板 |
-
1996
- 1996-07-30 JP JP8199967A patent/JP2809212B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63284898A (ja) * | 1987-05-15 | 1988-11-22 | Ibiden Co Ltd | 表面実装部品用シ−ルドパッケ−ジ |
| JPH0579995U (ja) * | 1992-04-03 | 1993-10-29 | 日本無線株式会社 | 高周波シールド構造を有する多層配線基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007052035A (ja) * | 2001-01-19 | 2007-03-01 | Endress & Hauser Gmbh & Co Kg | レベル計測装置 |
| JP2011035269A (ja) * | 2009-08-04 | 2011-02-17 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2011067946A1 (ja) * | 2009-12-04 | 2011-06-09 | パナソニック株式会社 | 回路基板、回路モジュール、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2809212B2 (ja) | 1998-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001085569A (ja) | 高周波回路装置 | |
| JP6900660B2 (ja) | シールド層を有するモジュール | |
| JP2809212B2 (ja) | 電子装置パッケ−ジ | |
| JPH08330682A (ja) | 半導体部品実装型フレキシブルプリント基板 | |
| JPH08204377A (ja) | 遮蔽体 | |
| JP3082579B2 (ja) | シールドケース | |
| JP2603310B2 (ja) | 高周波集積回路用パッケージ | |
| JP3277979B2 (ja) | 電磁気的結合の遮蔽構造 | |
| JPH0575313A (ja) | 混成集積回路装置 | |
| JPH10233593A (ja) | 電磁シールド付きｅｌ用ｓｍｄドライバモジュールとその製造方法 | |
| WO2024004846A1 (ja) | モジュール | |
| JP2002134639A (ja) | 高周波電子部品用パッケージおよびそれを用いた高周波電子部品 | |
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JP2785502B2 (ja) | プリント基板 | |
| WO2023053762A1 (ja) | モジュール | |
| JP2000151306A (ja) | 半導体装置 | |
| JP5068441B2 (ja) | 電子回路基板 | |
| JPH03262302A (ja) | 高周波用基板 | |
| JP2001119186A (ja) | 電子部品のシールド材料及びシールド構造 | |
| JP3408376B2 (ja) | フィルタ回路 | |
| US5894171A (en) | Semiconductor integrated circuit having a grounding terminal | |
| JPH10303565A (ja) | 多層回路基板 | |
| JPH0272654A (ja) | Ｉｃパッケージ及びその接続構造 | |
| JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
| JPH0818001A (ja) | Ｉｃパッケージ |