JP2002232145A - 多層プリント基板 - Google Patents

多層プリント基板

Info

Publication number
JP2002232145A
JP2002232145A JP2001022293A JP2001022293A JP2002232145A JP 2002232145 A JP2002232145 A JP 2002232145A JP 2001022293 A JP2001022293 A JP 2001022293A JP 2001022293 A JP2001022293 A JP 2001022293A JP 2002232145 A JP2002232145 A JP 2002232145A
Authority
JP
Japan
Prior art keywords
layer pattern
inner layer
pattern
main body
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001022293A
Other languages
English (en)
Inventor
Hiroshi Nakazawa
浩志 中澤
Original Assignee
Densei Lambda Kk
デンセイ・ラムダ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Densei Lambda Kk, デンセイ・ラムダ株式会社 filed Critical Densei Lambda Kk
Priority to JP2001022293A priority Critical patent/JP2002232145A/ja
Publication of JP2002232145A publication Critical patent/JP2002232145A/ja
Application status is Pending legal-status Critical

Links

Abstract

(57)【要約】 【課題】 外層パターンの表面以外の箇所にも電子部品
を実装して、部品実装密度を高める。 【解決手段】 基板本体11の外側から凹状に形成された
切抜き部21にSMD22を収容し、そこで接続用パッド24
を利用してSMD22を内層パターン2,3に接続する。
これにより、外層パターン6,7の表面以外の箇所にも
SMD22を実装することが可能になり、部品実装密度を
高めることができる。

Description

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、SMD(表面実装
部品)などの電子部品を搭載する多層プリント基板に関
し、特に部品実装密度を上げるのに好適な多層プリント
基板に関する。

【0002】

【発明が解決しようとする課題】一般に、この種のSM
D搭載タイプの多層プリント基板は、電源装置の分野に
おいて、AC/DCコンバータやDC/DCコンバータ
などに適用される。図3および図4は、従来の多層プリ
ント配線基板における実装構造を示したものである。図
3において、1は樹脂などの絶縁層からなるコア(芯
材)で、このコア1の両面すなわち上面および下面に
は、導電性の配線パターンに相当する銅箔などの内層パ
ターン2,3が各々形成される。また4,5は、炭素繊
維に樹脂を含浸させたシート状のプリプレグで、この絶
縁層からなるプリプレグ4,5の外面に別の配線パター
ンである外層パターン6,7がそれぞれ形成される。

【0003】この従来例では、予め内層パターン2,3
を形成したコア1の両面に、プリプレグ4,5および外
層パターン6,7を順次積層し、これらを外側から加熱
プレスする。すると、プリプレグ4,5が溶けて、内層
パターン2,3と外層パターン6,7との間がプリプレ
グ4,5を介して接合し、結果的に絶縁層(コア1およ
びプリプレグ4,5)を介して4層の配線パターンから
なる基板本体11が形成される。

【0004】コア1を挟んで対向する内層パターン2,
3どうしは、プリプレグ4,5や外層パターン6,7を
積層する前に、予め図示しないメッキスルーホールを介
して電気的に接続される。一方、積層した基板本体11の
外層パターン6,7間は、内層パターン2,3を接続し
ない場合において、内層パターン2,3を形成していな
い箇所に貫通穴12を設け、そこにメッキスルーホール13
を形成することで、双方の電気的接続が図られる。ま
た、内層パターン2,3と外層パターン6,7との電気
的接続を行なう場合には、内層パターン2,3が形成さ
れている箇所に貫通穴12を設けて、そこにメッキスルー
ホール13を形成する。外層パターン6,7の適所には、
所定のピッチでメッキ部としてのパッド14が形成され、
このパッド14に、SMD15のリード16が半田付け接続さ
れる。

【0005】またこうした構造とは別に、図4に示すよ
うな2枚のコア33,43をプリプレグ35で接合した4層の
基板本体11の構造も従来から知られている。同図におい
て、コア33の両面には配線パターン31,32が形成される
一方で、コア43の両面には配線パターン41,42が形成さ
れ、この配線パターン31,32付きのコア33と、配線パタ
ーン41,42付きのコア43との間にプリプレグ35を介在さ
せ、これらを加熱プレスして積層する。これにより、基
板本体11の外側にある配線パターン31,42は外層パター
ンとなり、それ以外のプリプレグ35で覆われる配線パタ
ーン32,41は内層パターンとなる。そして、外層パター
ンとなる配線パターン31,42の適所には、所定のピッチ
でメッキ部としてのパッド14が形成され、このパッド14
に、SMD15のリード16が半田付け接続される。

【0006】この場合、コア33を挟んで対向する配線パ
ターン31,32間、およびコア43を挟んで対向する配線パ
ターン41,42間は、積層前に予め図示しないメッキスル
ーホールを介して電気的に接続される。また、積層した
基板本体11の外層パターンとなる配線パターン31,42間
は、内層パターンとなる配線パターン32,41を接続しな
い場合において、この配線パターン32,41を形成してい
ない箇所に貫通穴12を設け、そこにメッキスルーホール
13を形成することで、双方の電気的接続が図られる。

【0007】従来例のこうした多層プリント基板では、
例えば図3の構造で考えた場合に、基板本体11の両外面
にある外層パターン6,7にしかSMD15を実装するこ
とができず、プリプレグ4,5や外層パターン6,7に
より覆われる内層パターン2,3は、専らパターンの接
続のみを目的としたものであった。これは図4に示す構
造でも同様であり、プリプレグ35により覆われる配線パ
ターン32,41は、パターンの接続に限られる。したがっ
て、SMD15を実装できるスペースは外層パターン6,
7の表面に限られ、今後要求される基板本体11の高密度
実装化に対応できないという懸念を生じていた。

【0008】本発明は、上記の課題に着目して成された
ものであって、外層パターンの表面以外の箇所にも電子
部品を実装して、部品実装密度を高めることができる多
層プリント基板を提供することを目的とする。

【0009】

【課題を解決するための手段】本発明の請求項1におけ
る多層プリント基板は、少なくとも1以上の内層パター
ンを積層した基板本体からなる多層プリント基板におい
て、前記内層パターンに設けられた電子部品の接続用パ
ッドと、この接続用パッドが露出するように、前記基板
本体の外側から凹状に形成された前記電子部品の収容部
とを備えて構成される。

【0010】この場合、基板本体の外側から凹状に形成
された収容部に電子部品を収容し、そこで接続用パッド
を利用して電子部品を内層パターンに接続することが可
能になる。よって、外層パターンの表面以外の箇所にも
電子部品を実装することが可能になり、部品実装密度を
高めることができる。

【0011】また、本発明の請求項2における多層プリ
ント基板は、前記基板本体の外面にある外層パターンに
別の電子部品の接続用パッドを設け、この接続用パッド
の間に前記収容部を形成している。

【0012】こうすると、内層パターンの接続用パッド
に接続する電子部品と、外層パターンの接続用パッドに
接続する別の電子部品が上下2段に重なるようにして配
置される。よって、制約された基板本体の表面上で、部
品実装密度をさらに高めることができる。

【0013】

【発明の実施形態】以下、本発明における好ましい各実
施例について、添付図面を参照して詳細に説明する。な
お、前記従来例で示した図3および図4と同一部分には
同一符号を付し、その共通する箇所の詳細な説明は重複
するため省略する。

【0014】図1は本発明の第1実施例を示すもので、
ここでは従来例で示す図3と同様に、内層パターン2,
3を予め形成したコア1の両面に、プリプレグ4,5お
よび外層パターン6,7を順次積層して、4層の配線パ
ターンからなる基板本体11が形成される。

【0015】プリプレグ4を挟んで対向する内層パター
ン2と外層パターン6間、およびプリプレグ5を挟んで
対向する内層パターン3と外層パターン7間は、それぞ
れ単独でのメッキスルーホールによる接続を行なうこと
ができないが、内層パターン2,3どうしはプリプレグ
4,5や外層パターン6,7を積層する前に、予め図示
しないメッキスルーホールを介して電気的に接続され
る。また、積層した基板本体11の外層パターン6,7間
も、内層パターン2,3を形成していない箇所に貫通穴
12を設け、そこにメッキスルーホール13を形成すること
で、双方の電気的接続を図ることができる。さらに積層
した基板本体11において、内層パターン2,3を形成し
た箇所に同様の貫通穴(図示せず)を設け、そこにメッ
キスルーホール(図示せず)を設けることで、外層パタ
ーン6,7と内層パターン2,3との電気的接続が図ら
れる。

【0016】積層した基板本体11の適所には、その外面
から内層パターン2,3に向けて、電子部品であるSM
D22を収納できる大きさの切抜き部21が一乃至複数形成
される。そして、この切抜き部21の底部にある内層パタ
ーン2,3の部分には、前記SMD22のリード23に接続
可能なピッチでメッキされた接続用パッド24が形成され
る。切抜き部21は基板本体11のどの位置に形成してもよ
いが、特に外層パターン6,7に形成したSMD15の接
続用のパッド14間に切抜き部21を形成すれば、外層パタ
ーン6,7に接続されるSMD15の内側に、内層パター
ン2,3に接続される別のSMD22が2段に配置され、
SMD15,22の実装密度がさらに高まる。その際、図1
に示すように、内層パターン2,3に実装するSMD22
が、SMD15の取付けに干渉しないような高さになって
いるのが好ましい。この第1実施例では、コア1の両面
にいずれも内層パターン2,3が形成されるので、SM
D22を収容する切抜き部21の切抜き高さは、概ねプリプ
レグ4,5の厚さと等しくなる。したがって、SMD15
の取付けを支障なく行なうには、SMD22の高さが、プ
リプレグ4,5の厚さとほぼ同等若しくはそれ以下にな
っていればよい。

【0017】ここで、上記第1実施例における多層プリ
ント基板の製造方法を説明する。先ず芯材に相当するコ
ア1の両面に銅箔などの導体層を形成する。次いで、導
体層の表面にドライフィルムを貼り、パターンを形成す
る箇所に光を照射して、前記ドライフィルムを剥離した
後に、エッチングを行ない不要な部分を取り除いて、所
望の内層パターン2,3を得る。また、必要に応じてメ
ッキスルーホールを形成するための貫通穴を形成するこ
ともできる。なお、この内層パターン2,3はコア1の
片面にのみ形成してもよい。そして、内層パターン2,
3の適所にメッキ部となる接続用パッド24を形成すると
共に、前記貫通穴にもメッキスルーホール(図示せず)
を形成して、内層パターン2,3間を適宜接続する。

【0018】次に、この内層パターン2,3付きのコア
1の両面にプリプレグ4,5および外層パターン6,7
を順次積層し、これらを外側から加熱プレスして、内層
パターン2,3と外層パターン6,7間を接合する。そ
して、この4層の基板本体11の内層パターン2,3を形
成していない箇所に貫通穴12を設けると共に、内層パタ
ーン2,3の接続用パッド24を形成した箇所に、この接
続用パッド24が露出する深さにまで基板本体11を切抜い
て、そこに切抜き部21を形成する。なお、内層パターン
2,3と外層パターン6,7とを接続する場合には、内
層パターン2,3を形成した箇所に前記貫通穴12を設け
る。前記貫通穴12にはメッキスルーホール13が形成さ
れ、これにより外層パターン6,7間、若しくは内層パ
ターン2,3と外層パターン6,7が電気的に接続され
る。こうして、内層パターン2,3の一部にもSMD22
を実装できる高密度実装形の基板本体11単体が完成す
る。

【0019】また、別の製造方法として、予め切抜き部
21となる箇所を切抜いたプリプレグ4,5および外層パ
ターン6,7をコア1の両面に積層して、基板本体11を
完成させてもよい。

【0020】この基板本体11に電子部品であるSMD1
5,22を実装するには、先ず各切抜き部21にSMD22を
収容し、内層パターン2,3に設けた接続用パッド24に
SMD22のリード23を半田付け接続する。そして、この
内層パターン2,3に実装するSMD22の取付固定が終
了したら、外層パターン6,7に設けたパッド14にSM
D15のリード16を半田付け接続し、全てのSMD15,22
の取付け固定を終了する。

【0021】また別の実装方法として、同一面に向いて
いる電子部品を全て基板本体11上に実装してから、一括
して半田付けしてもよい。具体的には、内層パターン2
に実装するSMD22と、これと同一面にある外層パター
ン6に実装するSMD15を基板本体11上に実装し、これ
らのSMD15,22を一括で半田付けする。次に、反対側
の面にある内層パターン3に実装するSMD22と、外層
パターン7に実装するSMD15を基板本体11上に実装
し、これらのSMD15,22を一括で半田付けすること
で、全てのSMD15,22の取付け固定を終了する。

【0022】以上のように本実施例では、少なくとも1
以上の内層パターン2,3を積層した基板本体11からな
る多層プリント基板において、内層パターン2,3に設
けられた電子部品であるSMD22の接続用パッド24と、
この接続用パッド24が露出するように、基板本体11の外
側から凹状に形成されたSMD22の収容部である切抜き
部21とを備えた構成となっている。

【0023】このような多層プリント基板の構造では、
基板本体11の外側から凹状に形成された切抜き部21にS
MD22を収容し、そこで接続用パッド24を利用してSM
D22を内層パターン2,3に接続することが可能にな
る。よって、外層パターン6,7の表面以外の箇所にも
SMD22を実装することが可能になり、部品実装密度を
高めることができる。

【0024】また、本実施例の多層プリント基板を製造
するに際しては、コア1に形成した内層パターン2,3
の適所にSMD22の接続用パッド24を設け、この内層パ
ターン2,3付きのコア1にプリプレグ4,5と外層パ
ターン6,7を順次積層し、この積層した基板本体11の
外側から接続用パッド24が露出する深さに切抜いて、S
MDの収容部である切抜き部21を形成している。

【0025】このような製造方法により、積層された基
板本体11には、SMD22を収容するための切抜き部21が
部分的に形成されると共に、この切抜き部21の底面に露
出する内層パターン2,3の接続用パッド24が設けられ
るので、基板本体11の外側から切抜き部21にSMD22を
収容し、そこで接続用パッド24を利用してSMD22を内
層パターン2,3に接続することが可能になる。よっ
て、外層パターン6,7の表面以外の箇所にもSMD22
を実装することが可能になり、部品実装密度を高めるこ
とができる。

【0026】なお、別の製造方法として、予め接続パッ
ド24に対応する箇所を切抜いたプリプレグ4,5および
外層パターン6,7をコア1の両面に順次積層プレスし
て、切抜き部21を形成させてもよい。この場合の完成し
た基板本体11も、同様の作用効果を得ることができる。

【0027】また本実施例では、基板本体11の外面にあ
る外層パターン6,7に別の電子部品であるSMD15の
接続用パッド(パッド14)を設け、このパッド14の間に
切抜き部21が位置するように形成している。こうする
と、内層パターン2,3の接続用パッド24に接続するS
MD22と、外層パターン6,7のパッド14に接続するS
MD15が上下2段に重なるようにして配置されるので、
制約された基板本体11の表面上で、部品実装密度をさら
に高めることができる。

【0028】なお、この実施例では基板本体11の両面よ
りそれぞれ別の切抜き部21を形成しているが、基板本体
11のいずれか一方の外面だけに切抜き部21を形成しても
よい。また図1において、内層パターン2,3を形成し
たコア1の片面だけにプリプレグ4と外層パターン6を
形成し、反対側のプリプレグ5および外層パターン7は
省略してもよい。本実施例のように、コア1の両側にプ
リプレグ4,5と外層パターン6,7を形成した4層の
基板本体11では、基板本体11の一方の面からプリプレグ
4を切抜くと、内層パターン2に設けた接続用パッド24
が露出し、基板本体11の他方からプリプレグ5を切抜く
と、内層パターン3に設けた接続用パッド24が露出する
ので、基板本体11の両側から切抜き部21,21を形成して
も、双方の切抜き部21,21が干渉し合わず部品実装密度
が高い。

【0029】次に、本発明の第2実施例を図2に基づき
説明する。この第2実施例では、両面に配線パターン3
1,32を形成したコア33と、同じく両面に配線パターン4
1,42を形成した別のコア44との間を、絶縁層であるプ
リプレグ35により接合することで、4層の配線パターン
31,32,41,42からなる基板本体11を形成している。な
お、ここでは2枚のコア33,43を示しているが、3枚以
上のコア33,43…をプリプレグ35…で接合することも可
能である。この場合、積層した基板本体11は、その外側
すなわち両側にある配線パターン31,42が外層パターン
となり、それ以外の配線パターン32,41が内層パターン
となる。

【0030】積層した基板本体11の適所には、その外面
から内層パターンとなる配線パターン41に向けて、電子
部品であるSMD22を収納できる大きさの切抜き部21が
一乃至複数形成される。そして、この切抜き部21の底部
にある配線パターン41の部分には、前記SMD22の電極
25に接続可能なピッチでメッキされた接続用パッド24が
形成される。切抜き部21は基板本体11のどの位置に形成
してもよいが、この場合も配線パターン31に形成したS
MD15の接続用のパッド14間に切抜き部21を形成すれ
ば、配線パターン31に接続されるSMD15の内側に、配
線パターン41に接続される別のSMD22が2段に配置さ
れ、SMD15,22の実装密度がさらに高まる。その際、
配線パターン41に実装するSMD22が、SMD15の取付
けに干渉しないような高さになっているのが好ましい
が、本実施例における切抜き部21は、コア31とプリプレ
グ35を切抜く必要があるので、SMD22を収容する切抜
き部21の切抜き高さは、第1実施例に比べてコア31を余
計に切抜く分だけ厚くなる。よって、切抜き部21にはあ
る程度高さの有るSMD22を実装でき好ましい。

【0031】ここで、第2実施例における多層プリント
基板の製造方法を説明する。先ず芯材に相当するコア3
3,43の両面に銅箔などの導体層を形成する。次いで、
導体層の表面にドライフィルムを貼り、パターンを形成
する箇所に光を照射して、前記ドライフィルムを剥離し
た後に、エッチングを行ない不要な部分を取り除いて、
所望の配線パターン31,32,41,42を得る。また、必要
に応じてメッキスルーホールを形成するための貫通穴を
形成することもできる。なお、この内層パターンとなる
配線パターン32,41の一方を省略してもよい。そして、
配線パターン41の適所にメッキ部となる接続用パッド24
を形成すると共に、前記貫通穴にもメッキスルーホール
(図示せず)を形成して、配線パターン31,32間および
配線パターン41,42間をそれぞれ適宜接続する。

【0032】次に、この配線パターン31,32付きのコア
33と、配線パターン41,42付きのコア43との間にプリプ
レグ35を介在させ、これらを外側から加熱プレスして、
4層の基板本体11を得る。そして、内層パターンとなる
配線パターン32,41を形成していない箇所に貫通穴12を
設けると共に、配線パターン41の接続用パッド24を形成
した箇所に、この接続用パッド24が露出する深さにまで
基板本体11を切抜いて、そこに切抜き部21を形成する。
前記貫通穴12にはメッキスルーホール13が形成され、こ
れにより異なるコア33,43に形成した配線パターン31,
42どうしが電気的に接続される。こうして、配線パター
ン41の一部にもSMD22を実装できる高密度実装形の基
板本体11単体が完成する。

【0033】この場合も別の製造方法として、予め切抜
き部21となる箇所を切抜いたコア33,43を、プリプレグ
35を介在させながら積層プレスすることで、基板本体11
を完成させてもよい。

【0034】この基板本体11に電子部品であるSMD1
5,22を実装するには、先ず各切抜き部21にSMD22を
収容し、内層パターンとなる配線パターン41に設けた接
続用パッド24にSMD22の電極25を半田付け接続する。
そして、この配線パターン41に実装するSMD22の取付
固定が終了したら、外層パターンとなる配線パターン3
1,42に設けたパッド14にSMD15のリード16を半田付
け接続し、全てのSMD15,22の取付け固定を終了す
る。

【0035】また別の実装方法として、同一面に向いて
いる電子部品を全て基板本体11上に実装してから、一括
して半田付けしてもよい。具体的には、内層パターンと
なる配線パターン41に実装するSMD22と、これと同一
面にある外層パターンとなる配線パターン31に実装する
SMD15を基板本体11上に実装し、これらのSMD15,
22を一括で半田付けする。次に、反対側の面にある内層
パターンとなる配線パターン32に実装するSMD(図示
せず)と、外層パターンとなる配線パターン42に実装す
るSMD15を基板本体11上に実装し、これらのSMD1
5,22を一括で半田付けすることで、全てのSMD15,2
2の取付け固定を終了する。

【0036】以上のように本実施例では、配線パターン
31,32,41,42を形成した複数のコア33,43間をプリプ
レグ35により接合し、積層した基板本体11を得る多層プ
リント基板の製造方法において、予め内層パターンとな
る配線パターン41の適所に電子部品となるSMD22の接
続用パッド24を設け、基板本体11に積層後、この基板本
体11の外側から接続用パッド24が露出する深さに切抜い
て、SMD22の収容部となる切抜き部21を形成する製造
方法を採用している。

【0037】このような製造方法により、積層された基
板本体11には、SMD22を収容するための切抜き部21が
部分的に形成されると共に、この切抜き部21の底面に露
出して、内層パターンとなる配線パターン41の接続用パ
ッド24が設けられるので、基板本体11の外側から切抜き
部21にSMD22を収容し、そこで接続用パッド24を利用
してSMD22を内層パターンとなる配線パターン41に接
続することが可能になる。よって、外層パターンとなる
配線パターン31,42の表面以外の箇所にもSMD22を実
装することが可能になり、部品実装密度を高めることが
できる。

【0038】なお、別の製造方法として、予め接続パッ
ド24に対応する箇所を切抜いたコア33,43を、プリプレ
グ35を介在させながら積層プレスすることで、切抜き部
21を形成させてもよい。この場合の完成した基板本体11
も、同様の作用効果を得ることができる。

【0039】またこの場合も、基板本体11の外面にある
外層パターンとなる配線パターン31に別の電子部品であ
るSMD15の接続用パッド(パッド14)を設け、このパ
ッド14の間に切抜き部21が位置するように形成してい
る。こうすると、内層パターンとなる配線パターン41の
接続用パッド24に接続するSMD22と、外層パターンと
なる配線パターン31のパッド14に接続するSMD15が上
下2段に重なるようにして配置されるので、制約された
基板本体11の表面上で、部品実装密度をさらに高めるこ
とができる。

【0040】なお、この実施例では基板本体11の片面よ
り切抜き部21を形成したが、基板本体11の両面よりそれ
ぞれ別の切抜き部21を形成してもよい。但しこの場合
は、基板本体11の一方の面からコア33およびプリプレグ
35を切抜くと、配線パターン41に設けた接続用パッド24
が露出し、基板本体11の他方の面からコア43およびプリ
プレグ35を切抜くと、配線パターン32に設けた接続用パ
ッド24が露出するので、基板本体11の両側から形成する
切抜き部21,21が、高さ方向で同じ位置に重なり合わな
いように形成するのが好ましい。

【0041】以上、前記各実施例に基づき、本発明の多
層プリント基板の構造について説明してきたが、本発明
は前記実施例に限定されるものではなく、種々の変形実
施が可能である。

【0042】

【発明の効果】本発明の請求項1における多層プリント
基板によれば、外層パターンの表面以外の箇所にも電子
部品を実装して、部品実装密度を高めることが可能にな
る。

【0043】本発明の請求項2における多層プリント基
板によれば、制約された基板本体の表面上で、部品実装
密度をさらに高めることができる。

【図面の簡単な説明】

【図1】本発明の第1実施例における多層プリント基板
の要部断面図である。

【図2】本発明の第2実施例における多層プリント基板
の要部断面図である。

【図3】従来例における多層プリント基板の要部断面図
である。

【図4】別の従来例における多層プリント基板の要部断
面図である。

【符号の説明】

2,3 内層パターン 6,7 外層パターン 11 基板本体 14 パッド(接続用パッド) 15 SMD(別の電子部品) 21 切抜き部(収容部) 22 SMD(電子部品) 24 接続用パッド 31,42 配線パターン(外層パターン) 32,41 配線パターン(内層パターン)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1以上の内層パターンを積層
    した基板本体からなる多層プリント基板において、前記
    内層パターンに設けられた電子部品の接続用パッドと、
    この接続用パッドが露出するように、前記基板本体の外
    側から凹状に形成された前記電子部品の収容部とを備え
    たことを特徴とする多層プリント基板。
  2. 【請求項2】 前記基板本体の外面にある外層パターン
    に別の電子部品の接続用パッドを設け、この接続用パッ
    ドの間に前記収容部を形成したことを特徴とする請求項
    1記載の多層プリント基板。
JP2001022293A 2001-01-30 2001-01-30 多層プリント基板 Pending JP2002232145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001022293A JP2002232145A (ja) 2001-01-30 2001-01-30 多層プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001022293A JP2002232145A (ja) 2001-01-30 2001-01-30 多層プリント基板

Publications (1)

Publication Number Publication Date
JP2002232145A true JP2002232145A (ja) 2002-08-16

Family

ID=18887732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001022293A Pending JP2002232145A (ja) 2001-01-30 2001-01-30 多層プリント基板

Country Status (1)

Country Link
JP (1) JP2002232145A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289114A (ja) * 2003-03-03 2004-10-14 Fujitsu Ltd 実装基板及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343855A (ja) * 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
JPH0629171U (ja) * 1992-09-10 1994-04-15 山武ハネウエル株式会社 多層プリント配線板
JPH06338587A (ja) * 1993-05-28 1994-12-06 Hitachi Chem Co Ltd メモリモジュールの製造方法
JPH0730059A (ja) * 1993-06-24 1995-01-31 Nec Corp マルチチップモジュール
JPH09321408A (ja) * 1996-05-31 1997-12-12 Nec Corp 電子回路基板の高密度実装構造
JPH11177245A (ja) * 1997-12-05 1999-07-02 Nec Corp 3次元実装方式

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343855A (ja) * 1992-06-08 1993-12-24 Cmk Corp 多層プリント配線板およびその製造方法
JPH0629171U (ja) * 1992-09-10 1994-04-15 山武ハネウエル株式会社 多層プリント配線板
JPH06338587A (ja) * 1993-05-28 1994-12-06 Hitachi Chem Co Ltd メモリモジュールの製造方法
JPH0730059A (ja) * 1993-06-24 1995-01-31 Nec Corp マルチチップモジュール
JPH09321408A (ja) * 1996-05-31 1997-12-12 Nec Corp 電子回路基板の高密度実装構造
JPH11177245A (ja) * 1997-12-05 1999-07-02 Nec Corp 3次元実装方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289114A (ja) * 2003-03-03 2004-10-14 Fujitsu Ltd 実装基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP5006035B2 (ja) フレックスリジッド配線板とその製造方法
US5519176A (en) Substrate and ceramic package
US4783815A (en) Manufacturing miniature hearing aid having a multi-layer circuit arrangement
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
CN100435604C (zh) 复合多层基板及使用该基板的组件
US6333857B1 (en) Printing wiring board, core substrate, and method for fabricating the core substrate
JP3311899B2 (ja) 回路基板及びその製造方法
EP0774888B1 (en) Printed wiring board and assembly of the same
US5672414A (en) Multilayered printed board structure
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
CN101606446B (zh) 多层电路基板和电动机驱动电路基板
KR101208379B1 (ko) 배선판과 그 제조 방법
CN1323435C (zh) 模块部件
CN101658081B (zh) 挠性线路板及其制造方法
US7286370B2 (en) Wired circuit board and connection structure of wired circuit board
CN1575107A (zh) 导电连接方法
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
JPH0936549A (ja) ベアチップ実装用プリント基板
CN101978799B (zh) 印刷电路板及其制造方法
JPH08316377A (ja) 電子パッケージング構造
JP2001320171A (ja) 多層配線基板及び半導体装置
CN1930931B (zh) 控制设备
JP2001308548A (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
CN101574024A (zh) 电子部件内置布线板以及电子部件内置布线板的散热方法
JPH0669005B2 (ja) 多層シ−トコイル

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101004