JP2001345560A - 配線基板およびその製造方法、並びに電子部品 - Google Patents

配線基板およびその製造方法、並びに電子部品

Info

Publication number
JP2001345560A
JP2001345560A JP2001032673A JP2001032673A JP2001345560A JP 2001345560 A JP2001345560 A JP 2001345560A JP 2001032673 A JP2001032673 A JP 2001032673A JP 2001032673 A JP2001032673 A JP 2001032673A JP 2001345560 A JP2001345560 A JP 2001345560A
Authority
JP
Japan
Prior art keywords
electronic component
external connection
wiring board
main surface
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001032673A
Other languages
English (en)
Other versions
JP4685251B2 (ja
Inventor
Eiji Kodera
英司 小寺
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001032673A priority Critical patent/JP4685251B2/ja
Publication of JP2001345560A publication Critical patent/JP2001345560A/ja
Application granted granted Critical
Publication of JP4685251B2 publication Critical patent/JP4685251B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 配線基板本体内に充填樹脂で固定された状態
で収容される電子部品の外部接続部を、容易に充填樹脂
外部に露出できるようにする。 【解決手段】 外部接続部14の上端(即ち上端部14
a)は第1主面3aよりも上側にあることから、充填樹
脂4内に埋まり難い。仮に外部接続部14の上端が埋ま
ってしまっても、充填樹脂4を研磨することにより、第
1主面3a側に容易に外部接続部14を露出させること
ができる。また、素子本体15の上端は、第1主面3a
よりも下側にあるので、第1主面3a側において充填樹
脂4を研磨する際に、素子本体15が削られる畏れが少
ない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、電子部品を内蔵
した配線基板およびその製造方法、並びに、この配線基
板への内蔵に適した電子部品に関する。
【0002】
【従来の技術】従来より、集積回路素子(以下、「IC
チップ」という)が搭載される配線基板には、ICチッ
プのスイッチングノイズの低減や動作電源電圧の安定化
を図るために、コンデンサ素子を配設することが行われ
ている。しかしコンデンサ素子を配線基板に設ける場
合、ICチップとコンデンサ素子との間の配線長が長く
なるほど配線のインダクタンス成分が増加して、上記目
的を十分には図ることが難しくなることから、コンデン
サ素子はなるべくICチップの近傍に設けるほうが望ま
しい。
【0003】
【発明が解決しようとする課題】そこで、発明者らは、
配線基板の骨格となる配線基板本体にコンデンサ素子を
内蔵することを考えている。具体的には、配線基板本体
にコンデンサ素子の収容部(貫通孔或いは凹部)を設
け、その中にコンデンサ素子を入れて、充填樹脂で充填
するのである。このとき、コンデンサ素子の外部接続部
(コンデンサ素子を配線に電気的に接続するための導体
部)も充填樹脂に埋もれてしまうことが考えられるが、
その場合には、外部接続部を充填樹脂外部に露出させれ
ばよい。
【0004】外部接続部を充填樹脂外部に露出させるに
は、硬化後の充填樹脂にレーザやドリルで孔開けする方
法も考えられる。しかし、配線基板本体に内蔵可能な電
子部品は小さいことから、その外部接続部の位置(即
ち、レーザにより孔を開けるべき位置)を探すのは容易
でない。
【0005】なお、以上の問題は、コンデンサ素子に限
らず、各種の電子部品を配線基板に内蔵する際において
も同様である。本発明は、こうした問題に鑑みて為され
たものであり、配線基板本体内に充填樹脂で固定された
状態で収容される電子部品の外部接続部を、容易に、充
填樹脂外部に露出できるようにすることを目的とする。
【0006】
【課題を解決するための手段及び発明の効果】上記課題
を解決するためになされた本発明(請求項1記載)の配
線基板は、第1主面および第2主面を有する板形状をな
し、電子部品を収容可能な収容部を有する配線基板本体
と、充填樹脂により前記収容部内に固定された電子部品
と、該電子部品の外部接続部の上端と接続された上側導
体層を含む配線と、を備えた配線基板であって、前記外
部接続部の上端は、前記第1主面を基準として上側にあ
ると共に、前記電子部品本体の上端は、前記第1主面を
基準として下側にあることを特徴とする。
【0007】この様に構成された請求項1記載の配線基
板によれば、外部接続部の上端は、第1主面よりも上側
にあることから、充填樹脂内に外部接続部の上端が埋ま
り難い。また仮に埋まってしまっても、充填樹脂を研磨
することにより、第1主面側に容易に外部接続部を露出
させることができる。また、電子部品本体の上端は、第
1主面よりも下側にあるので、第1主面側において充填
樹脂を研磨する際に、電子部品本体が削られる畏れが少
ない。電子部品本体が削られると、その電子部品の電気
的特性が損なわれるなどの不具合が生じるが、その畏れ
が少ない。
【0008】なお「配線基板本体」には、その基板内部
に導体層(導体パターン)を有するもの、例えば複数の
絶縁層と導体層とが交互に積層されたものも含まれる。
また、第1主面とは、上に向けた場合に電子部品本体お
よび外部接続部との上記の如き関係を有する面をいい、
両面ともがそれに該当する場合は、何れか一方の面を第
1主面とする。
【0009】さて、請求項1の発明によれば、以上の様
な効果を得ることができるが、外部接続部の上端と電子
部品本体の上端との高さの差が少ないと、電子部品本体
が誤って削られる可能性を完全には無くすことができな
い。また、研磨の際や、その後のメッキ工程の際などに
電子部品本体を覆う充填樹脂に割れや剥がれが生じ、そ
の部分から薬品などが侵入して電子部品本体が侵されて
しまうなど、電子部品本体の保護が不完全となる可能性
もある。
【0010】こうした不具合を予防するには、外部接続
部の上端が電子部品本体の上端よりもなるべく上方に位
置する方がよく、請求項2記載の様に、外部接続部の上
端が電子部品本体の上端よりも、30μm以上100μ
m以下、上方に位置するようにすればよい。そうすれ
ば、後述の実験からも分かるように、上記のような不具
合を無くすことができるので好ましい。
【0011】次に請求項3記載の配線基板においては、
前記第1主面の上方には絶縁層が形成され、前記外部接
続部の直上に、前記絶縁層を貫通するバイアホール導体
が接続されることを特徴とする。
【0012】この様に構成された請求項3記載の配線基
板によれば、外部接続部の直上に、バイアホール導体が
形成されていることから、ICチップなど配線基板表面
に設けられる素子と、当該内蔵した電子部品との接続経
路が短くなり、ノイズの侵入を抑制するなど、電気的特
性が向上する。なお、上記バイアホール導体の上に更に
バイアホール導体を形成すれば、更にICチップなど配
線基板表面に設けられる素子と、当該内蔵した電子部品
との接続経路を短くすることができるので、配線基板の
電気的特性の向上を一層図ることができる。
【0013】次に請求項4記載の配線基板においては、
前記収容部は、前記両主面の一方から他方に向けて貫通
する貫通孔であると共に、前記配線は、該電子部品の外
部接続部の下端と接続された下側導体層を有し、前記外
部接続部の下端は、前記第2主面を基準として下側にあ
ると共に、前記電子部品本体の下端は、前記第2主面を
基準として上側にあることを特徴とする。
【0014】この様に構成された請求項4記載の配線基
板によれば、外部接続部の下端は、第2主面よりも下側
にあることから、充填樹脂内に外部接続部の上端が埋ま
り難い。仮に埋まってしまっても、充填樹脂を研磨する
ことにより、第1主面側に容易に外部接続部を露出させ
ることができる。そして、電子部品本体の上端は、第1
主面を基準として上側にあることから、充填樹脂の第2
主面側を研磨する際に、電子部品本体が削られ損傷する
畏れも少ない。電子部品本体が削られると、その電子部
品の電気的特性が損なわれるなどの不具合が生じるが、
その畏れがない。
【0015】即ち請求項4の配線基板の構成は、両面に
電子部品の外部接続部を露出させる場合に有効な構成で
ある。また、請求項5の様に、外部接続部の下端が電子
部品本体の下端よりも、30μm以上100μm以下、
下方に位置するようにすれば、第2主面側においても、
請求項2と同様の効果を得ることができる。
【0016】次に請求項6記載の配線基板においては、
前記外部接続部は、複数の導体層からなり、前記複数の
導体層及び前記上側導体層は同一の材質からなることを
特徴とする。このため、ICチップの半田リフロー時な
どに発生し易い熱応力を緩和でき、断線が生じる可能性
を低くすることができる。
【0017】次に請求項7記載の配線基板の製造方法
は、第1主面および第2主面を有する板形状をなし、電
子部品を収容可能な収容部を有する配線基板本体の前記
収容部に電子部品を配置する配置工程と、前記電子部品
が収容された前記収容部内に充填樹脂を充填し硬化させ
ることにより、該電子部品を該収容部内に固定する固定
工程と、該固定工程にて硬化された充填樹脂を研磨する
ことにより、前記第1主面側に前記電子部品の外部接続
部を露出させる研磨工程と、前記第1主面側に露出され
た前記外部接続部に接続する配線を、該第1主面の上方
に形成する配線形成工程と、を有する配線基板の製造方
法であって、前記配置工程では、前記外部接続部の上端
が前記第1主面よりも上側に位置すると共に、前記電子
部品本体の上端が該第1主面よりも下側に位置するよ
う、該電子部品を前記収容部に配置することを特徴とす
る。
【0018】この様な請求項7記載の配線基板の製造方
法によれば、外部接続部の上端が第1主面よりも上側と
なるように電子部品を配設することから、充填樹脂内に
外部接続部の上端が埋まってしまっても、充填樹脂を研
磨することにより、第1主面側に容易に外部接続部を露
出させることができる。また、電子部品本体の上端は、
第1主面よりも下側にあるので、第1主面側において充
填樹脂を研磨する際に、電子部品本体が削られて損傷す
る畏れが少ない。
【0019】ここで、外部接続部の上端と電子部品本体
の上端との高低差が少ないと、上述(請求項2の説明)
の様に、電子部品本体の保護が不完全となる可能性もあ
る。そこで、収容部内に配置する電子部品としては、請
求項8の様に、外部接続部が電子部品本体から30μm
以上100μm以下、高く形成された電子部品を用いる
と良い。そうすれば、後述の実験からも分かるように、
電子部品本体が誤って削られたり、電子部品本体を覆う
充填樹脂の剥離や割れが発生することを防止できる。ま
た、配置工程において、外部接続部の上端が第1主面よ
りも上側に位置すると共に、電子部品本体の上端が第1
主面よりも下側に位置するように電子部品を配置するこ
とが容易となる。
【0020】次に請求項9記載の配線基板の製造方法に
おいては、前記研磨工程では、#320以上の研磨布紙
(JIS R6004に規定)にて、前記充填樹脂を研
磨することを特徴とする。即ち、#320以上の番手
(目の細かさ。番手が高いほど目が細かくなる(JIS
R6001に規定))の研磨布紙を用いて充填樹脂を
研磨することとすれば、後述の様に、配線基板本体の表
面(第1主面に予め導体層が形成されている場合には、
導体層の表面)にキズが付きにくい。そのため、配線形
成(例えばビルドアップ法による配線形成など)を支障
なく行うことができる。
【0021】次に請求項10記載の配線基板の製造方法
においては、前記研磨工程では、#320以上#600
以下の研磨布紙にて、前記充填樹脂を研磨することを特
徴とする。即ち、#320以上#600以下の番手の研
磨布紙を用いて充填樹脂を研磨することとすれば、請求
項7の発明による効果に加え、後述の様に、配線基板本
体の表面(第1主面)に予め導体層が形成されている場
合であっても、導体層の剥離を生じさせる可能性が少な
い。
【0022】なお、充填樹脂には、充填樹脂よりも熱膨
張係数が小さいフィラー(例えばSiO2等)を混合
(樹脂を含む複合材料となる。)しておくと好ましい。
こうすることにより、充填樹脂とフィラーとの複合体と
しての熱膨張係数を精度良くコントロールすることが可
能となる。その結果、例えば、Cu等にて形成される配
線(導体層)やSi等にて形成されるICチップと配線
基板との間で、熱膨張係数の整合をとり易くなり、配線
基板上に構成される配線パターンの剥がれ等を防止で
き、熱に対する信頼性を向上させることができる。
【0023】また特に、充填樹脂には、酸化剤に溶解し
難い成分として無機フィラーを含有させるとよい。充填
樹脂の表面は、配線パターンや電子部品との密着性を高
めるために、酸化剤により粗化処理をすることがある。
そこで、酸化剤に溶解し難い成分として無機フィラーを
含有させると、熱膨張係数の調整をすることができるほ
か、充填樹脂の硬化後において無機フィラーが骨材とし
て機能することによって、粗化処理後における充填樹脂
の形状が必要以上に崩れることを防止できる。
【0024】酸化剤に実質的に溶解しない無機フィラー
としては、特に制限はないが、結晶性シリカ、溶融シリ
カ、アルミナ、窒化ケイ素等がよく、充填樹脂の熱膨張
係数を効果的に下げることができる。これらの無機フィ
ラーを充填材として高い充填率になるように添加し、充
填樹脂の熱膨張係数を40ppm/℃以下(好ましくは
30ppm/℃以下、より好ましくは25ppm/℃以
下、更に好ましくは20ppm/℃以下。尚、下限値と
しては、10ppm/℃以上である。)にすることで、
埋め込まれた電子部品と実装された半導体素子との熱膨
張係数の差に起因する応力集中を少なくすることができ
る。
【0025】無機フィラーの形状は、充填樹脂の流動性
と充填率とを高くするために、略球状であるとよい。特
にシリカ系の無機フィラーは、容易に球状のものが得ら
れるため、好ましい。充填樹脂の低粘度、高充填率化を
さらに向上達成するためには、粒子の形状の異なる無機
フィラーを2種類以上添加するとよい。
【0026】無機フィラーのフィラー径は、充填樹脂が
電子部品の電極間の隙間にも容易に流れ込む必要がある
ため、粗径50μm以下のフィラーを使用するとよい。
この粒径の好ましい範囲は、好ましくは30μm以下、
より好ましくは20μm以下、更には10μm以下であ
る。50μmを越えると、電子部品の電極間の隙間にフ
ィラーが詰まりやすくなり、充填樹脂の充填不良により
局所的に熱膨張係数の極端に異なる部分が発生する。ま
た、表面を平坦化するために研磨する際に、フィラーが
脱粒して大きな凹部が発生し、その後のメッキによる微
細配線の形成を妨げる。フィラー径の下限値としては、
0.1μm以上がよい。これよりも細かいと、充填樹脂
の流動性が確保しにくくなる。好ましくは0.3μm以
上、更に好ましくは0.5μm以上がよい。充填樹脂の
低粘度、高充填化を達成するためには、粒度分布を広く
するとよい。
【0027】無機フィラーの表面は、必要に応じてカッ
プリング剤にて表面処理するとよい。無機フィラーの樹
脂成分との濡れ性が良好になり、充填樹脂の流動性を良
好にできるからである。カップリング剤の種類として
は、シラン系、チタン系、アルミニウム系等が用いられ
る。
【0028】酸化剤に実質的に溶解しない成分として
は、他に硬化促進剤、シリコンオイル、反応性シリコン
ゲル、反応性希釈剤、消泡剤等、改質剤等を用いること
ができる。充填樹脂に熱硬化性樹脂を含む場合は、硬化
剤の添加が必要である。硬化剤の種類に特に制限はない
が、イミダゾール系、アミン系、酸無水物系、ノボラッ
ク樹脂系等を用いると良い。特に熱硬化性樹脂としてエ
ポキシ樹脂を用いた場合は、イミダゾール系、アミン系
や酸無水物系等の液状硬化剤を用いると、充填樹脂の低
粘度化が容易なため、無機フィラー等の充填材を添加す
る際に有効でよい。
【0029】さて充填樹脂は、少なくとも配線との接触
界面において粗化されているとよい。粗化面の細かい凹
凸が、無電解メッキにより形成される配線との密着性を
高めるアンカー効果を奏するからである。粗化面は、表
面粗度Rzが0.1〜15μmになるように調整するの
がよい。好ましくは0.5〜10μm、より好ましくは
1〜8μm、更に好ましくは3〜7μm、特には5〜7
μmである.配線は、この粗化面の細かい凹凸に実質的
に食い込んでいるのがよい。配線が凹凸に実質的に食い
込んでいないような徹細な隙間や密着不良部があると、
信頼性試験において配線フクレが発生しやすくなるから
である。
【0030】無機フィラーを充填樹脂に含有させること
は、充填樹脂に対する粗化後の表面形状(凹凸)を調整
する上でも意義がある。即ち、充填樹脂は、少なくとも
一種類の無機フィラーを含むものであり、且つ、その無
機フィラーの含有量が35〜65体積%の範囲(好まし
くは40〜60体積%、より好ましくは40〜50体積
%)であるとよい。充填樹脂と配線層との界面が形成す
る凹凸の十点平均粗さRzが所定の範囲となる様に調製
するとともに、無機フィラーの含有量を所定の範囲に規
定することで、配線層の密着性を得るために必要なアン
カー効果がより効果的に得られるとともに、粗化処理後
の充填樹脂の形状保持を図って、配線層の下部に過大な
大きさの空孔等の潜在的欠陥の発生を抑制できる利点が
ある。
【0031】そして特に、熱硬化性樹脂とその硬化剤と
少なくとも一種類の無機フィラーとを含む充填樹脂であ
って、その熱硬化性樹脂がビスフェノールエポキシ樹
脂、ナフタレン型エポキシ樹脂及びフェノールノボラッ
ク樹脂から選ばれる少なくとも一種であり、その無機フ
ィラーの含有量が35〜65体積%であり、その硬化剤
が酸無水物系の硬化剤である充填樹脂を用いるとよい。
配線層の充填樹脂に対する密着力を向上できるととも
に、耐熱衝撃試験、耐水性試験などの信頼性試験におい
て高い信頼性が得られるからである。
【0032】次に請求項11記載の電子部品は、電子部
品本体と、該電子部品本体からはみ出して形成された外
部接続部とを有する電子部品であって、前記外部接続部
は、複数の導体層を積層して形成され、最外層の導体層
の厚みは、内層の導体層の厚みよりも厚いことを特徴と
する。
【0033】即ち、上記請求項1〜請求項10の発明に
おいては、外部接続部が電子部品本体からある程度の高
さをもって、はみ出るよう構成される必要があり、その
際には、しかも電子部品本体の大きさと配線基板本体の
厚さとの関係も考慮されなければならない。この条件を
満足するには、電子部品の製造時から、外部接続部の大
きさを予め規定しておくことも考えられるが、それでは
コストが嵩む。
【0034】そこで、請求項11の様に、配線基板に内
蔵するための電子部品(即ち、配線基板本体の収容部に
収容するための電子部品)としては、その外部接続部を
複数層(例えば2層)の導体層で形成すると良く、そう
すれば、最外層を形成する際に、その厚さを制御するこ
とによって、容易に、上記条件を満足することができ
る。
【0035】そして特に、請求項12に記載の様に、外
部接続部を、電子部品本体から30μm以上100μm
以下、はみ出して形成すると好ましい。請求項12の電
子部品によれば、後述の実験からも分かるように、電子
部品本体が誤って削られたり、電子部品本体を覆う充填
樹脂の剥離や割れが発生することを防止できる。また、
配置工程において、外部接続部の上端が第1主面よりも
上側に位置すると共に、電子部品本体の上端が第1主面
よりも下側に位置するように電子部品を配置することが
容易となる。
【0036】次に請求項13記載の電子部品において
は、前記導体層のうちの最外層は、メッキにより形成さ
れたことを特徴とする。請求項13の電子部品によれ
ば、最外層をメッキにて形成することとしていることか
ら、その厚さの調整が容易である。
【0037】なお、請求項11、12、13の発明は、
請求項14の様にコンデンサ素子に適用することができ
る。また、電子部品の電極の表面は、粗度Rzが0.3
〜20μmになるように粗化処理されているとよい。電
子部品の電極の表面の粗度Rzは、0.5〜1.0μm
がより好ましく、0.5〜5μmが更に好ましい。充填
樹脂が電極表面の凹凸に食い込んで、密着性を向上させ
るアンカー効果を奏するからである。粗度Rzの制御に
ついては、特に制約はなく、マイクロエッチング法や黒
化処理等の公知の方法で行えばよい。
【0038】
【発明の実施の形態】以下に、本発明の実施例を図面と
共に説明する。図1(a)は、実施例の方法により製造
される配線基板1の内部構成を説明する図である。な
お、本実施例の配線基板1は、分割により複数の回路基
板(縦横約40mm×40mm)となる多数個取りの配
線基板(縦横約330mm×330mm)である。
【0039】図1(a)に示すように、この配線基板1
においては、厚さ0.8mm程の、ガラス−エポキシ樹
脂複合材料製の絶縁性基板である配線基板本体3の表裏
の両面(第1主面3a及び第2主面3b)には、厚さ約
25μm程度の第1導体層5a,5bが形成されてい
る。
【0040】配線基板本体3には、両主面3a,3bの
一方から他方に貫通する貫通孔9の内壁にメッキが施さ
れた直径約250μm程度のスルーホール11が形成さ
れている。このスルーホール11により、第1主面3a
上の第1導体層5aと第2主面3b上の第1導体層5b
とは相互に接続されている。なお、スルーホール11の
内部には樹脂が充填されている。
【0041】また、配線基板本体3には電子部品を配置
する「収容部」としての貫通孔21(縦横約12mm×
12mm)が形成されており、その内部には電子部品と
して複数のコンデンサ素子13(約3.2mm×1.6
mm×0.7mm)が設けられている。コンデンサ素子
13は、BaTiO3を主成分とする高誘電体セラミッ
クから成る素子本体(電子部品本体)15と、Cuから
なる外部接続部14と、Niからなる内部電極層(図1
では図示しない)から構成されている。
【0042】貫通孔21の内部において、コンデンサ素
子13は、硬化した充填樹脂4により固定されている。
コンデンサ素子13は、配線基板1に設けられることと
なるICチップ16にて発生されるスイッチングノイズ
の抑制や、またICチップ16に供給すべき動作電源電
圧の安定化などを図るためのものである。
【0043】そして第1導体層5a,5bの上には、第
1層間絶縁層103a,103b(厚さ約30μm程
度)が積層され、更に、第1層間絶縁層103a,10
3bの上には、第2導体層105a,105b(厚さ約
15μm程度。幅約25μm程度)が形成されている。
即ち、この第1導体層5a(5b)と第2導体層105
a(105b)とは、第1層間絶縁層103a(103
b)を間に挟んで積層されている。また第1導体層5a
(5b)と第2導体層105a(105b)とは、第1
層間絶縁層103a(103b)に形成された開口径約
50μm程度のフィルドビア104a(104b)、1
15a(115b)により接続されている。このフィル
ドビア104a(104b)、115a(115b)
は、請求項の「バイアホール導体」に相当する。
【0044】そして第2導体層105a,105bの上
には更に第2層間絶縁層107a,107bが積層され
ている。この内、第1主面3a側の第2層間絶縁層10
7aの上には、破線で示すICチップ16と配線基板1
の配線とを接続するためフリップチップパッド111が
多数形成され、各フリップチップパッド111上には、
高温はんだから成る略半球状のフリップチップバンプ1
12が形成されている。なお第1主面3a側の第2層間
絶縁層107a上において、フリップチップパッド11
1の周囲には、フリップチップバンプ112の形成時
に、フリップチップパッド111の周囲に半田が流れ出
すのを防ぐためのソルダレジスト層109a(厚さ約2
0μm程度)が形成されている。
【0045】一方、第2主面側の第2層間絶縁層107
bの上には、マザーボードなどの他の配線基板の配線
と、当該配線基板1の配線と接続するためのLGAパッ
ド113が多数形成されている。そして、第2主面3b
側の第2層間絶縁層107b上において、LGAパッド
113の周囲にもソルダレジスト層109bが形成され
ている。
【0046】なお、第1主面3a側において第2導体層
105aとフリップチップパッド111とは、第2層間
絶縁層107aに形成されたフィルドビア117aによ
り互いに接続されている。そして、第2主面3b側にお
いて、第2導体層105bとLGAパッド113とは、
第2層間絶縁層107bに形成されたフィルドビア11
7bを介して互いに接続されている。この様に層間接続
にフィルドビアを用いることで、コンデンサ素子の外部
接続部14とフリップチップパッド111を一直線で結
ぶことができる(即ち、スタックトビアを形成でき
る)。そのため、ICチップ16とコンデンサ素子13
とを短い距離で結ぶことが可能となり、電気的特性の向
上を図ることが可能となる。
【0047】配線基板1は後述の各工程を経た後、タイ
シング加工等により分割され、複数の回路基板となる。
さて、本実施例においては、外部接続部14は、素子本
体15の一部表面にCuにて形成された外部電極層30
と、この外部電極層30を覆うようにCuにて形成され
た外部接続層31との2層の導体層から構成されてい
る。即ち、外部接続層31が、外部接続部14を構成す
る導体層のうちの最外層を構成している。そして、外部
接続層31が、外部接続部14の上端部14aおよび下
端部14bを構成している。
【0048】また、第1導体層5aもCuにより形成さ
れている。この様に電子部品(コンデンサ素子13)の
外部接続部14(外部電極層30および外部接続層3
1)と配線基板1の配線とを同一材料(即ちCu)によ
り形成されることで、ICチップの半田リフロー時など
に発生し易い熱応力を緩和でき、断線が生じる可能性を
低くすることができる。
【0049】外部接続部14は、その上端(図1(b)
中、A1で示す)が素子本体15の上端(C1で示す)
から50μm程度高く突出するよう形成されている。そ
して、外部接続部14の上端(A1)は、配線基板本体
3の第1主面3aを基準面(B1で示す)として上側に
位置していると共に、素子本体15の上端(C1で示
す)は、第1主面3aを基準面(B1)として下側に位
置している。
【0050】また、外部接続部14は、その下端(図1
(b)中、A2で示す)部分についても、素子本体15
の下端(C2で示す)から45μm程度高く突出するよ
う形成されている。そして外部接続部14の下端(A
2)は、第2主面3bを基準面(B2で示す)として下
側に位置していると共に、素子本体15の下端(C2で
示す)は、第2主面3bを基準面(B2)として上側に
位置している。
【0051】この外部接続部14は、図2のようにして
形成される。図2(a)は、公知のコンデンサ素子を示
す図であり、素子本体15の内部には、Niを主成分と
する内部電極33が設けられている。具体的には、2つ
の外部電極層30の内、一の外部電極層30に接続され
た内部電極33群と、他の外部電極層30に接続された
内部電極33群が、BaTiO3の高誘電体セラミック
を間に介して互い違いに積層されている。
【0052】この様なコンデンサ素子は、高誘電体セラ
ミックグリーンシート上にNiを印刷したものを多数積
み重ねてプレス圧着し、これを焼成した後、外部電極層
30を印刷し焼き付けることにより、構成される。この
様に内部電極33に接続された外部電極層30は、その
まま外部の配線に接続することも可能であるが、その厚
さは薄い(本実施例では約10μm)。そのため、外部
接続部14を外部電極層30のみで構成すると、その上
端(A1)を第1主面3aの上端面(B1)より高くす
るとともに、素子本体15の上端(C1)を第1主面3
aの上端面(B1)より低くすることが困難である。
【0053】そこで、本実施例では、図2(b)に示す
様に、外部電極層30の上に、更に導体層としての外部
接続層31を形成する。外部接続層31は、バレルメッ
キにより、外部電極層30の表面に形成する。具体的に
は、図2(a)に示したコンデンサ素子(外部電極層3
0を含む)の表面を、室温(約20℃)にて約60秒間
酸活性化し、2回の水洗を施した後、これを室温(約2
0℃)にて約15秒間酸浸漬し、さらに2回の水洗を施
す。その後、所定条件(25℃、2A/dm2、4時
間)の下、電解メッキ(硫酸銅メッキ)によって、外部
電極層30の表面に、厚さ約70μmのCu層(即ち、
外部接続層31)を形成し、2回の水洗を行った後、8
0℃にて約1時間乾燥させる。
【0054】こうして、Cuからなる外部接続層31が
形成されるが、その結果、外部接続部14は、その上端
14aおよび下端14bにおいて、素子本体15から5
0μm程度突出した状態とされる。なお電解メッキにお
いては、メディアとしてFe球を使用したが、表面にC
uメッキを施した樹脂ボールを使用するなど様々な方法
をもちいることができる。
【0055】さて、以上の構成のコンデンサ素子13を
内蔵した配線基板1を、どの様に製造するか、その方法
について、図3を参照しながら説明する。図3は、1つ
の貫通孔21の近傍を拡大して示している。図3(a)
に示す様に、配線基板本体3としては、予め銅張積層板
の一部として構成されたものを使用すると好ましい。銅
張積層板は、樹脂製の絶縁性基板の両面に銅箔を載せ、
加熱および加圧により、絶縁性基板に銅からなる導体層
20a,20bを積層したものである。なお、配線基板
本体3として、こうした導体層20a,20bが積層さ
れていない絶縁性基板を使用しても良い。
【0056】そして、この配線基板本体3に、スルーホ
ール11を構成するための貫通孔9を多数個形成(例え
ばドリルにより)すると共に、コンデンサ素子13を配
置するための貫通孔21を形成(例えばパンチングによ
り)する。貫通孔9や、貫通孔21は、レーザ(CO
2、YAG、エキシマ等)で穿孔することとすれば、径
を小さくすることも可能である。なお、図1(a)に示
す他、配線基板1には、多数の貫通孔21が形成され
る。
【0057】次に図3(b)に示す様に、電子部品配設
用の貫通孔21の開口部の一方(第2主面3b側の開口
部21a)を、片面にシリコン系の粘着剤24を有する
ポリイミドからなるシート材23で覆う。その際、粘着
剤24を有する面23aが配線基板本体3側に向けら
れ、シート材23は配線基板本体3に張り付けられる。
【0058】このとき、粘着剤24は、貫通孔21の内
側に露出する。また、配線基板1には多数の貫通孔21
が形成されているが、これらの開口部21aを1枚のシ
ート材23で覆う。シート材23で貫通孔21を塞いだ
後、図3(c)に示す様に、コンデンサ素子13を、粘
着剤24を介してシート材23に粘着するよう、貫通孔
21の内部に配置する。なお、これが、請求項の「配置
工程」に相当する。
【0059】この際、コンデンサ素子13は、その外部
接続部14の部分にてシート材23に粘着すると共に、
その素子本体15とシート材23との間には充填樹脂4
が流入可能な隙間が形成されるよう配置される。また、
外部接続部14は互いに反対方向に向いている端部14
a,14bを備えており、各端部14a,14bが夫々
第1主面3a側、第2主面3b側に向けられる。ここで
は、第1主面3a方向に向けられる端部が上端部14a
であり、第2主面3b側に向けられる端部が下端部14
bである。
【0060】また、コンデンサ素子13を貫通孔21内
に配置する際、コンデンサ素子13の位置は、次の様に
調整される。即ち、外部接続部14の上端(図3(c)
中、A1で示す)が第1主面3aを基準面(B1で示
す)として上側に位置し、素子本体15の上端(C1で
示す)は、第1主面3aを基準面(B1)として下側に
位置し、そして、外部接続部14の下端(A2で示す)
が第2主面3bを基準面(B2で示す)として下側に位
置し、更に、素子本体15の下端(C2で示す)が第2
主面3bを基準面(B2)として上側に位置する。この
ような位置関係が形成されるようコンデンサ素子13を
配設するのである。
【0061】以上の様にして貫通孔21の内部にコンデ
ンサ素子13を配置した状態とした上で、図3(d)の
様に、貫通孔21の内部に充填樹脂4を注入し、充填樹
脂4を硬化させる。これは、請求項の「固定工程」に相
当する。これにより、配線基板本体3の内部に電子部品
としてのコンデンサ素子13が埋設されることとなる。
また、コンデンサ素子13の素子本体15とシート材2
3との間にも、充填樹脂4が充填される。充填樹脂4を
貫通孔21に注入した後、硬化させる前には、充填樹脂
4から真空脱泡により気泡を抜く。
【0062】充填樹脂4を硬化させるには、充填樹脂4
の種類に応じて様々な方法が考えられる。本実施例では
充填樹脂4として熱硬化性のエポキシ系樹脂を使用して
おり、加熱および乾燥により硬化(所謂キュア)させ
る。具体的には、貫通孔21に充填した充填樹脂4を、
1時間〜3時間程、100℃〜120℃の温度に保つこ
とによってキュアを行う。
【0063】なお、充填樹脂4には、充填樹脂4よりも
熱膨張係数が小さいフィラー(例えばSiO2 等)を
混合しておくと好ましい。こうすることにより、充填樹
脂4とフィラーとの複合体としての熱膨張係数を精度良
くコントロールすることが可能となる。その結果、例え
ば、Cu等にて形成される配線(導体層)やSi等にて
形成されるICチップ16と配線基板1との間で、熱膨
張係数の整合をとり易くなり、配線基板1上に構成され
る配線の、熱に対する信頼性を向上させることができる
ことになる。
【0064】また、シート材23の表面においてコンデ
ンサ素子13を正確な位置に載置しても、その後注入さ
れる充填樹脂4に押されることにより、その位置がずれ
たり、傾いたりする可能性がある。そうすると、コンデ
ンサ素子13の外部接続部14と配線パターンとの接続
が困難となることも考えられる。
【0065】そこでコンデンサ素子13の位置の精度を
上げるには、シート材23の粘着力を高くした方が好ま
しい。シート材23として8.83N/25mmの粘着
力を有するものを使用したところ、7.1%のピース
(1ピースあたりコンデンサ素子13が8個)におい
て、シート材からの剥がれが確認された。このことか
ら、シート材23として、その粘着力が8.0N/25
mm以上であるものを用いることが望ましいと考えられ
る。この粘着力は、180°引きはがし法(JISZ0
237)により測定されるものである。また、この単位
[N/25mm]は、幅25mmのシート材を試料とし
て測定された力を意味する(以下同様)。
【0066】この様にシート材23の粘着力が高けれ
ば、コンデンサ素子13が配置された貫通孔21に充填
樹脂4を注入する際も、コンデンサ素子13が動きにく
くなり、その位置の精度を高めることができる。また、
シート材23は、機械的強度の高いものである方が好ま
しい。シート材23の強度が低すぎると、その表面にコ
ンデンサ素子13を載置する際にシート材23が変形し
コンデンサ素子13の位置ずれが生じるなどの不具合が
生じるからである。具体的には、シート材23として
は、その引張強さ(JIS Z0237)が100N/
25mm以上であるもの(より好ましくは150N/2
5mm以上)を用いるとよい。
【0067】素子本体15(即ち電子部品本体)とシー
ト材23との間に充填樹脂4が流入可能な隙間が形成さ
れる様にするには、シート材23として、シート材23
の表面の粘着剤24の厚みが、電極の高さ(後述する)
よりも小さいものを用いた方がよい。たとえば、コンデ
ンサ素子13(即ち電子部品)として、「電極の高さ」
が30μm〜70μmであるものを内蔵させる場合に
は、粘着剤24の厚さは70μm未満であることが必要
である。粘着剤24の厚みが70μm以上になると、外
部接続部14が粘着剤24に埋まった場合に、充填樹脂
4が流入できる隙間を素子本体15とシート材23との
間に確保することが難しくなるためである。
【0068】また、シート材23の表面の粘着剤24の
厚みが小さいと、所定の粘着力が得られ難くなる。その
ため、所定の粘着力を確保するためには、粘着剤24の
厚みは15μm以上であることが望ましい。つまり、シ
ート材23としては、粘着剤24の厚さが15μm以上
70μm未満であるものを用いるとよい。
【0069】さて充填樹脂4を硬化させた後、次に、シ
ート材23を、コンデンサ素子13の外部接続部14、
充填樹脂4および配線基板本体3(詳しくは、導体層2
0a)から除去し、その後、充填樹脂4および配線基板
本体3の各主面3a,3bを、ベルトサンダーにより研
磨する(図3(e))。これは、請求項の「研磨工程」
に相当する。
【0070】第1主面3a側における充填樹脂4の研磨
によって、外部接続部14の上端部14aが、第1主面
3a側から充填樹脂4の外部に露出される。第2主面3
b側からは、シート材23の除去によって、外部接続部
14の下端部14bが、充填樹脂4の外部に露出され
る。また、コンデンサ素子13の素子本体15は、充填
樹脂4の中に埋没した状態となっている。
【0071】また、各主面3a,3bの研磨の際には、
コンデンサ素子13の周囲に形成した充填樹脂4が平坦
化されると共に、導体層20a,20bの表面と充填樹
脂4の表面との高さが揃えられる。即ち、第1主面3a
側において、導体層20aと充填樹脂4とが同一平面を
なすと共に、第2主面3b側においても導体層20bと
充填樹脂4とが同一平面をなすこととなる。その結果、
両主面3a,3b上には、周知のビルドアップ法によ
り、平坦な導体層および層間絶縁層を形成することが可
能となる。
【0072】また配線基板本体3として、導体層20
a,20bが積層されていない絶縁性基板を使用した場
合には、研磨の結果、第1主面3aおよび第2主面3b
の表面と充填樹脂4の表面との高さが揃えられる。即
ち、第1主面3aと充填樹脂4とが同一平面をなすと共
に、第2主面3bと充填樹脂4とが同一平面をなすこと
となる。
【0073】なお、充填樹脂4の研磨に使用する研磨布
紙は、目の細かさが#400のものを使用したが、好ま
しくは#320又は#320よりも目の細かい研磨布紙
を使用すればよく、特に#320以上#600以下の研
磨布紙を用いると更に好ましい。理由は次の如くであ
る。
【0074】即ち表1に示す様に、#120、#240
の研磨布紙にて充填樹脂4の研削を行ったところ、導体
層20a、20bが剥げたり、導体層20a、20bの
表面にキズが見られた。また、#800の研磨布紙を用
いたところ、導体層20a、20bにはキズが見られな
かったが、一部に剥げが生じたためである。これは、研
磨布紙の目が細かくなると、樹脂が削れ難くなるにもか
かわらず、その分、金属部分(本実施例では、Cu)が
相対的に削れ易くなり、導体層に剥離が生じてしまうと
考えられる。
【0075】
【表1】
【0076】尚、表1において、○は良好、×は不良を
示す。また本実施例では、シート材23の粘着剤24と
してシリコン系のものを使用したが、これは、次のよう
な実験に基づいている。表2は、シート材(基材)と粘
着剤との種々の組み合わせについて、硬化した充填樹脂
4からの剥がし易さ、およびシート材の耐熱性(200
℃の環境における変形、変質の有無)について調べた結
果を示している。この実験において、充填樹脂4として
はエポキシ樹脂を使用し、これにシリカフィラーを混入
したものを用いた。
【0077】
【表2】
【0078】尚、表2において、○は良好、×は不良、
−は未確認であることを示す。表2に示す様に、基材が
ポリエステルまたはポリイミドであると、シート材23
は耐熱性に優れたものとなり変形や変質がなく、また、
粘着剤がシリコン系である場合には、充填樹脂の硬化後
に剥がし易いことがわかる。
【0079】本実施例では、シート材23の基材として
ポリイミドを用い、かつシリコン系の粘着剤24を用い
ているので、充填樹脂4を熱硬化させる際にシート材2
3に変形がなく、そのためシート材23上に配置した電
子部品(コンデンサ素子13)の位置ずれが少なく、高
い位置精度で電子部品を配線基板本体3内に設けること
ができる。また硬化した充填樹脂4からシート材23を
剥がしやすいため、シート材23の一部が残渣となって
後のビルドアップ工程に支障をきたすことを防ぐことが
できる。
【0080】さて、以上の様に各主面3a,3b側を研
磨した後、次に図3(f)に示す様に、スルーホール1
1の形成、及び、各主面3a,3b上への第1導体層5
a,5bの形成を行う。第1導体層5a,5bの形成
は、次の様にして行われる。即ち、貫通孔21内にコン
デンサ素子13を内蔵した配線基板本体3全体に、Cu
にて無電解メッキを施した後、更にCuにて電解メッキ
を施すことにより、配線基板本体3全体にパネルめっき
を行う。そして、エッチングによって導体層の不要部分
を除去することにより、第1導体層5a,5bを形成す
る。
【0081】なお、パネルめっきの際には、コンデンサ
素子13の外部接続部14の露出部分にもメッキが形成
される。即ち、外部接続部14は、メッキにより、配線
基板1の配線(ここでは、第1導体層5a,5b)と接
続されることになる。しかも、その接続は、配線の形成
と同時に実現される。
【0082】この様にコンデンサ素子13の外部接続部
14と導体層との接続をメッキにより行うため、以下の
効果がある。即ち、半田によりコンデンサ素子13を実
装するときには、半田実装のための受けランドを形成す
るために所定の面積(例えば460μm×900μm)
を必要とし、コンデンサ素子13の実装密度を高くする
上での制限となる。これに対して、コンデンサ素子13
の外部接続部14と導体層との接続をメッキにより行う
と、受けランドを形成する必要がなく、しかも外部接続
部14のうち導体層との接続に必要な面積は小さいので
(例えば300μm×100μm)、コンデンサ素子1
3を高密度に実装できる。
【0083】また、メッキにより配線形成と同時にコン
デンサ素子13の外部接続部14と導体層との接続を図
ることができ、半田印刷という工程を省略できるため、
安価に実装可能である。また、半田リフローによるコン
デンサ素子13のダメージをなくすことができる。
【0084】また、上記のパネルめっきの際には、貫通
孔9の内周面にもメッキ層を形成し、その後貫通孔9内
部に樹脂を充填し硬化させることにより、スルーホール
11を形成する(図3(f))。なお、配線基板本体3
に貫通孔9を形成し、内周面にメッキ層を形成し、樹脂
を充填した後、貫通孔を形成し、同様にコンデンサ素子
13を内蔵しても良い。
【0085】以上の様な第1導体層5a,5bの形成
後、第1主面3a側及び第2主面3b側において、充填
樹脂4、第1導体層5a,5b並びに上端部14a及び
下端部14bの上に、エポキシ樹脂を主成分とするフィ
ルム化された感光性樹脂を貼付する。そして、この感光
性樹脂を露光・現像することにより、上端部14a及び
下端部14bを露出すべき位置にビアホールを形成し、
感光性樹脂を硬化させて、第1層間絶縁層103a,1
03bを形成する。なお、ビアホールは、第1層間絶縁
層103a,103bを感光性のない樹脂で形成した
後、レーザなどを用いて穿設しても良い。
【0086】さらに、Cuにて無電解メッキおよび電解
メッキを施し、第1層間絶縁層103a、103bに形
成したビアホールに導電体を充填すると共に、パネルメ
ッキを行ってメッキ層を形成する。このメッキ層の上に
ドライフィルムを貼り付け、露光現像してエッチングレ
ジストを形成し、メッキ層の内の不要部分をエッチング
により除去する。これにより、第2導体層105a、1
05bから成る配線が形成される。なお、導体層の形成
には、周知のサブトラクティブ法の他、フルアディティ
ブ法やセミアディティブ法を用いてもよい。
【0087】以降は、同様にして第2層間絶縁層107
a,107b、フィルドビア117a,117b、フリ
ップチップパッド111(LGAパッド113)を順に
形成し、その後ソルダレジスト層109a,109bを
形成する。そして、ソルダレジスト層109aから露出
したフリップチップパッド111の上には、Ni−Au
メッキ層を形成し、更にハンダペーストを塗布しリフロ
ーすることで、フリップチップバンプ112を形成す
る。以上、第1導体層5a,5b、第2導体層105
a、105bなどを形成する工程が、請求項の「配線形
成工程」に相当する。なお、フィルドビア117a,1
17bの一部は、フィルドビア115a,115b等の
直上に形成される。
【0088】以上の様にして、図1に示す構造の配線基
板1が完成されるが、LGAパッド113の表面には、
酸化防止のためにNi−Auメッキ層を形成すると良
い。なお、本実施例において、外部接続部14の上端1
4aおよび下端14bにおいて、素子本体15から50
μm程度突出するように形成されるものとして説明した
が、これは発明者らによる試験結果に基づいている。即
ち、外部接続部14の上端14aおよび下端14bにお
ける、素子本体15からの突出の高さ(以下「電極の高
さ」という)を変え、上記の工程により配線基板の製造
を行ったところ、表3に示す結果が得られた。
【0089】
【表3】
【0090】表3は、「電極の高さ」が夫々10μm,
15μm,30μm,60μm,100μm,120μ
mとされた試料(コンデンサ素子13)を用いた場合に
おいて、研磨工程後における不具合の発生状況と、第1
導体層5a,5bを形成するためのメッキ工程後におけ
る不具合の発生状況を示している。
【0091】研磨工程後における不具合とは、例えば、
素子本体15が充填樹脂4の外部に露出したり、誤って
研磨されるといったものであるとか、また素子本体15
を覆っている充填樹脂4が割れるといったものである。
また、メッキ工程後における不具合とは、例えば素子本
体15を覆っている充填樹脂4の浮き、脱落が発生した
り、或いは電極間の短絡(同じコンデンサ素子13の外
部接続部14の間における短絡、又は異なるコンデンサ
素子13の外部接続部14の間における短絡)が発生し
たりするといったものである。
【0092】表3に示す様に、「電極の高さ」が10μ
mである場合、研磨工程により88%の割合で不具合が
生じた。また、「電極の高さ」が15μmである場合
は、研磨工程により62%の割合で不具合が生じ、そし
て、研磨工程後には問題がなかった物のうちの6%が、
メッキ工程後に不具合を生じた。
【0093】また「電極の高さ」が120μmである場
合、メッキ工程後に電極間(特に同じコンデンサ素子1
3の外部接続部14の間)が短絡するという不具合が発
生しやすくなった。これらの結果に対して、「電極の高
さ」が30μm,60μm,100μmである試料につ
いては、上記の様な不具合は、研磨工程後においても、
メッキ工程後においても見られなかった。こうしたこと
から、「電極の高さ」を、本実施例では50μmとした
のである。
【0094】以上説明した本実施例の製造方法によれ
ば、以下の効果(1)〜(9)を奏する。 (1)外部接続部14の上端(即ち上端部14a)は、
第1主面3aよりも上側にあることから、充填樹脂4内
に外部接続部14の上端が埋まり難い。仮に埋まってし
まっても、充填樹脂4を研磨することにより、第1主面
3a側に容易に外部接続部14を露出させることができ
る。また、素子本体15の上端は、第1主面3aよりも
下側にあるので、第1主面3a側において充填樹脂4を
研磨する際に、素子本体15が削られる畏れが少ない。
【0095】(2)外部接続部14の直上に、フィルド
ビア115a,115b(バイアホール導体)が形成さ
れていることから、ICチップなど配線基板表面に設け
られる素子と、当該内蔵した電子部品との接続経路が短
くなり、ノイズの侵入を抑制するなど、電気的特性が向
上する。また、フィルドビア115a,115bの更に
直上にフィルドビア117a,117b(バイアホール
導体)が形成されているから、電気的特性が更に向上す
る。
【0096】(3)外部接続部14の下端(即ち下端部
14b)は、第2主面3bよりも下側にあることから、
充填樹脂4内に外部接続部14の上端が埋まり難い。仮
に埋まってしまっても、充填樹脂4を研磨することによ
り、第1主面3a側に容易に外部接続部14を露出させ
ることができる。そして、素子本体15の上端は、第1
主面3aを基準として上側にあることから、充填樹脂4
の第2主面3b側を研磨する際に、素子本体15が削ら
れ損傷する畏れも少ない。
【0097】(4)#400の研磨布紙を用いて充填樹
脂4を研磨したので、配線基板本体3の表面や導体層2
0a、20bにキズが付きにくい。そのため、例えばビ
ルドアップ法などの、配線形成を支障なく行うことがで
きる。 (5)#400の研磨布紙を用いて充填樹脂4を研磨し
たので、導体層20a、20bの剥離を生じさせる可能
性が少ない。
【0098】(6)外部接続部14を複数層(本実施例
では2層)の導体層、即ち外部電極層30および外部接
続層31で形成するので、容易に、コンデンサ素子本体
15からの外部接続部14の高さを稼ぐことができる。 (7)外部接続層31(最外層)をメッキにて形成する
こととしていることから、その厚さの調整が容易であ
る。
【0099】(8)外部電極層30および外部接続層3
1を同一の材料(Cu)で形成し、しかも、その材料を
第1配線層5a,5b、フィルドビア105a、105
b…などの、配線基板1の内部配線と同一としているこ
とから、熱応力の発生による断線を抑制できる。
【0100】(9)「電極の高さ」を充分に大きくとっ
たため、素子本体15が研磨されて損傷したり、充填樹
脂4のうち素子本体15を覆う部分に割れや剥がれが生
じたりすることがない。また、電子部品13をシート材
23の上に配置した際、素子本体15とシート材23と
の間には、充填樹脂4が流入するための隙間を充分大き
く形成できることとなり、素子本体15の表面に充填樹
脂4にて覆われない部分が生じることを防止できる。こ
の様に、素子本体15の保護を確実に図ることができ、
電子部品13の電気的特性の信頼性を高めることができ
る。
【0101】以上、本発明の一実施例について説明した
が、本発明は上記実施例に限定される物ではなく、例え
ば、以下の様な種々の態様も本発明の技術的範囲に属す
る。例えば、上記実施例では、各貫通孔21にコンデン
サ素子13を複数内蔵するものとして図示して説明した
が、これに限らず単数のコンデンサ素子13を内蔵して
もよい。
【0102】また、上記実施例では、収容部として、貫
通孔21を例にとって説明したが、これに限られるもの
ではなく、凹部に電子部品を収容する場合にも本発明を
適用できる。また、上記実施例では、コンデンサ素子1
3において、その外部接続部14を、外部電極層30と
外部接続層31の2層により形成するものとして説明し
たが、これに限られるものではない。
【0103】例えば、図4(a)に示す様な構成のもの
でも良く、これは次のようにして構成することができ
る。まず、素子本体215の側面に外部電極層230を
Cuペーストの印刷により形成する。但し、そのとき、
素子本体215の側面においては厚く形成できるが、配
線基板1の配線(例えば第1導体層5aなど)と接続す
べき部位(図4では上端)においては十分な厚さ(即
ち、素子本体215からの高さ)が得られない場合があ
る。そうした場合には、図4(b)の様に、当該部位
に、例えばCuペースト232を更に付着させ、盛り上
げるようにして、十分な厚みを得るようにする。その
後、図2と共に上述した如く、Niメッキを施し、外部
接続層231(例えば2μm程度)を形成する。これに
より、外部接続部214の上端部214aを、素子本体
215から60μm程度突出して形成する。
【0104】Cuペーストを付着させる部位は、上下両
端である必要はなく、図4(c)の様に、片側のみでも
よい。即ち、上記実施例では、外部接続部14は、その
上端14aおよび下端14bにおいて素子本体15から
充分高く突出するよう形成されたものとして説明した
が、これに限られるものではない。
【0105】こうしたコンデンサ素子213の場合、こ
れを配線基板1に内蔵するには、図6に示す工程を採用
すればよい。使用する配線基板本体3は、図3(a)に
示したものと同様のものである。そして、図3(a)と
共に説明した様に、配線基板本体3に、スルーホール1
1を構成するための貫通孔9を多数個形成(例えばドリ
ルにより)すると共に、コンデンサ素子13を配置する
ための貫通孔21を形成(例えばパンチングにより)す
る。
【0106】そして図6(a)に示すように、電子部品
配設用の貫通孔21の開口部の一方を、片面にシリコン
系の粘着剤24を有するポリイミドからなるシート材2
3で覆う。なお、この図では、配線基板本体3を裏表反
転させ、第1主面3a側の開口部をシート材23で塞
ぐ。また、その際、上記と同様に、粘着剤24を有する
面23aが配線基板本体3側に向けられ、シート材23
は配線基板本体3(詳しくは、導体層20a)に張り付
けられる。
【0107】この様にシート材23で貫通孔21を塞い
だ後、図6(a)に示す様に、コンデンサ素子213
を、粘着剤24を介してシート材23に粘着するよう、
貫通孔21の内部に配置する。この際、コンデンサ素子
213の上下を逆にして、その外部接続部214の上端
214aにてシート材23に粘着すると共に、その素子
本体215とシート材23との間には充填樹脂4が流入
可能な隙間が形成されるよう配置する。しかも、外部接
続部14の上端(図6(a)中、A1で示す)が第1主
面3aを基準面(B1で示す)として下側に位置し、素
子本体15の上端(C1で示す)は、第1主面3aを基
準面(B1)として上側に位置するように、コンデンサ
素子213を配置する。
【0108】以上の様にして貫通孔21の内部にコンデ
ンサ素子213を配置した状態とした上で、図6(b)
の様に、貫通孔21の内部に充填樹脂4を注入し、充填
樹脂4を硬化させる。これにより、配線基板本体3の内
部に電子部品としてのコンデンサ素子13が埋設される
こととなる。また、コンデンサ素子213の素子本体2
15とシート材23との間にも、充填樹脂4が充填され
る。そして充填樹脂4を貫通孔21に注入した後、上記
実施例と同様にして、充填樹脂4から真空脱泡により気
泡を抜き、充填樹脂4を硬化させる。また、充填樹脂4
には、上記実施例と同様のものを用いればよい。
【0109】充填樹脂4を硬化させた後、次に、シート
材23を、コンデンサ素子213の外部接続部214、
充填樹脂4および配線基板本体3(詳しくは、導体層2
0a)から除去し、その後、充填樹脂4および配線基板
本体3の各主面3a,3bを、ベルトサンダーにより研
磨する(図6(c))。
【0110】シート材23の除去によって、第1主面3
a側からは、外部接続部214の上端部214aが、充
填樹脂4の外部に露出される。また、コンデンサ素子2
13の素子本体215は、充填樹脂4の中に埋没した状
態となっている。なお、このコンデンサ素子215の外
部接続部214は、配線基板本体3の厚みよりも短いた
め、図6(c)に示す様に、研磨工程後においても第2
主面3b側から外部接続部214bが露出しない。
【0111】そこで、次に図6(d)に示す様に、第2
主面3b側からレーザを照射することにより充填樹脂4
に穴204(バイアを形成するための穴)を穿設して、
外部接続部214の下端部214bを充填樹脂4の外部
に露出させる。そして、図6(e)に示す様に、各主面
3a,3b上への第1導体層5a,5bの形成、および
スルーホール11の形成を行う。これについては、上記
実施例と同様であり、パネルめっきの際には、コンデン
サ素子213の外部接続部14の露出部分にもメッキが
形成されるが、同時に、上記穴204にはメッキが充填
される。
【0112】第1導体層5a,5bの形成後の工程につ
いては、上記実施例と同様であるので説明を省略する
が、以上の様にして、図5に示す構成の配線基板を得る
ことができる。なお、図7に示す様に、例えば、ICチ
ップ16の搭載面側に向く側の端部(図7では上端)に
おいてのみ、素子本体215から突出するものとして外
部接続部14を構成しても良い。この構造の配線基板
は、図6と共に説明した製造工程から「第2主面3b側
におけるレーザによる穴開け」を除いた工程により得る
ことができる。
【0113】また、上記実施例では、電子部品として、
コンデンサ素子13を配線基板に内蔵するものとして説
明したが、これに限らず、チップ状の抵抗体、インダク
タ、フィルタ(SAWフィルタ、LCフィルタ等)、カ
プラ、ダイプレクサ、アンテナスイッチモジュール等の
受動部品や、トランジスタ、メモリ、ローノイズアンプ
(LNA)、FET等の能動部品など、各種の電子部品
を内蔵させてもよい。また、これらのうちで異種の電子
部品同士を同じ貫通孔内に内蔵してもよい。
【0114】また、上記実施例の説明においては、図3
(d)に示す様に、第1主面3a側(即ち、シート材2
3で貫通孔21を塞がない開口部の側)から、貫通孔2
1内に充填樹脂4を注入するものとして説明した。しか
し、充填樹脂4の粘性と貫通孔21内の隙間との関係に
よっては、貫通孔21内において、充填樹脂4が第2主
面3b側にまで十分行き渡らない可能性がある。貫通孔
21内における隙間とは、コンデンサ素子13同士の
間、或いはコンデンサ素子13と貫通孔21の内壁との
間、コンデンサ素子13の素子本体15と、シート材2
3との間などである。そこで、シート材23を剥がした
後、開口部21a側からも、充填樹脂4を貫通孔21内
に注入するとよい。そうすれば、隙間なく、確実に貫通
孔21に充填樹脂4を充填することができる。
【0115】また、上記実施例では、配線基板本体3の
材質として、ガラス−エポキシ樹脂複合材料を用いた
が、これに限られることなく、耐熱性、機械強度、可撓
性、加工の容易さ等を考慮して選択すればよい。従っ
て、例えばガラス織布、ガラス不織布などのガラス繊維
と、エポキシ樹脂、ポリイミド樹脂、BT樹脂等の樹脂
との複合材料であるガラス繊維−樹脂複合材料を用いる
ことができる。また、ポリイミド繊維などの有機繊維と
樹脂との複合材料、連続気孔を有するPTFEなど3次
元網目構造のフッ素系樹脂にエポキシ樹脂等の樹脂を含
浸させた樹脂−樹脂複合材料などを用いることができ
る。
【0116】また、配線基板本体としては、導体層(導
体パターン)が内蔵されている多層基板を用いてもよ
い。例えば、図8に示す配線基板の配線基板本体303
の内部には、導体層305a,305bが形成されてい
る。この配線基板本体303は、例えば図9の様な手順
により得ることができる。
【0117】まず、図9(a)に示す様な銅張積層板を
用意する。これは、例えば、BT樹脂、FR−4、FR
−5などからなる絶縁基板306の両面に銅を積層して
導体層305a、305bを形成したものである。この
絶縁基板306の両面に形成された銅製の導体層305
a、305bをエッチングすることにより、所要のパタ
ーンを形成する(図9(b)参照)。
【0118】次に銅張積層板の両面を粗化し、図9
(c)に示す様に、両面に絶縁材307a,307bを
ラミネートする。絶縁材307a、307bは、上記の
絶縁基板306を構成する樹脂とは異なる材料であって
も同じ材料であってもよく、例えばエポキシ樹脂など、
種々の樹脂のものを使用できる。この様にして、内部に
導体層305a,305bを有する配線基板本体303
を得ることができる。
【0119】次に、図9(d)に示す様に、ビアを形成
するための穴部308を絶縁材307a,307bにレ
ーザで形成したり、スルーホールを形成するためのスル
ーホール貫通孔309をレーザやドリルにより形成す
る。次に図9(e)に示す様に、パネルめっきを施すこ
とにより、絶縁材307a,307bの表面、穴部30
8の内面およびスルーホール貫通孔309の内周面に、
Cuからなるメッキ層312を形成し、そして、図9
(f)に示すように、スルーホール貫通孔309の内部
には、シリカフィラーを含有するエポキシ樹脂などの穴
埋樹脂314を充填し、硬化させる。この穴埋樹脂31
4は、絶縁材307a,307bの表面のメッキ層31
2と略同一面を形成するように研磨する。
【0120】電子部品を内蔵するためには、図9(g)
に示す様に、電子部品配置用貫通孔321を形成し、こ
の電子部品配置用貫通孔321の開口部をシート材23
で塞ぐ。そして図5と共に説明した手順によって、電子
部品を配線基板本体303に内蔵でき、更にビルドアッ
プ層を形成することができる。
【0121】また、例えば図10に示す様に、予め内部
に導体層405a,405bを有する配線基板本体40
3を用いてもよい。これを用いて図8と略同様な配線基
板を得るには、まず図10(a)に示す配線基板本体4
03に、スルーホール貫通孔407やビア形成用の穴部
(図示せず)などを形成する(図10(b))。次にパ
ネルめっきにより配線基板本体403の両面およびスル
ーホール貫通孔407の内周面にメッキ層409を積層
し(図10(c))、そしてスルーホール貫通孔407
の内部に穴埋樹脂411を充填する(図10(d))。
そして更に、電子部品配置用貫通孔421を形成する
(図10(e))。この後、電子部品配置用貫通孔32
1の開口部をシート材で塞ぎ、図5と共に説明した手順
によって、電子部品を配線基板本体403に内蔵でき、
更にビルドアップ層を形成することができる。
【0122】以上の様に、配線基板本体として、導体層
が内蔵されているものを用いると、配線基板本体の上に
積層すべき導体層の数を減らすことができる。例えば、
図1では、配線基板本体の両主面の上に導体層を3層ず
つ積層したものを示したが、これに対し、配線基板本体
として導体層を内蔵したものを用いた場合には、図8に
示す様に、両主面の上に積層すべき導体層の数が2層ず
つに減少している。
【0123】そのため、電子部品とICチップとの間の
導通経路を短くすることができ、ループインダクタン
ス、スイッチングノイズ、クロストークノイズなどの低
減、即ち、配線基板の電気的特性の向上を図ることが可
能となる。また、スルーホール貫通孔が配線基板本体を
貫通し、配線基板本体の両主面の上に積層すべき導体層
の数が2層ずつになっていることから、スタックトビア
(積み上げビア)を形成する必要がなくなる。そして、
スタックトビアが不要となるため、フィルドビア(導体
で完全に充填されたビア)を形成する必要がなくなり、
コンフォーマルビア(導体で完全には充填されないビ
ア)で足りることになるので、ビアの形成にかかるコス
トを抑制することができる。
【0124】なお、図8では、配線基板本体303の両
主面上に2層の導体層を積層するものとして示したが、
その層数はこれに限定されない。また、配線基板本体3
03の内部には2層の導体層305a,305bを有す
るものとして説明したが、その層数はこれに限定される
ものではない。
【0125】さて、上記実施例では、研磨布紙で充填樹
脂4を研磨するものとして説明したが、研磨布紙以外の
手段を用いても良いことは明らかである。また、上記実
施例では、第1層間絶縁層103a,103b、第2層
間絶縁層107a,107bとしてエポキシ樹脂を主成
分とするものを用いたが、耐熱性、パターン成形性等を
考慮して適宜選択すればよい。例えば、ポリイミド樹
脂、BT樹脂、PPE樹脂、連続気孔を有するPTFE
など3次元網目構造のフッ素系樹脂にエポキシ樹脂等の
樹脂を含浸させた樹脂−樹脂複合材料などを用いること
ができる。
【0126】また、上記実施例では、第1導体層5a,
5b、第2導体層105a,105b等を無電解Cuメ
ッキ及び電解メッキによって形成したが、他の材質、例
えばNi,Ni−Au等によって形成しても良く、さら
には、メッキによらず、導電性樹脂を塗布するなどの手
法によって形成しても良い。
【0127】また、上記実施例では、ICチップ16と
の接続のために、配線基板上面にフリップチップパッド
111やフリップチップバンプ112を多数設けた。し
かし、IC接続端子としては、接続するICチップに形
成された端子に応じて、適切な形態のものを使用すれば
良く、フリップチップバンプを形成したものの他、フリ
ップチップパッドのみのもの、或いはワイヤボンディン
グパッドやTAB接続用のパッドを形成したものなどが
挙げられる。また、フリップチップバンプの半田には、
Sn−Ag、Sn−Ag−Cu、Sn−Pb、Sn−S
b、Sn−Zn系等の半田を使用できる。
【0128】また、上記実施例では、コンデンサ素子1
3の素子本体15にBaTiO3を主成分とする高誘電
体セラミックを用いたが、この材質に限定されず、例え
ば、PbTiO3、PbZrO3、TiO2、SrTi
3、CaTiO3、MgTiO3、KNbO3、NaTi
3、KTaO3、RbTaO3、(Na1/2Bi1/2)T
iO3、Pb(Mg1/21/2)O3、(K1/2Bi1/2)T
iO3などが挙げられ、要求されるコンデンサの静電容
量その他に応じて適宜選択すればよい。
【0129】また、外部接続部14には、Cuを使用し
たが、素子本体15の材質等との適合性を考慮して選択
すれば良く、例えば、Pd、Pt、Ag、Ag−Pt、
Ag−Pd、Au、Ni等が挙げられる。さらに、高誘
電体セラミックを主成分とする誘電体層や Ag−Pd
等から成る電極層と、樹脂やCuメッキ、Niメッキ等
から成るビア導体や配線層とを複合させてコンデンサと
して構成したものを用いることもできる。
【図面の簡単な説明】
【図1】 本発明の一実施例の配線基板の構成を示す説
明図である。
【図2】 コンデンサ素子の構成を示す説明図である。
【図3】 配線基板の製造方法を示す説明図である。
【図4】 コンデンサ素子の他の構成例を示す説明図で
ある。
【図5】 本発明の他の実施例の配線基板の構成を示す
図である。
【図6】 図5の構成を有する配線基板の製造方法を示
す説明図である。
【図7】 本発明の他の実施例の配線基板の構成を示す
図である。
【図8】 配線基板本体の変形例を説明する図である。
【図9】 変形例の配線基板本体の製造方法を示す図で
ある。
【図10】 配線基板本体の別の変形例を示す図であ
る。
【符号の説明】
1…配線基板 3,303,403…配線基板本体 3a…第1主面 3b…第2主面 4…充填樹脂 5a,5b…第1導体層(配線) 13,213…コンデンサ素子(電子部品) 14,214…外部接続部 15,215…素子本体(電子部品本体) 21,321,421…貫通孔 21a…開口部 23…シート材 24…粘着剤 30,230…外部電極層 31,231…外部接続層 105a,105b…第2導体層(配線) 111…フリップチップパッド(配線) 115,117…フィルドビア(配線)

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 第1主面および第2主面を有する板形状
    をなし、電子部品を収容可能な収容部を有する配線基板
    本体と、 充填樹脂により前記収容部内に固定された電子部品と、 該電子部品の外部接続部の上端と接続された上側導体層
    を含む配線と、 を備えた配線基板であって、 前記外部接続部の上端は、前記第1主面を基準として上
    側にあると共に、 前記電子部品本体の上端は、前記第1主面を基準として
    下側にあることを特徴とする配線基板。
  2. 【請求項2】 前記外部接続部の上端は前記電子部品本
    体の上端よりも、30μm以上100μm以下上方に位
    置することを特徴とする請求項1記載の配線基板。
  3. 【請求項3】 前記第1主面の上方には絶縁層が形成さ
    れ、 前記外部接続部の直上に、前記絶縁層を貫通するバイア
    ホール導体が接続されたことを特徴とする請求項1又は
    2記載の配線基板。
  4. 【請求項4】 前記収容部は、前記両主面の一方から他
    方に向けて貫通する貫通孔であると共に、 前記配線は、該電子部品の外部接続部の下端と接続され
    た下側導体層を有し、前記外部接続部の下端は、前記第
    2主面を基準として下側にあると共に、 前記電子部品本体の下端は、前記第2主面を基準として
    上側にあることを特徴とする請求項1〜3の何れか一項
    記載の配線基板。
  5. 【請求項5】 前記外部接続部の下端は前記電子部品本
    体の下端よりも30μm以上100μm以下下方に位置
    することを特徴とする請求項4記載の配線基板。
  6. 【請求項6】 前記外部接続部は、複数の導体層からな
    り、前記複数の導体層及び前記上側導体層は同一の材質
    からなることを特徴とする請求項1〜5の何れか一項記
    載の配線基板。
  7. 【請求項7】 第1主面および第2主面を有する板形状
    をなし、電子部品を収容可能な収容部を有する配線基板
    本体の前記収容部に電子部品を配置する配置工程と、 前記電子部品が収容された前記収容部内に充填樹脂を充
    填し硬化させることにより、該電子部品を該収容部内に
    固定する固定工程と、 該固定工程にて硬化された充填樹脂を研磨することによ
    り、前記第1主面側に前記電子部品の外部接続部を露出
    させる研磨工程と、 前記第1主面側に露出された前記外部接続部に接続する
    配線を、該第1主面の上方に形成する配線形成工程と、 を有する配線基板の製造方法であって、 前記配置工程では、前記外部接続部の上端が前記第1主
    面よりも上側に位置すると共に、前記電子部品本体の上
    端が該第1主面よりも下側に位置するよう、該電子部品
    を前記収容部に配置することを特徴とする配線基板の製
    造方法。
  8. 【請求項8】 前記配置工程では、前記外部接続部が前
    記電子部品本体から30μm以上100μm以下高く形
    成された電子部品を、前記収容部内に配置することを特
    徴とする請求項7記載の配線基板の製造方法。
  9. 【請求項9】 前記研磨工程では、#320以上の研磨
    布紙にて、前記充填樹脂を研磨することを特徴とする請
    求項7又は8記載の配線基板の製造方法。
  10. 【請求項10】 前記研磨工程では、#320以上#6
    00以下の研磨布紙にて、前記充填樹脂を研磨すること
    を特徴とする請求項7又は8記載の配線基板の製造方
    法。
  11. 【請求項11】 電子部品本体と、該電子部品本体から
    はみ出して形成された外部接続部とを有する電子部品で
    あって、 前記外部接続部は、複数の導体層を積層して形成され、
    最外層の導体層の厚みは、内層の導体層の厚みよりも厚
    いことを特徴とする電子部品。
  12. 【請求項12】 前記外部接続部は、前記電子部品本体
    から30μm以上100μm以下はみ出して形成された
    ことを特徴とする請求項11記載の電子部品。
  13. 【請求項13】 前記最外層は、メッキにより形成され
    たことを特徴とする請求項11又は12記載の電子部
    品。
  14. 【請求項14】 前記電子部品は、コンデンサとして構
    成されたことを特徴とする請求項10〜13の何れか一
    項記載の電子部品。
JP2001032673A 2000-02-09 2001-02-08 配線基板の製造方法 Expired - Lifetime JP4685251B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001032673A JP4685251B2 (ja) 2000-02-09 2001-02-08 配線基板の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000032349 2000-02-09
JP2000091664 2000-03-29
JP2000-91664 2000-03-29
JP2000-32349 2000-03-29
JP2001032673A JP4685251B2 (ja) 2000-02-09 2001-02-08 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2001345560A true JP2001345560A (ja) 2001-12-14
JP4685251B2 JP4685251B2 (ja) 2011-05-18

Family

ID=27342305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001032673A Expired - Lifetime JP4685251B2 (ja) 2000-02-09 2001-02-08 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4685251B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005517287A (ja) * 2002-01-31 2005-06-09 イムベラ エレクトロニクス オサケユキチュア 構成要素をベースに埋め込み接触を形成する方法
JP2012019247A (ja) * 2007-06-15 2012-01-26 Murata Mfg Co Ltd 部品内蔵基板の製造方法
US8225499B2 (en) 2005-06-16 2012-07-24 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
US8240032B2 (en) 2004-06-15 2012-08-14 Imbera Electronics Oy Method for manufacturing an electronics module comprising a component electrically connected to a conductor-pattern layer
US8240033B2 (en) 2005-06-16 2012-08-14 Imbera Electronics Oy Method for manufacturing a circuit board
US8368201B2 (en) 2002-01-31 2013-02-05 Imbera Electronics Oy Method for embedding a component in a base
US8581109B2 (en) 2005-06-16 2013-11-12 Imbera Electronics Oy Method for manufacturing a circuit board structure
US9113574B2 (en) 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9215805B2 (en) 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9775237B2 (en) 2015-05-15 2017-09-26 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same
US9793219B2 (en) 2015-02-10 2017-10-17 Ibiden Co., Ltd. Semiconductor element built-in wiring board and method for manufacturing the same
US9930791B2 (en) 2014-10-08 2018-03-27 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US10798823B2 (en) 2003-09-18 2020-10-06 Imberatek, Llc Method for manufacturing an electronic module and electronic module

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5383462A (en) * 1976-12-28 1978-07-22 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS577147A (en) * 1980-06-17 1982-01-14 Citizen Watch Co Ltd Mounting construction of semiconductor device
JPS60245291A (ja) * 1984-05-21 1985-12-05 沖電気工業株式会社 半導体装置
JPS63122295A (ja) * 1986-11-12 1988-05-26 株式会社村田製作所 電子部品内蔵多層セラミツク基板
JPH0286150A (ja) * 1988-09-22 1990-03-27 Nec Kansai Ltd モールドダイオードおよびその製造方法
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH09321408A (ja) * 1996-05-31 1997-12-12 Nec Corp 電子回路基板の高密度実装構造
JPH10163067A (ja) * 1996-12-02 1998-06-19 Mitsubishi Materials Corp チップ型電子部品の外部電極
JPH11330698A (ja) * 1998-05-19 1999-11-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5383462A (en) * 1976-12-28 1978-07-22 Seiko Instr & Electronics Ltd Production of semiconductor device
JPS577147A (en) * 1980-06-17 1982-01-14 Citizen Watch Co Ltd Mounting construction of semiconductor device
JPS60245291A (ja) * 1984-05-21 1985-12-05 沖電気工業株式会社 半導体装置
JPS63122295A (ja) * 1986-11-12 1988-05-26 株式会社村田製作所 電子部品内蔵多層セラミツク基板
JPH0286150A (ja) * 1988-09-22 1990-03-27 Nec Kansai Ltd モールドダイオードおよびその製造方法
JPH04283987A (ja) * 1991-03-13 1992-10-08 Matsushita Electric Ind Co Ltd 電子回路装置とその製造方法
JPH09321408A (ja) * 1996-05-31 1997-12-12 Nec Corp 電子回路基板の高密度実装構造
JPH10163067A (ja) * 1996-12-02 1998-06-19 Mitsubishi Materials Corp チップ型電子部品の外部電極
JPH11330698A (ja) * 1998-05-19 1999-11-30 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368201B2 (en) 2002-01-31 2013-02-05 Imbera Electronics Oy Method for embedding a component in a base
JP2005517287A (ja) * 2002-01-31 2005-06-09 イムベラ エレクトロニクス オサケユキチュア 構成要素をベースに埋め込み接触を形成する方法
US10798823B2 (en) 2003-09-18 2020-10-06 Imberatek, Llc Method for manufacturing an electronic module and electronic module
US11716816B2 (en) 2003-09-18 2023-08-01 Imberatek, Llc Method for manufacturing an electronic module and electronic module
US8240032B2 (en) 2004-06-15 2012-08-14 Imbera Electronics Oy Method for manufacturing an electronics module comprising a component electrically connected to a conductor-pattern layer
US8225499B2 (en) 2005-06-16 2012-07-24 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
US8240033B2 (en) 2005-06-16 2012-08-14 Imbera Electronics Oy Method for manufacturing a circuit board
US8581109B2 (en) 2005-06-16 2013-11-12 Imbera Electronics Oy Method for manufacturing a circuit board structure
US11792941B2 (en) 2005-06-16 2023-10-17 Imberatek, Llc Circuit board structure and method for manufacturing a circuit board structure
US9622354B2 (en) 2005-06-16 2017-04-11 Ge Embedded Electronics Oy Method for manufacturing a circuit board structure
US11134572B2 (en) 2005-06-16 2021-09-28 Imberatek, Llc Circuit board structure and method for manufacturing a circuit board structure
JP2012019247A (ja) * 2007-06-15 2012-01-26 Murata Mfg Co Ltd 部品内蔵基板の製造方法
US9215805B2 (en) 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9113574B2 (en) 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9930791B2 (en) 2014-10-08 2018-03-27 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
US9793219B2 (en) 2015-02-10 2017-10-17 Ibiden Co., Ltd. Semiconductor element built-in wiring board and method for manufacturing the same
US9775237B2 (en) 2015-05-15 2017-09-26 Ibiden Co., Ltd. Wiring substrate and method for manufacturing the same

Also Published As

Publication number Publication date
JP4685251B2 (ja) 2011-05-18

Similar Documents

Publication Publication Date Title
US9232657B2 (en) Wiring substrate and manufacturing method of wiring substrate
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US8324740B2 (en) Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device
EP1154469A1 (en) Transfer material, method for producing the same and wiring substrate produced by using the same
JP4740406B2 (ja) 配線基板およびその製造方法
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP2010171413A (ja) 部品内蔵配線基板の製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
JP3640560B2 (ja) 配線基板、コンデンサ内蔵コア基板、及びこれらの製造方法
JP2001345560A (ja) 配線基板およびその製造方法、並びに電子部品
JP4885366B2 (ja) 配線基板の製造方法
JP2015076599A (ja) 電子部品内蔵印刷回路基板及びその製造方法
JP2002237683A (ja) 配線基板の製造方法
JP2002204071A (ja) 配線基板の製造方法
US8546922B2 (en) Wiring board
JP2020102593A (ja) 基板、基板の製造方法及び電子装置
JP4685979B2 (ja) 配線基板
JP2002151847A (ja) 配線基板およびその製造方法
JP4851652B2 (ja) 配線基板及びその製造方法
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP4778148B2 (ja) 多層配線基板
JP4695289B2 (ja) 配線基板の製造方法
JP4054216B2 (ja) 配線基板の製造方法
JP4798840B2 (ja) パッケージ基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4685251

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term