JPH11330698A - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents

多層プリント配線板及び多層プリント配線板の製造方法

Info

Publication number
JPH11330698A
JPH11330698A JP15532998A JP15532998A JPH11330698A JP H11330698 A JPH11330698 A JP H11330698A JP 15532998 A JP15532998 A JP 15532998A JP 15532998 A JP15532998 A JP 15532998A JP H11330698 A JPH11330698 A JP H11330698A
Authority
JP
Japan
Prior art keywords
land
hole
wiring board
printed wiring
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15532998A
Other languages
English (en)
Inventor
Takashi Kariya
隆 苅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP15532998A priority Critical patent/JPH11330698A/ja
Priority to DE69934981T priority patent/DE69934981T2/de
Priority to KR1020007013000A priority patent/KR100791281B1/ko
Priority to KR1020077013879A priority patent/KR20070073984A/ko
Priority to EP99919584A priority patent/EP1083779B1/en
Priority to EP20060004650 priority patent/EP1670300A3/en
Priority to PCT/JP1999/002512 priority patent/WO1999060831A1/ja
Priority to CN 200510137014 priority patent/CN1791302B/zh
Priority to CNB998063916A priority patent/CN1245061C/zh
Priority to US09/700,592 priority patent/US6407345B1/en
Priority to TW95102580A priority patent/TWI287414B/zh
Priority to TW92122343A priority patent/TW200400782A/zh
Publication of JPH11330698A publication Critical patent/JPH11330698A/ja
Priority to US10/108,628 priority patent/US7332816B2/en
Priority to US11/078,342 priority patent/US7525190B2/en
Priority to US12/389,456 priority patent/US8018046B2/en
Priority to US13/206,084 priority patent/US8629550B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 コア基板に形成されるスルーホールを高密度
化することで、ビルドアップ層の層数を減らし得る多層
プリント配線板及び多層プリント配線板の製造方法を提
供する。 【解決手段】 スルーホール36のランド36a上にバ
イアホール60を設けることで、コア基板30に配設す
るスルーホール30の数を増大する。ここで、ランド3
6aの半径をスルーホール用通孔16の半径よりも85
μm大きくする。これは、バイアホール径30μm、ラ
ンド36aに対するバイアホール用開口の誤差±15
(合計30)μm、通孔16に対するランドの誤差25
μmであるからである。これにより、ランド36a上に
バイアホール60を配設することが可能となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、多層プリント配
線板に関し、とくに、層間樹脂絶縁層と導体層とが交互
に積層されたビルドアップ配線層が、コア基板の両面に
形成されてなる多層プリント配線板に関するものであ
る。
【0002】
【従来の技術】近年、ICチップを実装するパッケージ
基板は、電子工業の進歩に伴う電子機器の小型化あるい
は高速化に対応し、ファインパターンによる高密度化お
よび信頼性の高いものが求められている。このようなパ
ッケージ基板として、1997年.1月号の「表面実装
技術」やPCT/JP96/02608号には、多層コ
ア基板の両面にビルドアップ多層配線層が形成されたも
のが開示されている。
【0003】上掲の従来技術に係るパッケージ基板で
は、多層コア基板内の導体層とビルドアップ配線層との
接続は、多層コア基板の表面にスルーホールから配線し
た内層パッドを設け、この内層パッドにバイアホールを
接続させて行っていた。即ち、図10(A)に示すよう
にスルーホール216のランド226aに上層へのバイ
アホール接続用の内層パッド226bを付加するか、或
いは、図10(B)に示すようにスルーホール216の
ランド226aに配線226cを介してバイアホール接
続用の内層パッド226bを連結していた。
【0004】
【発明が解決しようとする課題】しかしながら、図10
(A)又は図10(B)に示す従来技術のランド形状で
は、内層パッド相互の絶縁を保つためにスルーホール間
隔が広がり、多層コア基板へのスルーホールの形成数を
制限していた。
【0005】一方、パッケージ基板では、表面側のバン
プの数よりも裏面のバンプが多く形成されている。これ
は、裏面の複数のバンプからの配線が統合されながら表
面側のバンプへ接続されるためである。例えば、信号線
に対して低抵抗であることの要求される電源線は、裏面
のバンプ(マザーボード側)にて20本であったもの
が、表面(ICチップ側)では、1本に統合される。
【0006】ここで、コア基板の表側に形成されるビル
ドアップ配線層と、裏側に形成されるビルドアップ配線
層とで、同じペースで配線を統合できることが、上層の
ビルドアップ配線層と下層のビルドアップ配線層との層
数を等しく、即ち、層数を最小にする上で望ましい。し
かしながら、上述したように多層コア基板に形成し得る
スルーホールの数は制限される。このため、従来技術の
パッケージ基板においては、裏側のビルドアップ配線層
において或る程度配線を統合してから、多層コア基板の
スルーホールを通して、表側のビルドアップ配線層へ接
続していた。即ち、表側のビルドアップ配線層では、配
線の密度が下がっているため、本来的に裏側のビルドア
ップ配線層と同じだけの層数を必要としていない。しか
し、表裏のビルドアップ配線層の層数を異ならしめる
と、非対称性から反りが発生するため、表裏の層数を同
じにしていた。即ち、多層コア基板に形成されるスルー
ホールの数が制限されるため、裏側のビルドアップ配線
層の層数を増やさなければならないのに加えて、該層数
の増えた裏側と等しい層数に表側のビルドアップ配線層
を形成せねばならなかった。
【0007】即ち、従来技術の多層プリント配線板(パ
ッケージ基板)においては、ビルドアップ層の層数を増
やしている為、上下層の接続の信頼性が低下すると共
に、パッケージ基板のコストが上昇し、また、パッケー
ジ基板の厚みや重さが必要以上に大きくなってしまうと
いう問題があった。
【0008】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、コア基
板に形成されるスルーホールを高密度化することで、ビ
ルドアップ層の層数を減らし得る多層プリント配線板及
び多層プリント配線板の製造方法を提供することにあ
る。
【0009】
【課題を解決するための手段】請求項1の多層プリント
配線板においては、層間樹脂絶縁層と導体層とが交互に
積層され、各導体層間がバイアホールにて接続されたビ
ルドアップ配線層が、コア基板の両面に形成されてなる
多層プリント配線板において、前記コア基板に形成され
たスルーホールに円形のランドが形成され、該ランドに
バイアホールが接続されていることを技術的特徴とす
る。
【0010】また、請求項2の多層プリント配線板は、
請求項1において、前記スルーホールの半径が175μ
m以下で125μm以上であり、前記ランドの半径が前
記スルーホールの半径よりも75μm〜175μm大き
いことを技術的特徴とする。
【0011】請求項3の多層プリント配線板の製造方法
においては、(a)多面取り用の基板にドリルでスルー
ホール用の通孔を穿設する工程、(b)前記通孔内に金
属膜を形成する工程、(c)前記通孔の開口部にランド
を形成する工程、(d)前記基板に層間樹脂絶縁層とな
る樹脂を塗布する工程、(e)前記ランドに対して位置
合わせを行い、前記ランドの上に35μm以下の開口を
前記樹脂に形成する工程、(f)前記開口に金属膜を形
成しバイアホールとする工程、を含み、前記ランドの半
径を、前記通孔の半径と、前記通孔に対するランドの誤
差範囲と、開口径と、前記ランドに対する開口の誤差範
囲とを合わせた値以上であって、700μm以下に設定
したことを技術的特徴とする。
【0012】請求項4の多層プリント配線板の製造方法
は、請求項3において、前記ランドの半径を200μm
〜350μmに設定したことを技術的特徴とする。
【0013】請求項1の多層プリント配線板において
は、スルーホールのランド上にバイアホールを設け、該
ランドにバイアホール接続用のパッドを付加しないた
め、コア基板に配設するスルーホールの数を増やすこと
ができる。
【0014】請求項2の多層プリント配線板では、スル
ーホールの半径が175μm以下で125μm以上であ
る。175μmを越えるとコア基板へのスルーホールの
配設数が少なくなり、125μm未満では、ドリルによ
る形成が困難なためである。他方、ランドの半径がスル
ーホールの半径よりも75μm〜175μm大きい。こ
れは、技術的に可能な最小値は、バイアホール径25μ
m、ランドに対するバイアホール用開口の誤差±12.
5(合計25)μm、通孔に対するランドの誤差25μ
mであり、これらの合計が75μmだからである。他
方、経済的に量産し得る最小値は、バイアホール径35
μm、ランドに対するバイアホール用開口の誤差±20
(合計40)μm、通孔に対するランドの誤差100μ
mであり、これらの合計が175μmであるからであ
る。即ち、スルーホールの半径よりも75μm〜175
μm大きくランドを形成することで、ランド上にバイア
ホールを配設することが技術的及び経済的に可能とな
る。
【0015】請求項3の発明では、ランドの半径を、通
孔の径と、通孔に対するランドの誤差範囲と、開口径
と、前記ランドに対する開口の誤差範囲とを合わせた値
以上に設定することで、ランドの上にバイアホールを形
成することが可能になる。ここで、ランド径を700μ
m以下にすることで、従来技術のランドにバイアホール
配設用のランドを付加する構成と比較して、スルーホー
ルの配設密度を高めることができる。
【0016】請求項4の発明では、ランドの半径を20
0〜350μmに設定してある。これは、技術的可能な
最小値は、スルーホール半径125μm、バイアホール
径25μm、ランドに対するバイアホール用開口の誤差
が±12.5(合計25)μm、通孔に対するランドの
誤差25μmであり、これらの合計が200μmであ
る。他方、経済的に量産し得る最小値は、スルーホール
半径175μm、バイアホール径35μm、バイアホー
ル用開口の誤差±20(合計40)、通孔に対するラン
ドの誤差100μmであり、これらの合計(半径)が3
50μmである。この値に設定することで、技術的に可
能であり、経済性の高い範囲でランドの上にバイアホー
ルを配設することが可能となる。
【0017】
【発明の実施の形態】以下、本発明の実施形態に係る多
層プリント配線板について図を参照して説明する。図8
は、本発明の実施形態に係る多層プリント配線板の断面
を示している。多層コア基板30の表面及び裏面にビル
ドアップ配線層90A、90Bが形成されている。該ビ
ルトアップ層90A、90Bは、バイアホール60及び
導体回路58の形成された層間樹脂絶縁層50と、バイ
アホール160及び導体回路158の形成された層間樹
脂絶縁層150とからなる。
【0018】表面側には、ICチップのバンプ(図示せ
ず)へ接続するための半田バンプ76Uが形成され、裏
面側には、マザーボードのバンプ(図示せず)へ接続す
るための半田バンプ76Dが形成されている。多層プリ
ント配線板内では、ICチップへ接続する半田バンプ7
6Uからの導体回路が、マザーボード側へ接続する半田
バンプ76Dへ接続されている。表側のビルトアップ層
90Aと裏側のビルトアップ層90Bとは、コア基板3
0に形成されたスルーホール36を介して接続されてい
る。
【0019】該スルーホール36の開口にはランド36
aが形成され、該ランド36aに、上層側のバイアホー
ル60が接続され、該バイアホール60に接続された導
体回路58に、上層のバイアホール160が接続され、
バイアホール160へ接続された導体回路158に半田
バンプ76U、76Dが形成されている。
【0020】図8中の多層プリント配線板のコア基板3
0のB−B断面を図9に示す。ここで、スルーホール3
6の開口に形成されるランド36aは、円形に形成さ
れ、図8を参照して上述したように該ランド36aへ直
接バイアホール60が接続されている。このように接続
することで、ランド36a直上の領域を図10(A)及
び図10(B)を参照して上述した内層パッド226b
として機能せしめることでデッドスペースを無くし、し
かも、ランド36aからバイアホール60へ接続するた
めの内層パッド226bを付加しないので、スルーホー
ル36のランド36aの形状を円形とすることができ
る。その結果、多層コア基板30中に設けられるスルー
ホール36の配置密度を向上させることによりスルーホ
ールの数を増やすことができる。
【0021】また、上述したように多層プリント配線板
では、裏面の複数のバンプからの配線が統合されながら
表面側のバンプへ接続されるが、スルーホールを必要な
密度で形成することで、表側及び裏側に形成されるビル
ドアップ配線層90A、90Bで、同じペースで配線の
統合を行える。これにより、表側及び裏側に形成される
ビルドアップ配線層90A、90Bの層数を減らすこと
ができる。
【0022】本実施形態の多層プリント配線板では、ラ
ンド36aの半径を、通孔16の径TWと、ランド36
aに対する通孔16に対するランド36aの誤差範囲
と、開口(バイアホール)60の径BWと、開口60の
誤差範囲2αとを合わせた値以上に設定することで、ラ
ンド36aの上にバイアホール60を形成してある。一
方、ランド36aの直径RWを700μm以下にするこ
とで、図10を参照して上述した従来技術のランドにバ
イアホール配設用のランドを付加する構成と比較して、
スルーホールの配設密度を高めてある。
【0023】具体的数値として、スルーホール用通孔1
6の半径は、175μm以下で125μm以上であるこ
とが望ましい。175μmを越えるとコア基板へのスル
ーホールの配設数が少なくなり、125μm未満では、
ドリルによる形成が困難なためである。他方、ランド3
6aの半径がスルーホール用通孔16の半径よりも75
μm〜175μm大きいことが望ましい。これは、技術
的に可能な最小値は、バイアホール60の径25μm、
ランド36aに対するバイアホール用開口の誤差±1
2.5(合計25)μm、通孔16に対するランド36
aの誤差25μmであり、これらの合計が75μmだか
らである。他方、経済的に量産し得る最小値は、バイア
ホール60の径35μm、バイアホール用開口60の誤
差±20(合計40)μm、通孔16に対するランド3
6aの誤差100μmであり、これらの合計が175μ
mである。即ち、スルーホールの半径よりも75μm〜
175μm大きくランドを形成することで、ランド上に
バイアホールを配設することが技術的及び経済的に可能
となる。
【0024】引き続き、多層プリント配線板の製造方法
について説明する。なお、以下に述べる方法は、セミア
ディティブ法による多層プリント配線板の製造方法に関
するものであるが、本発明における多層プリント配線板
の製造方法では、フルアディティブ法やマルチラミネー
ション法、ピンラミネーション法を採用することができ
る。先ず、本実施形態の多層プリント配線板の製造方法
に用いるA.無電解めっき用接着剤、B.層間樹脂絶縁
剤、C.樹脂充填剤の組成について説明する。
【0025】A.無電解めっき用接着剤調製用の原料組
成物(上層用接着剤) 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
(日本化薬製、分子量2500)の25%アクリル化物
を80wt%の濃度でDMDGに溶解させた樹脂液を35
重量部、感光性モノマー(東亜合成製、アロニックスM
315)3. 15重量部、消泡剤(サンノプコ製、S−
65)0. 5重量部、NMP3. 6重量部を攪拌混合し
て得る。
【0026】〔樹脂組成物〕ポリエーテルスルフォン
(PES)12重量部、エポキシ樹脂粒子(三洋化成
製、ポリマーポール)の平均粒径1. 0μmのものを
7. 2重量部、平均粒径0. 5μmのものを3. 09重
量部、を混合した後、さらにNMP30重量部を添加
し、ビーズミルで攪拌混合して得る。
【0027】〔硬化剤組成物〕イミダゾール硬化剤
(四国化成製、2E 4MZ−CN )2重量部、光開
始剤(チバガイギー製、イルガキュア I−907)2
重量部、光増感剤(日本化薬製、DETX−S)0. 2
重量部、NMP1. 5重量部を攪拌混合して得る。
【0028】B.層間樹脂絶縁剤調製用の原料組成物
(下層用接着剤) 〔樹脂組成物〕クレゾールノボラック型エポキシ樹脂
(日本化薬製、分子量2500)の25%アクリル化物
を80wt%の濃度でDMDGに溶解させた樹脂液を35
重量部、感光性モノマー(東亜合成製、アロニックスM
315)4重量部、消泡剤(サンノプコ製、S−65)
0. 5重量部、NMP3. 6重量部を攪拌混合して得
る。
【0029】〔樹脂組成物〕ポリエーテルスルフォン
(PES)12重量部、エポキシ樹脂粒子(三洋化成
製、ポリマーポール)の平均粒径0. 5μmのものを1
4. 49重量部、を混合した後、さらにNMP30重量
部を添加し、ビーズミルで攪拌混合して得る。
【0030】〔硬化剤組成物〕イミダゾール硬化剤
(四国化成製、2E 4MZ−CN)2重量部、光開始
剤(チバガイギー製、イルガキュア I−907)2重
量部、光増感剤(日本化薬製、DETX−S)0. 2重
量部、NMP1. 5重量部を攪拌混合して得る。
【0031】C.樹脂充填剤調製用の原料組成物 〔樹脂組成物〕ビスフェノールA型エポキシモノマー
(油化シェル製、エピコート828)100重量部、表
面に平均粒径1. 5μmのAl2 3 球状粒子150重
量部、N−メチルピロリドン(NMP)30重量部、レ
ベリング剤(サンノプコ製、ペレノールS4)1. 5重
量部を攪拌混合し、その混合物の粘度を23±1℃で4
5, 000〜49, 000cps に調整する。
【0032】〔硬化剤組成物〕イミダゾール硬化剤
(四国化成製、2E 4MZ−CN)6. 5重量部。
【0033】引き続き、プリント配線板の製造工程につ
いて図1乃至図8を参照して説明する。 (1)図1(A)に示すように厚さ1mmのガラスエポキ
シ樹脂またはBT(ビスマレイミドトリアジン)樹脂か
らなる基板30の両面に18μmの銅箔32がラミネー
トされている銅張積層板30Aを出発材料とする。ま
ず、この銅張積層板30Aをドリル削孔し、直径(T
W)300μmの通孔16を形成する(図1(B))。
スルーホール用通孔16の直径は、350μm以下で2
50μm以上であることが望ましい。350μmを越え
るとコア基板へのスルーホールの配設数が少なくなり、
250μm未満では、ドリルによる形成が困難なためで
ある。次に、基板全体に無電解めっき処理を施し、通孔
16の内壁に無電解めっき銅膜18を析出し、スルーホ
ール36を形成する(図1(C))。引き続き、パター
ン状にエッチングすることでスルーホールのランド36
a、導体回路34、位置合わせマーク33(図9参照)
を形成する(図1(B))。ここで、ランド36aは、
直径(RW)600μmに形成する。
【0034】(2)この基板30を水洗いし、乾燥した
後、酸化浴(黒化浴)として、NaOH(10g/
l),NaClO2 (40g/l),Na3 4 (6g
/l)、還元浴として、NaOH(10g/l),Na
BH4 (6g/l)を用いた酸化−還元処理により、図
2(E)に示すように導体回路34、スルーホール36
及びランド36aの表面に粗化層38を設ける。 (3)上述したCの樹脂充填剤調製用の原料組成物を混
合混練して樹脂充填剤を得る。
【0035】(4)コア基板30にマスクを用いて印刷
を行い、充填剤40をスルーホール36内へ充填すると
共に、基板30の表面へ塗布する(図2(F)参照)。
その後に充填剤40を熱硬化させる。
【0036】(5)上記(4)の処理を終えた基板30
を、#400のベルト研磨紙(三共理化学製)を用いた
ベルトサンダー研磨により、スルーホール36のランド
36a及び導体回路34の表面に樹脂充填剤が残らない
ように研磨し、次いで、上記ベルトサンダー研磨による
傷を取り除くためのバフ研磨をSiC砥粒にて行った。
このような一連の研磨を基板の他方の面についても同様
に行った。次いで、100℃で1時間、150℃で1時
間の加熱処理を行って樹脂充填剤40を硬化した。この
ようにして、スルーホール36等に充填された樹脂充填
剤40の表層部およびスルーホールランド36aなどの
上面の粗化層を除去して、基板30の両面を図2(G)
に示すように平滑化した。
【0037】(6)上記(5)の処理で露出したスルー
ホールランド36a、導体回路34上面に図2(H)に
示すように、厚さ2. 5μmのCu−Ni−P合金から
なる粗化層(凹凸層)42を形成し、さらに、粗化層4
2の表面に厚さ0. 3μmのSn層(図示せず)を設け
た。その形成方法は以下のようである。基板30を酸性
脱脂してソフトエッチングし、次いで、塩化パラジウム
と有機酸からなる触媒溶液で処理して、Pd触媒を付与
し、この触媒を活性化した後、硫酸銅8g/l、硫酸ニ
ッケル0. 6g/l、クエン酸15g/l、次亜リン酸
ナトリウム29g/l、ホウ酸31g/l、界面活性剤
0. 1g/l、pH=9からなる無電解めっき浴にてめ
っきを施し、導体回路34上面およびスルーホールのラ
ンド36a上面にCu−Ni−P合金の粗化層42を形
成した。ついで、ホウフッ化スズ0. 1mol /l、チオ
尿素1. 0mol /l、温度50℃、pH=1. 2の条件
でCu−Sn置換反応させ、粗化層42の表面に厚さ
0. 3μmのSn層を設けた。
【0038】(7)上述した組成物Bの層間樹脂絶縁剤
調製用の原料組成物を攪拌混合し、粘度1. 5 Pa ・s
に調整して層間樹脂絶縁剤(下層用)を得た。次いで、
上述した組成物Aの無電解めっき用接着剤調製用の原料
組成物を攪拌混合し、粘度7Pa・sに調整して無電解め
っき用接着剤溶液(上層用)を得た。
【0039】(8)上記(6)の基板30(図2
(H))の両面に、図3(I)に示すように上記(7)
で得られた粘度1. 5Pa・sの層間樹脂絶縁剤(下層
用)44を調製後24時間以内にロールコータで塗布
し、水平状態で20分間放置してから、60℃で30分
の乾燥(プリベーク)を行う。次いで、上記(7)で得
られた粘度7Pa・sの感光性の接着剤溶液(上層用)4
6を調製後24時間以内に塗布し、水平状態で20分間
放置してから、60℃で30分の乾燥(プリベーク)を
行い、厚さ35μmの接着剤層50を形成する。
【0040】(9)上記(8)で接着剤層50を形成し
た基板30の両面に、30μmφの黒円が印刷されたフ
ォトマスクフィルム(図示せず)を密着させ、超高圧水
銀灯により500mJ/cm2 で露光する。これをDMTG
溶液でスプレー現像し、さらに、当該基板を超高圧水銀
灯により3000mJ/cm2 で露光し、100℃で1時
間、120℃で1時間、その後150℃で3時間の加熱
処理(ポストベーク)をすることにより、図3(J)に
示すようにフォトマスクフィルムに相当する寸法精度に
優れた直径(BW)30μmφの開口(バイアホール形
成用開口)48を有する厚さ35μmの層間樹脂絶縁層
(2層構造)50を形成する。なお、バイアホールとな
る開口48には、スズめっき層を部分的に露出させる。
【0041】なお、この開口48を形成する際のフォト
マスクフィルムの位置合わせは、図9中に示す位置合わ
せマーク33を基準に行う。上述したスルーホール用の
通孔16を形成は、ドリルで機械的に形成するため、位
置精度を高めることが困難である。このため、該通孔に
形成されるランド36aは、当該通孔に対して90μm
(±45μm)の位置精度で形成してある。該ランド3
6aは、上述したように光学的に形成しているため、位
置精度が比較的高い。このため、該ランド36aに対す
る開口48の位置精度は、2倍以上に設定することで±
15μmに設定してある。ここでは、図9中に示す位置
決めマーク33は、ランド36aと同時に多面取り用の
コア基板30に対して上述した必要精度が得られるだけ
設け、該位置決めマーク33を基準にフォトマスクフィ
ルムの位置合わせを行うことで、位置精度を高める。例
えば、ランドを形成する際には、1枚の多面取り基板
(例えば36基板分)の4隅の位置合わせの基準(位置
決めマーク)に対して位置合わせしたのに対して、開口
48を形成する際には、分割される幾つかの基板(例え
ば8基板分)の4隅に配設された位置合わせの基準(位
置決めマーク)に対して、位置合わせすることで必要な
精度を達成する。
【0042】ここで、ランド36aの半径がスルーホー
ル用通孔16の半径よりも140μm以上大きく形成す
ることで、ランド36a上に開口48を形成することが
できる。これは、技術的に可能な最小値は、バイアホー
ル60の径25μm、ランドに対するバイアホール用開
口の誤差±12.5(合計25)μm、通孔16に対す
るランド36aの誤差25μmであり、これらの合計が
75μmだからである。他方、ランド36aは175μ
m程度大きく形成することで、多層プリント配線板を高
い歩留まりで形成できる。即ち、経済的に量産し得る最
小値は、バイアホール60の径35μm、バイアホール
用開口60の誤差±20(合計40)μm、通孔16に
対するランド36aの誤差100μmであり、これらの
合計が175μmであるからである。本実施形態の多層
プリント配線板では、スルーホールの半径よりも140
μm〜175μm大きくランドを形成することで、ラン
ド上にバイアホールを配設することが技術的及び経済的
に可能となる。
【0043】なお、ここでは、エッチングにより開口4
8を形成しているが、レーザ光を用いても同様に開口を
形成することができる。
【0044】(10)開口48が形成された基板30
を、クロム酸に19分間浸漬し、層間樹脂絶縁層50の
表面に存在するエポキシ樹脂粒子を溶解除去することに
より、図3(K)に示すように当該層間樹脂絶縁層50
の表面を粗化面51とし、その後、中和溶液(シプレイ
社製)に浸漬してから水洗いする。さらに、粗面化処理
(粗化深さ3μm)した該基板30の表面に、パラジウ
ム触媒(アトテック製)を付与することにより、層間樹
脂絶縁層50の表面およびバイアホール用開口48の内
壁面に触媒核を付ける。
【0045】(11)以下に示す組成の無電解銅めっき
水溶液中に基板を浸漬して、図4(L)に示すように粗
面全体に厚さ0. 6μmの無電解銅めっき膜52を形成
する。 〔無電解めっき水溶液〕 EDTA 150 g/l 硫酸銅 20 g/l HCHO 30 ml /l NaOH 40 g/l α、α’−ビピリジル 80 mg /l PEG 0. 1 g/l 〔無電解めっき条件〕 70℃の液温度で30分
【0046】(12)市販のレジストフィルムを貼り付
けた後、マスクを載置して、100 mJ /cm2 で露光、
0. 8%炭酸ナトリウムで現像処理し、図4(M)に示
すように厚さ15μmのめっきレジスト54を設ける。
【0047】(13)以下に示す条件に従い電解銅めっ
きを施し、厚さ15μmの電解めっき銅膜56を形成す
る(図5(N))。 〔電解めっき水溶液〕 硫酸 180 g/l 硫酸銅 80 g/l 添加剤(アトテックジャパン製、商品名:カパラシドG
L)1 ml/l 〔電解めっき条件〕 電流密度 1A/dm2 時間 30分 温度 室温
【0048】(14)めっきレジスト56を5%のKO
Hで剥離除去した後、そのめっきレジスト56下の無電
解めっき膜52を硫酸と過酸化水素の混合液でエッチン
グ処理して溶解除去し、図5(O)で示すように無電解
銅めっき膜52と電解銅めっき膜56からなる厚さ15
μmの導体回路58及びバイアホール60を形成する。
さらに、70℃で800g/lのクロム酸に3分間浸漬
して、導体回路58、バイアホール60間の無電解めっ
き用接着剤層表面を1μmエッチング処理し、表面のパ
ラジウム触媒を除去する。
【0049】(15)導体回路58を形成した基板30
を、硫酸銅8g/l、硫酸ニッケル0.6g/l、クエ
ン酸15g/l、次亜リン酸ナトリウム29g/l、ホ
ウ酸31g/l、界面活性剤0.1g/lからなるpH
=9の無電解めっき液に浸漬し、図6(P)に示すよう
に該導体回路58及びバイアホール60の表面に厚さ3
μmの銅−ニッケル−リンからなる粗化層62を形成す
る。ついで、ホウフッ化スズ0.1mol/l、チオ尿
素1.0mol/l、温度50℃、pH=1.2の条件
でCu−Sn置換反応させ、粗化層62の表面に0.3
μmの厚さのSn層を設ける(Sn層については図示し
ない)。
【0050】(16)(2)〜(15)の工程を繰り返
すことにより、さらに上層の層間樹脂絶縁層150とバ
イアホール160及び導体回路158を形成する(図6
(Q))。
【0051】(17)上記(16)で得た配線板の両面
に、市販のソルダーレジスト組成物を20μmの厚さで
塗布する。次いで、70℃で20分間、70℃で30分
間の乾燥処理を行った後、1000mJ/cm2 の紫外
線で露光し、DMTG現像処理した。そしてさらに、8
0℃で1時間、100℃で1時間、120℃で1時間、
150℃で3時間の条件で加熱処理し、パッド部分71
が開口した(開口径200μm)ソルダーレジスト層
(厚み20μm)70を形成する(図7(R)参照)。
【0052】(18)引き続き、ソルダーレジスト層を
補強用の樹脂組成物をソルダーレジストの開口群の周囲
に塗布し、1000mJ/cm2 で露光し、さらに80
℃で1時間、100℃で1時間、120℃で1時間、1
50℃で3時間の条件で加熱処理し、厚さ40μmの補
強層78を形成する。
【0053】(19)次に、ソルダーレジスト層70を
形成した基板30を、塩化ニッケル30g/l、次亜リ
ン酸ナトリウム10g/l、クエン酸ナトリウム10g
/lからなるpH=5の無電解ニッケルめっき液に20
分間浸漬して、開口部71に厚さ5μmのニッケルめっ
き層72を形成した。さらに、その基板30を、シアン
化金カリウム2g/l、塩化アンモニウム75g/l、
クエン酸ナトリウム50g/l、次亜リン酸ナトリウム
10g/lからなる無電解金めっき液に93℃の条件で
23秒間浸漬して、ニッケルめっき層72上に厚さ0.
03μmの金めっき層74を形成する(図7(S))。
【0054】(20)そして、ソルダーレジスト層70
の開口部71に、はんだペーストを印刷して、200℃
でリフローすることによりはんだバンプ76U、76D
を形成し、はんだバンプを有するプリント配線板を製造
する(図8)。
【0055】
【発明の効果】以上説明したように本発明の多層プリン
ト配線板では、スルーホールのランド上にバイアホール
を設けることで、コア基板に配設するスルーホールの数
を増やすことができるため、ビルトアップ層の数を減ら
すことが可能になる。
【図面の簡単な説明】
【図1】図1(A)、図1(B)、図1(C)、図1
(D)は、本発明の1実施形態に係る多層プリント配線
板の製造工程図である。
【図2】図2(E)、図2(F)、図2(G)、図2
(H)は、本発明の1実施形態に係る多層プリント配線
板の製造工程図である。
【図3】図3(I)、図3(J)、図3(K)は、本発
明の1実施形態に係る多層プリント配線板の製造工程図
である。
【図4】図4(L)、図4(M)は、本発明の1実施形
態に係る多層プリント配線板の製造工程図である。
【図5】図5(N)、図5(O)は、本発明の1実施形
態に係る多層プリント配線板の製造工程図である。
【図6】図6(P)、図6(Q)は、本発明の1実施形
態に係る多層プリント配線板の製造工程図である。
【図7】図7(R)、図7(S)は、本発明の1実施形
態に係る多層プリント配線板の製造工程図である。
【図8】本発明の1実施形態に係る多層プリント配線板
の製造方法の断面図である。
【図9】図8に示すコア基板のB−B断面図である。
【図10】図10(A)、図10(B)は、従来技術に
係る多層プリント配線板のコア基板の平面図である。
【符号の説明】
16 通孔 18 無電解めっき銅膜(金属膜) 30 コア基板 36 スルーホール 36a ランド 44 樹脂 46 樹脂 48 開口 50 層間樹脂絶縁層 56 電解めっき銅膜(金属膜) 58 導体回路(導体層) 60 バイアホール 90A、90B ビルトアップ配線層

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 層間樹脂絶縁層と導体層とが交互に積層
    され、各導体層間がバイアホールにて接続されたビルド
    アップ配線層が、コア基板の両面に形成されてなる多層
    プリント配線板において、 前記コア基板に形成されたスルーホールに円形のランド
    が形成され、該ランドにバイアホールが接続されている
    ことを特徴とする多層プリント配線板。
  2. 【請求項2】 前記スルーホールの半径が175μm以
    下で125μm以上であり、前記ランドの半径が前記ス
    ルーホールの半径よりも75μm〜175μm大きいこ
    とを特徴とする請求項1の多層プリント配線板。
  3. 【請求項3】 (a)多面取り用の基板にドリルでスル
    ーホール用の通孔を穿設する工程、(b)前記通孔内に
    金属膜を形成する工程、(c)前記通孔の開口部にラン
    ドを形成する工程、(d)前記基板に層間樹脂絶縁層と
    なる樹脂を塗布する工程、(e)前記ランドに対して位
    置合わせを行い、前記ランドの上に35μm以下の開口
    を前記樹脂に形成する工程、(f)前記開口に金属膜を
    形成しバイアホールとする工程、を含み、前記ランドの
    半径を、前記通孔の半径と、前記通孔に対するランドの
    誤差範囲と、開口径と、前記ランドに対する開口の誤差
    範囲とを合わせた値以上であって、700μm以下に設
    定したことを特徴とする多層プリント配線板の製造方
    法。
  4. 【請求項4】 前記ランドの半径を200μm〜350
    μmに設定したことを特徴とする請求項3の多層プリン
    ト配線板の製造方法。
JP15532998A 1998-05-19 1998-05-19 多層プリント配線板及び多層プリント配線板の製造方法 Pending JPH11330698A (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP15532998A JPH11330698A (ja) 1998-05-19 1998-05-19 多層プリント配線板及び多層プリント配線板の製造方法
CN 200510137014 CN1791302B (zh) 1998-05-19 1999-05-13 印刷布线板
KR1020007013000A KR100791281B1 (ko) 1998-05-19 1999-05-13 프린트배선판 및 프린트배선판의 제조방법
KR1020077013879A KR20070073984A (ko) 1998-05-19 1999-05-13 프린트배선판 및 프린트배선판의 제조방법
EP99919584A EP1083779B1 (en) 1998-05-19 1999-05-13 Printed circuit board and method of production thereof
EP20060004650 EP1670300A3 (en) 1998-05-19 1999-05-13 Printed wiring board and manufacturing method of printed wiring board
PCT/JP1999/002512 WO1999060831A1 (en) 1998-05-19 1999-05-13 Printed circuit board and method of production thereof
DE69934981T DE69934981T2 (de) 1998-05-19 1999-05-13 Gedruckte leiterplatte und verfahren zur herstellung
CNB998063916A CN1245061C (zh) 1998-05-19 1999-05-13 印刷布线板和印刷布线板的制造方法
US09/700,592 US6407345B1 (en) 1998-05-19 1999-05-13 Printed circuit board and method of production thereof
TW95102580A TWI287414B (en) 1998-05-19 1999-05-18 Printed wiring board and manufacturing method of printed wiring board
TW92122343A TW200400782A (en) 1998-05-19 1999-05-18 Printed circuit board and manufacturing method of printed circuit board
US10/108,628 US7332816B2 (en) 1998-05-19 2002-03-29 Method of fabricating crossing wiring pattern on a printed circuit board
US11/078,342 US7525190B2 (en) 1998-05-19 2005-03-14 Printed wiring board with wiring pattern having narrow width portion
US12/389,456 US8018046B2 (en) 1998-05-19 2009-02-20 Printed wiring board with notched conductive traces
US13/206,084 US8629550B2 (en) 1998-05-19 2011-08-09 Printed wiring board with crossing wiring pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15532998A JPH11330698A (ja) 1998-05-19 1998-05-19 多層プリント配線板及び多層プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH11330698A true JPH11330698A (ja) 1999-11-30

Family

ID=15603519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15532998A Pending JPH11330698A (ja) 1998-05-19 1998-05-19 多層プリント配線板及び多層プリント配線板の製造方法

Country Status (2)

Country Link
JP (1) JPH11330698A (ja)
CN (1) CN1791302B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345560A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法、並びに電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345560A (ja) * 2000-02-09 2001-12-14 Ngk Spark Plug Co Ltd 配線基板およびその製造方法、並びに電子部品
JP4685251B2 (ja) * 2000-02-09 2011-05-18 日本特殊陶業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
CN1791302A (zh) 2006-06-21
CN1791302B (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
EP1667507B1 (en) A multilayer printed circuit board
WO1999060831A1 (en) Printed circuit board and method of production thereof
JP2003023252A (ja) 多層プリント配線板
JP2003023253A (ja) 多層プリント配線板
JP2000165046A (ja) 多層ビルドアップ配線板
JP2003023251A (ja) 多層プリント配線板
JP2000068650A (ja) 多層プリント配線板
JPH11307687A (ja) パッケージ基板
JP4282127B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP3421239B2 (ja) 多層プリント配線板の製造方法
JP3143408B2 (ja) プリント配線板の製造方法
JP3126331B2 (ja) パッケージ基板
JP3188863B2 (ja) パッケージ基板
JP4662391B2 (ja) 多層プリント配線板
JPH11330698A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP3383759B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JPH11307938A (ja) コア基板、コア基板の製造方法及び多層プリント配線板
JP2013021374A (ja) 多層プリント配線板
JP3352023B2 (ja) 多層プリント配線板の製造方法
JPH11261228A (ja) 多層プリント配線板
JP2000101246A (ja) 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JPH11307937A (ja) コア基板、コア基板の製造方法及び多層プリント配線板
JP2002271027A (ja) 多層プリント配線板
JP3378185B2 (ja) パッケージ基板
JP4916524B2 (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050406

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD04 Notification of resignation of power of attorney

Effective date: 20050901

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Written amendment

Effective date: 20071225

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080507

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080916