JP4916524B2 - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP4916524B2 JP4916524B2 JP2009117373A JP2009117373A JP4916524B2 JP 4916524 B2 JP4916524 B2 JP 4916524B2 JP 2009117373 A JP2009117373 A JP 2009117373A JP 2009117373 A JP2009117373 A JP 2009117373A JP 4916524 B2 JP4916524 B2 JP 4916524B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer resin
- layer
- via hole
- resin insulation
- insulation layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
バイアホールを接続する導体回路の表面に粗化処理を施す工程と、
下層及び中層の層間樹脂絶縁層に、開口径と層間樹脂絶縁層の厚みとの比が1を超えるとともに4以下であり、側面に粗化処理を施した開口部を形成する工程と、
バイアホールを形成する下層又は中層の層間樹脂絶縁層の表面及び開口部の内面に触媒核を付与してから無電解銅めっき膜を形成する工程と、
所定パターンのめっきレジストを形成する工程と、
前記めっきレジスト非形成部の前記無電解銅めっき膜上に電解銅めっき膜を形成して開口部内を電解銅めっき膜で充填して表面を平滑にする工程と、
前記めっきレジストを除去した後、前記電解銅めっき膜及び前記無電解銅めっき膜にエッチング処理を施し、電解銅めっき膜が形成されていない部分の無電解銅めっき膜を除去すると共に電解銅めっき膜表面を平滑化する工程と、
バイアホールの平滑に形成された表面に粗化処理を施す工程と、
下層または中層の層間樹脂絶縁層上に中層または上層の層間樹脂絶縁層を積層する工程とを備えることを技術的特徴とする。
(1)厚さ1mmのBT(ビスマレイミドトリアジン)樹脂またはガラスエポキシ樹脂からなるコア基板30の両面に18μmの銅箔32がラミネートされている銅張積層板30Aを出発材料とする(図1参照)。まず、この銅張積層板30Aをパターン状にエッチングすることにより、基板30の両面に内層銅パターン(導体回路)34を形成する(図2参照)。
(i)クレゾールノボラック型エポキシ樹脂(日本化薬製:分子量2500)の25%アクリル化物を35重量部(固形分80%)、感光性モノマー(東亜合成製:商品名アロニックスM315)4重量部、消泡剤(サンノプコ製 S−65)0.5重量部、NMPを3.6重量部を撹拌混合する。
(ii)熱可塑性樹脂としてポリエーテルスルフォン(PES)8重量部、熱硬化性樹脂としてエポキシ樹脂粒子(三洋化成製商品名 ポリマーポール)の平均粒径0.5μmのものを7.245重量部、を混合した後、さらにNMP20重量部を添加し撹拌混合する。
(iii)イミダゾール硬化剤(四国化成製:商品名2E4MZ−CN)2重量部、光開始剤(チバガイギー製イルガキュア −907)2重量部、光増感剤(日本化薬製:DETX−S)0.2重量部、NMP1.5重量部を撹拌混合する。
(i)から(iii)を混合撹拌して無電解めっき用接着剤を得る。
さらに、粗面化処理した該基板の表面に、パラジウム触媒(アトテック製)を付与することにより、層間樹脂絶縁層40の表面およびバイアホール用開口部42の内壁面に触媒核を付ける。
〔無電解めっき液〕
EDTA 150 g/l
硫酸銅 20 g/l
HCHO 30ml/l
NaOH 40 g/l
α、α’−ビピリジル 80 mg/l
PEG 0.1g/l
液条件:硫酸銅・5水和物 60g/l
硫酸 190g/l
塩素イオン 40ppm
レベリング剤(アトテック製 HL)40ml/l
光沢剤 (アトテック製 UV)0.5ml/l
操作条件:バブリング 3.00l/分 電流密度 0.5A/dm2
設定電流値 0.18A めっき時間130分
この実施形態では、めっきにより充填を行ったが、めっきの代わりに、導電性ペーストを充填することもできる。導電性ペーストとしては、タッタ電機線DDペースト(AE16001)などが挙げられる。
図19を参照して上述した第1実施形態においては、バイアホールがクランク状に配置されたが、第2実施形態の多層プリント配線板においては、バイアホール50、70、90が階段状に配置されている。
30 コア基板
40 下層層間樹脂絶縁層
42 開口部
42a 側面
50 下層バイアホール
52 導体回路
58 粗化層
60 中層層間樹脂絶縁層(上層層間樹脂絶縁層)
62 開口部
70 中層バイアホール
72,72A、72B導体回路
80 上層層間樹脂絶縁層
82 開口部
90 上層バイアホール
92 導体回路
Claims (2)
- 少なくとも下層、中層、上層の3層の層間樹脂絶縁層と該層間樹脂絶縁層上に形成される導体層とを積層してなり、各層間樹脂絶縁層にバイアホールが配設され、下層層間樹脂絶縁層のバイアホールと中層層間樹脂絶縁層のバイアホールとが、導体回路を介して接続され、中層層間樹脂絶縁層のバイアホールと上層層間樹脂絶縁層のバイアホールとが、導体回路を介して接続され、下層層間樹脂絶縁層のバイアホールのほぼ上の位置に上層層間樹脂絶縁層のバイアホールが配置されている多層プリント配線板の製造方法であって、
バイアホールを接続する導体回路の表面に粗化処理を施す工程と、
下層及び中層の層間樹脂絶縁層に、開口径と層間樹脂絶縁層の厚みとの比が1を超えるとともに4以下であり、側面に粗化処理を施した開口部を形成する工程と、
バイアホールを形成する下層又は中層の層間樹脂絶縁層の表面及び開口部の内面に触媒核を付与してから無電解銅めっき膜を形成する工程と、
所定パターンのめっきレジストを形成する工程と、
前記めっきレジスト非形成部の前記無電解銅めっき膜上に電解銅めっき膜を形成して開口部内を電解銅めっき膜で充填して表面を平滑にする工程と、
前記めっきレジストを除去した後、前記電解銅めっき膜及び前記無電解銅めっき膜にエッチング処理を施し、電解銅めっき膜が形成されていない部分の無電解銅めっき膜を除去すると共に電解銅めっき膜表面を平滑化する工程と、
バイアホールの平滑に形成された表面に粗化処理を施す工程と、
下層または中層の層間樹脂絶縁層上に中層または上層の層間樹脂絶縁層を積層する工程とを備えることを特徴とする多層プリント配線板の製造方法。 - 少なくとも下層、中層、上層の3層の層間樹脂絶縁層と該層間樹脂絶縁層上に形成される導体層とを積層してなり、各層間樹脂絶縁層にバイアホールが配設され、下層層間樹脂絶縁層のバイアホールと中層層間樹脂絶縁層のバイアホールとが、下層層間樹脂絶縁層上面の導体回路を介して接続され、中層層間樹脂絶縁層のバイアホールと上層層間樹脂絶縁層のバイアホールとが、中層層間樹脂絶縁層上面の導体回路を介して接続され、下層層間樹脂絶縁層のバイアホールのほぼ上の位置に上層層間樹脂絶縁層のバイアホールが配置されている多層プリント配線板の製造方法であって、
バイアホールを接続する導体回路の表面に粗化処理を施す工程と、
下層及び中層の層間樹脂絶縁層に、開口径と層間樹脂絶縁層の厚みとの比が1を超えるとともに4以下であり、側面に粗化処理を施した開口部を形成する工程と、
バイアホールを形成する下層又は中層の層間樹脂絶縁層の表面及び開口部の内面に触媒核を付与してから無電解銅めっき膜を形成する工程と、
所定パターンのめっきレジストを形成する工程と、
前記めっきレジスト非形成部の前記無電解銅めっき膜上に電解銅めっき膜を形成して開口部内を電解銅めっき膜で充填して表面を平滑にする工程と、
前記めっきレジストを除去した後、前記電解銅めっき膜及び前記無電解銅めっき膜にエッチング処理を施し、電解銅めっき膜が形成されていない部分の無電解銅めっき膜を除去すると共に電解銅めっき膜表面を平滑化する工程と、
バイアホールの平滑に形成された表面に粗化処理を施す工程と、
下層または中層の層間樹脂絶縁層上に中層または上層の層間樹脂絶縁層を積層する工程とを備えることを特徴とする多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009117373A JP4916524B2 (ja) | 1997-12-29 | 2009-05-14 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36924697 | 1997-12-29 | ||
JP1997369246 | 1997-12-29 | ||
JP2009117373A JP4916524B2 (ja) | 1997-12-29 | 2009-05-14 | 多層プリント配線板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36791098A Division JP4662391B2 (ja) | 1997-12-29 | 1998-12-24 | 多層プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009177217A JP2009177217A (ja) | 2009-08-06 |
JP4916524B2 true JP4916524B2 (ja) | 2012-04-11 |
Family
ID=41031905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009117373A Expired - Lifetime JP4916524B2 (ja) | 1997-12-29 | 2009-05-14 | 多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4916524B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787685B1 (ko) * | 1999-07-26 | 2007-12-21 | 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 | 트렌치 캐패시터용 매립 스트랩 제조 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05218645A (ja) * | 1992-02-05 | 1993-08-27 | Ngk Insulators Ltd | 薄膜多層配線基板の製造方法 |
JPH06318783A (ja) * | 1993-05-10 | 1994-11-15 | Meikoo:Kk | 多層回路基板の製造方法 |
JP2759039B2 (ja) * | 1993-06-01 | 1998-05-28 | 株式会社日立製作所 | 薄膜多層配線基板 |
JPH0779078A (ja) * | 1993-09-08 | 1995-03-20 | Shinko Electric Ind Co Ltd | 多層配線基板及びその製造方法 |
JPH07147483A (ja) * | 1993-09-30 | 1995-06-06 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
JPH07336017A (ja) * | 1994-06-08 | 1995-12-22 | Hitachi Ltd | 電流反転電解法による薄膜回路製造方法ならびにそれを用いた薄膜回路基板、薄膜多層回路基板および電子回路装置 |
JPH09252180A (ja) * | 1996-03-18 | 1997-09-22 | Fujitsu Ltd | 回路基板の製造方法 |
-
2009
- 2009-05-14 JP JP2009117373A patent/JP4916524B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100787685B1 (ko) * | 1999-07-26 | 2007-12-21 | 인피니언 테크놀로지스 노쓰 아메리카 코포레이션 | 트렌치 캐패시터용 매립 스트랩 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2009177217A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7781681B2 (en) | Multilayer printed wiring board | |
US6365843B1 (en) | Multilayer printed wiring board | |
WO1999060831A1 (en) | Printed circuit board and method of production thereof | |
JP2003023252A (ja) | 多層プリント配線板 | |
JP2003023253A (ja) | 多層プリント配線板 | |
JP2005167141A (ja) | プリント配線板の製造方法及び多層プリント配線板 | |
JP2003023251A (ja) | 多層プリント配線板 | |
JP4282127B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4662391B2 (ja) | 多層プリント配線板 | |
JP4916524B2 (ja) | 多層プリント配線板の製造方法 | |
JP3969875B2 (ja) | 多層プリント配線板 | |
JP3143408B2 (ja) | プリント配線板の製造方法 | |
JP2003209359A (ja) | コア基板およびその製造方法 | |
JP4245215B2 (ja) | 多層プリント配線板 | |
JP3126331B2 (ja) | パッケージ基板 | |
JP4817516B2 (ja) | 多層プリント配線板 | |
JP4522471B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP4374683B2 (ja) | プリント配線板の製造方法 | |
JP3256172B2 (ja) | 多層プリント配線板 | |
JPH10233579A (ja) | 多層プリント配線板およびその製造方法 | |
JPH11251749A (ja) | 多層プリント配線板 | |
JPH11284338A (ja) | 多層プリント配線板の製造方法 | |
JP2013021374A (ja) | 多層プリント配線板 | |
JP3352023B2 (ja) | 多層プリント配線板の製造方法 | |
JPH1146066A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100408 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100902 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20101008 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120124 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |