JP3126331B2 - パッケージ基板 - Google Patents
パッケージ基板Info
- Publication number
- JP3126331B2 JP3126331B2 JP09312687A JP31268797A JP3126331B2 JP 3126331 B2 JP3126331 B2 JP 3126331B2 JP 09312687 A JP09312687 A JP 09312687A JP 31268797 A JP31268797 A JP 31268797A JP 3126331 B2 JP3126331 B2 JP 3126331B2
- Authority
- JP
- Japan
- Prior art keywords
- package substrate
- layer
- chip
- solder
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＩＣチップを載
置させるためのパッケージ基板に関し、更に詳細には、
上面及び下面に、ＩＣチップへの接続用の半田パッド
と、マザーボード、サブボード等の基板への接続用の半
田パッドとが形成されたパッケージ基板に関するもので
ある。
置させるためのパッケージ基板に関し、更に詳細には、
上面及び下面に、ＩＣチップへの接続用の半田パッド
と、マザーボード、サブボード等の基板への接続用の半
田パッドとが形成されたパッケージ基板に関するもので
ある。
【０００２】
【従来の技術】高集積ＩＣチップは、パッケージ基板に
載置され、マザーボード、サブボード等の基板へ接続さ
れている。このパッケージ基板の構成について、図２５
を参照して説明する。図２５（Ａ）は、パッケージ基板
３００の断面図を示し、図２５（Ｂ）は、該パッケージ
基板３００にＩＣチップ８０を載置して、マザーボード
９０へ取り付けた状態を示す断面図である。該パッケー
ジ基板３００は、コア基板３３０の両面に層間樹脂絶縁
層３５０を介在させて複数層の導体回路３５８を形成し
てなり、ＩＣチップ８０側の表面（上面）には、ＩＣチ
ップ側のパッド８２と接続するための半田バンプ３７６
Ｕが形成され、サブボード９０側の表面（下面）には、
マザーボード側のパッド９２と接続するための半田バン
プ３７６Ｄが形成されている。該半田バンプ３７６Ｕ
は、半田パッド３７５Ｕ上に形成され、又、半田バンプ
３７６Ｄは、半田パッド３７５Ｄ上に形成されている。
載置され、マザーボード、サブボード等の基板へ接続さ
れている。このパッケージ基板の構成について、図２５
を参照して説明する。図２５（Ａ）は、パッケージ基板
３００の断面図を示し、図２５（Ｂ）は、該パッケージ
基板３００にＩＣチップ８０を載置して、マザーボード
９０へ取り付けた状態を示す断面図である。該パッケー
ジ基板３００は、コア基板３３０の両面に層間樹脂絶縁
層３５０を介在させて複数層の導体回路３５８を形成し
てなり、ＩＣチップ８０側の表面（上面）には、ＩＣチ
ップ側のパッド８２と接続するための半田バンプ３７６
Ｕが形成され、サブボード９０側の表面（下面）には、
マザーボード側のパッド９２と接続するための半田バン
プ３７６Ｄが形成されている。該半田バンプ３７６Ｕ
は、半田パッド３７５Ｕ上に形成され、又、半田バンプ
３７６Ｄは、半田パッド３７５Ｄ上に形成されている。
【０００３】上述したようにパッケージ基板３００は、
高集積ＩＣチップ８０とマザーボード９０とを接続する
ために用いられている。即ち、ＩＣチップ８０のパッド
８２は直径１２０〜１７０μｍと小さく、マザーボード
９０側のパッド９２は直径６００〜７００μｍと大きい
ので、ＩＣチップをマザーボードへ直接取り付けること
ができないため、パッケージ基板にて中継を行ってい
る。
高集積ＩＣチップ８０とマザーボード９０とを接続する
ために用いられている。即ち、ＩＣチップ８０のパッド
８２は直径１２０〜１７０μｍと小さく、マザーボード
９０側のパッド９２は直径６００〜７００μｍと大きい
ので、ＩＣチップをマザーボードへ直接取り付けること
ができないため、パッケージ基板にて中継を行ってい
る。
【０００４】
【発明が解決しようとする課題】パッケージ基板は、Ｉ
Ｃチップ側半田パッド３７５Ｕ及びマザーボード側半田
パッド３７５Ｄを、それぞれ上述したＩＣチップ側のパ
ッド８２及びマザーボード側のパッド９２の大きさに対
応させて形成してある。このため、パッケージ基板３０
０のＩＣチップ側の表面に占める半田パッド３７５Ｕの
面積の割合と、マザーボード側の表面に占める半田パッ
ド３７５Ｄの面積の割合とが異なっている。ここで、層
間樹脂絶縁層３５０及びコア基板３３０は、樹脂により
形成されており、半田パッド３７５Ｕ、３７５Ｄは、ニ
ッケル等の金属で形成されている。このため、製造工程
において、層間樹脂絶縁層３５０の硬化、乾燥等により
当該樹脂部分を収縮させた際に、上述したＩＣチップ側
の表面に占める半田パッド３７５Ｕの面積の割合と、マ
ザーボード側の表面に占める半田パッド３７５Ｄの面積
の割合との差から、パッケージ基板に、ＩＣチップ側へ
の反りを発生させることがあった。更に、ＩＣチップを
載置させて実際に使用される際にも、ＩＣチップに発生
する熱により収縮を繰り返した際に、該樹脂部分と金属
部分である半田パッドとの収縮率の差から、反りを生じ
させることがあった。
Ｃチップ側半田パッド３７５Ｕ及びマザーボード側半田
パッド３７５Ｄを、それぞれ上述したＩＣチップ側のパ
ッド８２及びマザーボード側のパッド９２の大きさに対
応させて形成してある。このため、パッケージ基板３０
０のＩＣチップ側の表面に占める半田パッド３７５Ｕの
面積の割合と、マザーボード側の表面に占める半田パッ
ド３７５Ｄの面積の割合とが異なっている。ここで、層
間樹脂絶縁層３５０及びコア基板３３０は、樹脂により
形成されており、半田パッド３７５Ｕ、３７５Ｄは、ニ
ッケル等の金属で形成されている。このため、製造工程
において、層間樹脂絶縁層３５０の硬化、乾燥等により
当該樹脂部分を収縮させた際に、上述したＩＣチップ側
の表面に占める半田パッド３７５Ｕの面積の割合と、マ
ザーボード側の表面に占める半田パッド３７５Ｄの面積
の割合との差から、パッケージ基板に、ＩＣチップ側へ
の反りを発生させることがあった。更に、ＩＣチップを
載置させて実際に使用される際にも、ＩＣチップに発生
する熱により収縮を繰り返した際に、該樹脂部分と金属
部分である半田パッドとの収縮率の差から、反りを生じ
させることがあった。
【０００５】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、半田バ
ンプを有する反りのないパッケージ基板を提供すること
にある。
なされたものであり、その目的とするところは、半田バ
ンプを有する反りのないパッケージ基板を提供すること
にある。
【０００６】
【課題を解決するための手段】上述した目的を達成する
ため本発明は、コア基板の両面に、層間樹脂絶縁層を介
在させて導体回路を形成して成り、ＩＣチップの搭載さ
れる側の表面に半田パッドが形成され、他の基板に接続
される側の表面に、前記ＩＣチップ搭載側の半田パッド
よりも相対的に大きな半田パッドが形成されたパッケー
ジ基板であって、前記コア基板のＩＣチップが搭載され
る側に形成される導体回路の外周に、ダミーパターンを
形成したことを技術的特徴とする。
ため本発明は、コア基板の両面に、層間樹脂絶縁層を介
在させて導体回路を形成して成り、ＩＣチップの搭載さ
れる側の表面に半田パッドが形成され、他の基板に接続
される側の表面に、前記ＩＣチップ搭載側の半田パッド
よりも相対的に大きな半田パッドが形成されたパッケー
ジ基板であって、前記コア基板のＩＣチップが搭載され
る側に形成される導体回路の外周に、ダミーパターンを
形成したことを技術的特徴とする。
【０００７】本発明においては、パッケージ基板のＩＣ
チップ側は、半田パッドが小さいため、半田パッドによ
る金属部分の占める割合が小さく、マザーボード等の基
板側は、半田パッドが大きいため、金属部分の割合が大
きい。ここで、パッケージ基板のＩＣチップ側の導体回
路の外周に、ダミーパターンを形成することで、金属部
分を増やし、該ＩＣチップ側とマザーボード側との金属
部分の比率を調整すると共に、金属製のダミーパターン
にてパッケージ基板の外周部の機械的強度を高め、パッ
ケージ基板に反りを発生させないようにしている。ここ
で、ダミーパターンとは、電気接続或いはコンデンサ等
の意味を持たず、単に機械的な意味合いで形成されるパ
ターンを言う。
チップ側は、半田パッドが小さいため、半田パッドによ
る金属部分の占める割合が小さく、マザーボード等の基
板側は、半田パッドが大きいため、金属部分の割合が大
きい。ここで、パッケージ基板のＩＣチップ側の導体回
路の外周に、ダミーパターンを形成することで、金属部
分を増やし、該ＩＣチップ側とマザーボード側との金属
部分の比率を調整すると共に、金属製のダミーパターン
にてパッケージ基板の外周部の機械的強度を高め、パッ
ケージ基板に反りを発生させないようにしている。ここ
で、ダミーパターンとは、電気接続或いはコンデンサ等
の意味を持たず、単に機械的な意味合いで形成されるパ
ターンを言う。
【０００８】
【発明の実施の形態】本発明の第１実施形態に係るパッ
ケージ基板の構成について図２２〜図２４を参照して説
明する。図２２は、第１実施形態のパッケージ基板の断
面を示し、図２３（Ａ）は、パッケージ基板の平面を示
し、図２３（Ｂ）は、該パッケージ基板に取り付けられ
るＩＣチップの底面を示し、図２４は、図２２に示すパ
ッケージ基板の上面にＩＣチップ８０を載置した状態
で、マザーボード９０に取り付けた状態の断面を示して
いる。該パッケージ基板は、図２４に示すように上面に
ＩＣチップ８０のバンプ８２側に接続するための半田バ
ンプ７６Ｕが設けられ、下面側にマザーボード９０のバ
ンプ９２に接続するための半田バンプ７６Ｄが配設さ
れ、該ＩＣチップ８０−マザーボード９０間の信号等の
受け渡し、及び、マザーボード側からの電源供給を中継
する役割を果たす。
ケージ基板の構成について図２２〜図２４を参照して説
明する。図２２は、第１実施形態のパッケージ基板の断
面を示し、図２３（Ａ）は、パッケージ基板の平面を示
し、図２３（Ｂ）は、該パッケージ基板に取り付けられ
るＩＣチップの底面を示し、図２４は、図２２に示すパ
ッケージ基板の上面にＩＣチップ８０を載置した状態
で、マザーボード９０に取り付けた状態の断面を示して
いる。該パッケージ基板は、図２４に示すように上面に
ＩＣチップ８０のバンプ８２側に接続するための半田バ
ンプ７６Ｕが設けられ、下面側にマザーボード９０のバ
ンプ９２に接続するための半田バンプ７６Ｄが配設さ
れ、該ＩＣチップ８０−マザーボード９０間の信号等の
受け渡し、及び、マザーボード側からの電源供給を中継
する役割を果たす。
【０００９】図２２に示すように、パッケージ基板のコ
ア基板３０の上面及び下面には、グランド層となる内層
銅パターン３４Ｕ、３４Ｄが形成されている。また、内
層銅パターン３４Ｕの上層には、層間樹脂絶縁層５０を
介在させて信号線を形成する導体回路５８Ｕ、又、該層
間樹脂絶縁層５０を貫通してバイアホール６０Ｕが形成
されている。導体回路５８Ｕ及びダミーパターン５８Ｍ
の上層には、層間樹脂絶縁層１５０を介して最外層の導
体回路１５８Ｕ、ダミーパターン１５９及び該層間樹脂
絶縁層１５０を貫通するバイアホール１６０Ｕが形成さ
れている。該ダミーパターン１５９は、図２３に示すよ
うに導体回路１５８Ｕの外周、即ち、パッケージ基板の
周縁部に沿って形成されている。上記導体回路１５８
Ｕ、バイアホール１６０Ｕには半田バンプ７６Ｕを支持
する半田パッド７５Ｕが形成されている。ここで、ＩＣ
チップ側の半田パッド７５Ｕは、直径１２０〜１７０μ
ｍに形成されている。
ア基板３０の上面及び下面には、グランド層となる内層
銅パターン３４Ｕ、３４Ｄが形成されている。また、内
層銅パターン３４Ｕの上層には、層間樹脂絶縁層５０を
介在させて信号線を形成する導体回路５８Ｕ、又、該層
間樹脂絶縁層５０を貫通してバイアホール６０Ｕが形成
されている。導体回路５８Ｕ及びダミーパターン５８Ｍ
の上層には、層間樹脂絶縁層１５０を介して最外層の導
体回路１５８Ｕ、ダミーパターン１５９及び該層間樹脂
絶縁層１５０を貫通するバイアホール１６０Ｕが形成さ
れている。該ダミーパターン１５９は、図２３に示すよ
うに導体回路１５８Ｕの外周、即ち、パッケージ基板の
周縁部に沿って形成されている。上記導体回路１５８
Ｕ、バイアホール１６０Ｕには半田バンプ７６Ｕを支持
する半田パッド７５Ｕが形成されている。ここで、ＩＣ
チップ側の半田パッド７５Ｕは、直径１２０〜１７０μ
ｍに形成されている。
【００１０】一方、コア基板３０の下面側のグランド層
（内層銅パターン）３４Ｄの上層（ここで、上層とは基
板３０を中心として上面については上側を、基板の下面
については下側を意味する）には、層間樹脂絶縁層５０
を介して信号線を形成する導体回路５８Ｄが形成されて
いる。該導体回路５８Ｄの上層には、層間樹脂絶縁層１
５０を介して最外層の導体回路１５８Ｄ及び該層間樹脂
絶縁層１５０を貫通するバイアホール１６０Ｄが形成さ
れ、該導体回路１５８Ｄ、バイアホール１６０Ｄには半
田バンプ７６Ｄを支持する半田パッド７５Ｄが形成され
ている。ここで、マザーボード側の半田パッド７５Ｄ
は、直径６００〜７００μｍに形成されている。
（内層銅パターン）３４Ｄの上層（ここで、上層とは基
板３０を中心として上面については上側を、基板の下面
については下側を意味する）には、層間樹脂絶縁層５０
を介して信号線を形成する導体回路５８Ｄが形成されて
いる。該導体回路５８Ｄの上層には、層間樹脂絶縁層１
５０を介して最外層の導体回路１５８Ｄ及び該層間樹脂
絶縁層１５０を貫通するバイアホール１６０Ｄが形成さ
れ、該導体回路１５８Ｄ、バイアホール１６０Ｄには半
田バンプ７６Ｄを支持する半田パッド７５Ｄが形成され
ている。ここで、マザーボード側の半田パッド７５Ｄ
は、直径６００〜７００μｍに形成されている。
【００１１】図２３（Ａ）は、パッケージ基板１００の
平面図、即ち、図２２のＡ矢視図である。ここで、図２
２は、図２３（Ａ）のＸ１−Ｘ１縦断面に相当する。図
２３（Ａ）及び図２２中に示すように、信号線を構成す
る導体回路１５８Ｕの外周には、幅１０ｍｍのダミーパ
ターン１５９がソルダ−レジスト７０の下層に形成され
ている。ここで、ダミーパターンとは、電気接続或いは
コンデンサ等の意味を持たず、単に機械的な意味合いで
形成されるパターンを言う。
平面図、即ち、図２２のＡ矢視図である。ここで、図２
２は、図２３（Ａ）のＸ１−Ｘ１縦断面に相当する。図
２３（Ａ）及び図２２中に示すように、信号線を構成す
る導体回路１５８Ｕの外周には、幅１０ｍｍのダミーパ
ターン１５９がソルダ−レジスト７０の下層に形成され
ている。ここで、ダミーパターンとは、電気接続或いは
コンデンサ等の意味を持たず、単に機械的な意味合いで
形成されるパターンを言う。
【００１２】図２５を参照して上述した従来技術のパッ
ケージ基板と同様に、第１実施形態に係るパッケージ基
板において、ＩＣチップ８０側の表面（上面）は、半田
パッド７６Ｕが小さいため（直径１２０〜１７０μ
ｍ）、半田パッドによる金属部分の占める割合が小さ
い。一方、マザーボード９０側の表面（下面）は、半田
パッド７５Ｄが大きいため（直径６００〜７００μ
ｍ）、金属部分の割合が大きい。ここで、本実施形態の
パッケージ基板では、パッケージ基板のＩＣチップ側の
最外層導体回路１５８Ｕの外周に、ダミーパターン１５
９を形成することで、パッケージ基板のＩＣチップ側の
金属部分を増やし、該ＩＣチップ側とマザーボード側と
の金属部分の比率を調整すると共に、金属製のダミーパ
ターン１５９によりパッケージ基板の周縁部の機械強度
を高め、後述するパッケージ基板の製造工程、及び、使
用中において反りを発生させないようにしてある。
ケージ基板と同様に、第１実施形態に係るパッケージ基
板において、ＩＣチップ８０側の表面（上面）は、半田
パッド７６Ｕが小さいため（直径１２０〜１７０μ
ｍ）、半田パッドによる金属部分の占める割合が小さ
い。一方、マザーボード９０側の表面（下面）は、半田
パッド７５Ｄが大きいため（直径６００〜７００μ
ｍ）、金属部分の割合が大きい。ここで、本実施形態の
パッケージ基板では、パッケージ基板のＩＣチップ側の
最外層導体回路１５８Ｕの外周に、ダミーパターン１５
９を形成することで、パッケージ基板のＩＣチップ側の
金属部分を増やし、該ＩＣチップ側とマザーボード側と
の金属部分の比率を調整すると共に、金属製のダミーパ
ターン１５９によりパッケージ基板の周縁部の機械強度
を高め、後述するパッケージ基板の製造工程、及び、使
用中において反りを発生させないようにしてある。
【００１３】引き続き、図２２に示すパッケージ基板の
製造工程について図１〜図２２を参照して説明する。 （１）厚さ１ｍｍのガラスエポキシ樹脂またはＢＴ（ビ
スマレイミドトリアジン）樹脂からなるコア基板３０の
両面に１８μｍの銅箔３２がラミネートされている銅張
積層板３０Ａを出発材料とする（図１参照）。まず、こ
の銅張積層板３０Ａをドリル削孔し、無電解めっき処理
を施し、パターン状にエッチングすることにより、基板
３０の両面に内層銅パターン３４Ｕ、３４Ｄとスルーホ
ール３６を形成する（図２参照）。
製造工程について図１〜図２２を参照して説明する。 （１）厚さ１ｍｍのガラスエポキシ樹脂またはＢＴ（ビ
スマレイミドトリアジン）樹脂からなるコア基板３０の
両面に１８μｍの銅箔３２がラミネートされている銅張
積層板３０Ａを出発材料とする（図１参照）。まず、こ
の銅張積層板３０Ａをドリル削孔し、無電解めっき処理
を施し、パターン状にエッチングすることにより、基板
３０の両面に内層銅パターン３４Ｕ、３４Ｄとスルーホ
ール３６を形成する（図２参照）。
【００１４】（２）さらに、内層銅パターン３４Ｕ、３
４Ｄおよびスルーホール３６を形成した基板３０を、水
洗いして乾燥した後、酸化一還元処理し、内層銅パター
ン３４Ｕ、３４Ｄおよびスルーホール３６の表面に粗化
層３８を設ける（図３参照）。
４Ｄおよびスルーホール３６を形成した基板３０を、水
洗いして乾燥した後、酸化一還元処理し、内層銅パター
ン３４Ｕ、３４Ｄおよびスルーホール３６の表面に粗化
層３８を設ける（図３参照）。
【００１５】（３）一方、基板表面を平滑化するための
樹脂充填剤を調整する。ここでは、ビスフェノールＦ型
エポキシモノマー（油化シェル製、分子量３１０、ＹＬ
９８３Ｕ）１００重量部、イミダゾール硬化剤（四国化
成製、２Ｅ４ＭＺ−ＣＮ）６重量部を混合し、これらの
混合物に対し、表面にシランカップリング剤がコーティ
ングされた平均粒径１．６μｍのＳｉＯ2 球状粒子（ア
ドマテック製、ＣＲＳ１１０１−ＣＥ、ここで、最大粒
子の大きさは後述する内層銅パターンの厚み（１５μ
ｍ）以下とする）１７０重量部、消泡剤（サンノプコ
製、ペレノールＳ４）０．５重量部を混合し、３本ロー
ルにて混練することにより、その混合物の粘度を２３±
１℃で４５，０００〜４９，０００ｃｐｓに調整して、
樹脂充填剤を得る。この樹脂充填剤は無溶剤である。も
し溶剤入りの樹脂充填剤を用いると、後工程において層
間剤を塗布して加熱・乾燥させる際に、樹脂充填剤の層
から溶剤が揮発して、樹脂充填剤の層と層間材との間で
剥離が発生するからである。
樹脂充填剤を調整する。ここでは、ビスフェノールＦ型
エポキシモノマー（油化シェル製、分子量３１０、ＹＬ
９８３Ｕ）１００重量部、イミダゾール硬化剤（四国化
成製、２Ｅ４ＭＺ−ＣＮ）６重量部を混合し、これらの
混合物に対し、表面にシランカップリング剤がコーティ
ングされた平均粒径１．６μｍのＳｉＯ2 球状粒子（ア
ドマテック製、ＣＲＳ１１０１−ＣＥ、ここで、最大粒
子の大きさは後述する内層銅パターンの厚み（１５μ
ｍ）以下とする）１７０重量部、消泡剤（サンノプコ
製、ペレノールＳ４）０．５重量部を混合し、３本ロー
ルにて混練することにより、その混合物の粘度を２３±
１℃で４５，０００〜４９，０００ｃｐｓに調整して、
樹脂充填剤を得る。この樹脂充填剤は無溶剤である。も
し溶剤入りの樹脂充填剤を用いると、後工程において層
間剤を塗布して加熱・乾燥させる際に、樹脂充填剤の層
から溶剤が揮発して、樹脂充填剤の層と層間材との間で
剥離が発生するからである。
【００１６】（４）上記（３）で得た樹脂充填剤４０
を、基板３０の両面にロールコータを用いて塗布するこ
とにより、上面の導体回路（内層銅パターン）３４Ｕ間
あるいはスルーホール３６内に充填し、７０℃，２０分
間で乾燥させ、下面についても同様にして樹脂充填剤４
０を導体回路３４Ｄ間あるいはスルーホール３６内に充
填し、７０℃，２０分間で乾燥させる（図４参照）。
を、基板３０の両面にロールコータを用いて塗布するこ
とにより、上面の導体回路（内層銅パターン）３４Ｕ間
あるいはスルーホール３６内に充填し、７０℃，２０分
間で乾燥させ、下面についても同様にして樹脂充填剤４
０を導体回路３４Ｄ間あるいはスルーホール３６内に充
填し、７０℃，２０分間で乾燥させる（図４参照）。
【００１７】（５）上記（４）の処理を終えた基板３０
の片面を、♯６００のベルト研磨紙（三共理化学製）を
用いたベルトサンダー研磨により、内層銅パターン３４
Ｕ、３４Ｄの表面やスルーホール３６のランド表面に樹
脂充填剤４０が残らないように研磨し、次いで、上記ベ
ルトサンダー研磨による傷を取り除くためのバフ研磨を
行う（図５参照）。次いで、１００℃で１時間、１２０
℃で３時間、１５０℃で１時間、１８０℃で７時間の加
熱処理を行って樹脂充填剤４０を硬化させる。
の片面を、♯６００のベルト研磨紙（三共理化学製）を
用いたベルトサンダー研磨により、内層銅パターン３４
Ｕ、３４Ｄの表面やスルーホール３６のランド表面に樹
脂充填剤４０が残らないように研磨し、次いで、上記ベ
ルトサンダー研磨による傷を取り除くためのバフ研磨を
行う（図５参照）。次いで、１００℃で１時間、１２０
℃で３時間、１５０℃で１時間、１８０℃で７時間の加
熱処理を行って樹脂充填剤４０を硬化させる。
【００１８】このようにして、スルーホール３６等に充
填された樹脂充填剤４０の表層部および導体回路３４
Ｕ、３４Ｄ上面の粗化層３８を除去して基板両面を平滑
化することで、樹脂充填剤４０と導体回路３４Ｕ、３４
Ｄの側面とが粗化層３８を介して強固に密着し、またス
ルーホール３６の内壁面と樹脂充填剤４０とが粗化層３
８を介して強固に密着した配線基板を得る。即ち、この
工程により、掛脂充填剤４０の表面と内層銅パターン３
４Ｕ、３４Ｄの表面とを同一平面にする。
填された樹脂充填剤４０の表層部および導体回路３４
Ｕ、３４Ｄ上面の粗化層３８を除去して基板両面を平滑
化することで、樹脂充填剤４０と導体回路３４Ｕ、３４
Ｄの側面とが粗化層３８を介して強固に密着し、またス
ルーホール３６の内壁面と樹脂充填剤４０とが粗化層３
８を介して強固に密着した配線基板を得る。即ち、この
工程により、掛脂充填剤４０の表面と内層銅パターン３
４Ｕ、３４Ｄの表面とを同一平面にする。
【００１９】（６）上記（５）の処理で露出した導体回
路３４Ｕ、３４Ｄおよびスルーホール３６のランド上面
に、厚さ２．５μｍのＣｕ−Ｎｉ−Ｐ合金からなる粗化
層（凹凸層）４２を形成し、さらに、その粗化層４２の
表面に厚さ０．３μｍのＳｎ層を設ける（図６参照、但
し、Ｓｎ層については図示しない）。その形成方法は以
下のようである。即ち、基板３０を酸性脱脂してソフト
エッチングし、次いで、塩化パラジウムと有機酸からな
る触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を
活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ
／ｌ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９
ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌ、
ｐＨ＝９からなる無電解めっき浴にてめっきを施し、銅
導体回路４およびスルーホール９のランド上面にＣｕ−
Ｎｉ−Ｐ合金の粗化層４２を形成する。ついで、ホウフ
ッ化スズ０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／
ｌ、温度５０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換
反応させ、粗化層４２の表面に厚さ０．３μｍのＳｎ層
を設ける（Ｓｎ層については図示しない）。
路３４Ｕ、３４Ｄおよびスルーホール３６のランド上面
に、厚さ２．５μｍのＣｕ−Ｎｉ−Ｐ合金からなる粗化
層（凹凸層）４２を形成し、さらに、その粗化層４２の
表面に厚さ０．３μｍのＳｎ層を設ける（図６参照、但
し、Ｓｎ層については図示しない）。その形成方法は以
下のようである。即ち、基板３０を酸性脱脂してソフト
エッチングし、次いで、塩化パラジウムと有機酸からな
る触媒溶液で処理して、Ｐｄ触媒を付与し、この触媒を
活性化した後、硫酸銅８ｇ／ｌ、硫酸ニッケル０．６ｇ
／ｌ、クエン酸１５ｇ／ｌ、次亜リン酸ナトリウム２９
ｇ／ｌ、ホウ酸３１ｇ／ｌ、界面活性剤０．１ｇ／ｌ、
ｐＨ＝９からなる無電解めっき浴にてめっきを施し、銅
導体回路４およびスルーホール９のランド上面にＣｕ−
Ｎｉ−Ｐ合金の粗化層４２を形成する。ついで、ホウフ
ッ化スズ０．１ｍｏｌ／ｌ、チオ尿素１．０ｍｏｌ／
ｌ、温度５０℃、ｐＨ＝１．２の条件でＣｕ−Ｓｎ置換
反応させ、粗化層４２の表面に厚さ０．３μｍのＳｎ層
を設ける（Ｓｎ層については図示しない）。
【００２０】引き続き、絶縁層を形成する感光性接着剤
（上層用）及び層間樹脂絶縁剤（下層用）を用意する。 （７）感光性接着剤（上層用）は、ＤＭＤＧ（ジエチレ
ングリコールジメチルエーテル）に溶解した濃度８０ｗ
ｔ％のクレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量２５００）の２５％アクリル化物を３５重量
部、ポリエーテルスルフォン（ＰＥＳ）１２重量部、イ
ミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）２
重量部、感光性モノマー（東亜合成製、アロニックスＭ
３１５）４重量部、光開始剤（チバガイギー製、イルガ
キュアＩ−９０７）２重量部、光増感剤（日本化薬製、
ＤＥＴＸ−Ｓ）０．２重量部を混合し、これらの混合物
に対し、エポキシ樹脂粒子（三洋化成製、ポリマーポー
ル）の平均粒径１．０μｍのものを７．２重量部、平均
粒経０．５μｍのものを３．０９重量部、消泡剤（サン
ノプコ製 Ｓ−６５）０．５重量部を混合した後、さら
にＮＭＰ３０重量部を添加しながら混合して粘度７Ｐａ
・ｓの感光性接着剤（上層用）を得る。
（上層用）及び層間樹脂絶縁剤（下層用）を用意する。 （７）感光性接着剤（上層用）は、ＤＭＤＧ（ジエチレ
ングリコールジメチルエーテル）に溶解した濃度８０ｗ
ｔ％のクレゾールノボラック型エポキシ樹脂（日本化薬
製、分子量２５００）の２５％アクリル化物を３５重量
部、ポリエーテルスルフォン（ＰＥＳ）１２重量部、イ
ミダゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）２
重量部、感光性モノマー（東亜合成製、アロニックスＭ
３１５）４重量部、光開始剤（チバガイギー製、イルガ
キュアＩ−９０７）２重量部、光増感剤（日本化薬製、
ＤＥＴＸ−Ｓ）０．２重量部を混合し、これらの混合物
に対し、エポキシ樹脂粒子（三洋化成製、ポリマーポー
ル）の平均粒径１．０μｍのものを７．２重量部、平均
粒経０．５μｍのものを３．０９重量部、消泡剤（サン
ノプコ製 Ｓ−６５）０．５重量部を混合した後、さら
にＮＭＰ３０重量部を添加しながら混合して粘度７Ｐａ
・ｓの感光性接着剤（上層用）を得る。
【００２１】（８）一方、層間樹脂絶縁剤（下層用）
は、ＤＭＤＧ（ジエチレングリコールジメチルエーテ
ル）に溶解した濃度８０ｗｔ％のクレゾールノボラック
型エポキシ樹脂（日本化薬製、分子量２５００）の２５
％アクリル化物を３５重量部、ポリエーテルスルフォン
（ＰＥＳ）１２重量部、イミダゾール硬化剤（四国化成
製、２Ｅ４ＭＺ−ＣＮ）２重量部、感光性モノマー（東
亜合成製、アロニックスＭ３１５）４重量部、光開始剤
（チバガイギー製、イルガキュアI −９０７）２重量
部、光増感剤（日本化薬製、ＤＥＴＥ−Ｓ）０．２重量
部を混合し、これらの混合物に対し、エポキシ樹脂粒子
（三洋化成製、ポリマーポール）の平均粒経０．５μｍ
のものを１４．４９重量部、消泡剤（サンノプコ製、Ｓ
−６５）０．５重量部を混合した後、さらにＮＭＰ３０
重量部を添加しながら混合して粘度１．５Ｐａ・ｓの層
間樹脂絶縁剤（下層用）を得る。
は、ＤＭＤＧ（ジエチレングリコールジメチルエーテ
ル）に溶解した濃度８０ｗｔ％のクレゾールノボラック
型エポキシ樹脂（日本化薬製、分子量２５００）の２５
％アクリル化物を３５重量部、ポリエーテルスルフォン
（ＰＥＳ）１２重量部、イミダゾール硬化剤（四国化成
製、２Ｅ４ＭＺ−ＣＮ）２重量部、感光性モノマー（東
亜合成製、アロニックスＭ３１５）４重量部、光開始剤
（チバガイギー製、イルガキュアI −９０７）２重量
部、光増感剤（日本化薬製、ＤＥＴＥ−Ｓ）０．２重量
部を混合し、これらの混合物に対し、エポキシ樹脂粒子
（三洋化成製、ポリマーポール）の平均粒経０．５μｍ
のものを１４．４９重量部、消泡剤（サンノプコ製、Ｓ
−６５）０．５重量部を混合した後、さらにＮＭＰ３０
重量部を添加しながら混合して粘度１．５Ｐａ・ｓの層
間樹脂絶縁剤（下層用）を得る。
【００２２】（９）基板３０の両面に、上記（７）で得
られた粘度１．５Ｐａ・ｓの層間樹脂絶縁剤（下層用）
をロールコ一夕で塗布し、水平状態で２０分間放置して
から、６０℃で３０分の乾燥（プリベーク）を行い、絶
縁剤層４４を形成する。さらにこの絶縁剤層４４の上に
上記（８）で得られた粘度７Ｐａ・ｓの感光性接着剤
（上層用）をロールコ一タを用いて塗布し、水平状態で
２０分間放置してから、６０℃で３０分の乾燥を行い、
接着剤層４６を形成する（図７参照）。
られた粘度１．５Ｐａ・ｓの層間樹脂絶縁剤（下層用）
をロールコ一夕で塗布し、水平状態で２０分間放置して
から、６０℃で３０分の乾燥（プリベーク）を行い、絶
縁剤層４４を形成する。さらにこの絶縁剤層４４の上に
上記（８）で得られた粘度７Ｐａ・ｓの感光性接着剤
（上層用）をロールコ一タを用いて塗布し、水平状態で
２０分間放置してから、６０℃で３０分の乾燥を行い、
接着剤層４６を形成する（図７参照）。
【００２３】上述したように導体回路３４Ｕ、３４Ｄ
は、粗化層（凹凸層）４２が形成され、即ち、粗化処理
が施されることで、上層の絶縁剤層４４との密着性が高
められている。
は、粗化層（凹凸層）４２が形成され、即ち、粗化処理
が施されることで、上層の絶縁剤層４４との密着性が高
められている。
【００２４】（１０）上記（９）で絶縁剤層４４および
接着剤層４６を形成した基板３０の両面に、１００μｍ
φの黒円が印刷されたフォトマスクフィルムを密着さ
せ、超高圧水銀灯により５００ｍＪ／ｃｍ2 で露光す
る。これをＤＭＤＧ溶液でスプレー現像し、さらに、当
該基板を超高圧水銀灯により３０００ｍＪ／ｃｍ2 で露
光し、１００℃で１時間、その後１５０℃で５時間の加
熱処理（ポストベーク）をすることにより、フォトマス
クフィルムに相当する寸法精度に優れた１００μｍφの
開口（バイアホール形成用開口４８）を有する厚さ３５
μｍの層間樹脂絶縁層（２層構造）５０を形成する（図
８参照）。なお、バイアホールとなる開口４８には、ス
ズめっき層を部分的に露出させる。
接着剤層４６を形成した基板３０の両面に、１００μｍ
φの黒円が印刷されたフォトマスクフィルムを密着さ
せ、超高圧水銀灯により５００ｍＪ／ｃｍ2 で露光す
る。これをＤＭＤＧ溶液でスプレー現像し、さらに、当
該基板を超高圧水銀灯により３０００ｍＪ／ｃｍ2 で露
光し、１００℃で１時間、その後１５０℃で５時間の加
熱処理（ポストベーク）をすることにより、フォトマス
クフィルムに相当する寸法精度に優れた１００μｍφの
開口（バイアホール形成用開口４８）を有する厚さ３５
μｍの層間樹脂絶縁層（２層構造）５０を形成する（図
８参照）。なお、バイアホールとなる開口４８には、ス
ズめっき層を部分的に露出させる。
【００２５】（１１）開口４８が形成された基板３０
を、クロム酸に１分間浸漬し、接着剤層４６の表面のエ
ポキシ樹脂粒子を溶解除去することにより、層間樹脂絶
縁層５０の表面を粗面とし、その後、中和溶液（シプレ
イ社製）に浸漬してから水洗いする（図９参照）。さら
に、粗面化処理した該基板の表面に、パラジウム触媒
（アトテック製）を付与することにより、層間樹脂絶縁
層５０の表面およびバイアホール用開口４８の内壁面に
触媒核を付ける。
を、クロム酸に１分間浸漬し、接着剤層４６の表面のエ
ポキシ樹脂粒子を溶解除去することにより、層間樹脂絶
縁層５０の表面を粗面とし、その後、中和溶液（シプレ
イ社製）に浸漬してから水洗いする（図９参照）。さら
に、粗面化処理した該基板の表面に、パラジウム触媒
（アトテック製）を付与することにより、層間樹脂絶縁
層５０の表面およびバイアホール用開口４８の内壁面に
触媒核を付ける。
【００２６】（１２）以下の組成の無電解銅めっき浴中
に基板を浸漬して、粗面全体に厚さ１．６μｍの無電解
銅めっき膜５２を形成する（図１０参照）。 〔無電解めっき液〕 ＥＤＴＡ １５０ ｇ／ｌ 硫酸銅 ２０ ｇ／ｌ ＨＣＨＯ ３０ｍｌ／ｌ ＮａＯＨ ４０ ｇ／ｌ α、α’−ビピリジル ８０ ｍｇ／ｌ ＰＥＧ ０．１ｇ／ｌ 〔無電解めっき条件〕 ７０℃の液温度で３０分
に基板を浸漬して、粗面全体に厚さ１．６μｍの無電解
銅めっき膜５２を形成する（図１０参照）。 〔無電解めっき液〕 ＥＤＴＡ １５０ ｇ／ｌ 硫酸銅 ２０ ｇ／ｌ ＨＣＨＯ ３０ｍｌ／ｌ ＮａＯＨ ４０ ｇ／ｌ α、α’−ビピリジル ８０ ｍｇ／ｌ ＰＥＧ ０．１ｇ／ｌ 〔無電解めっき条件〕 ７０℃の液温度で３０分
【００２７】（１３）上記（１２）で形成した無電解銅
めっき膜５２上に市販の感光性ドライフィルムを張り付
け、マスクを載置して、１００ｍＪ／ｃｍ2 で露光、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４を設ける（図１１参照）。
めっき膜５２上に市販の感光性ドライフィルムを張り付
け、マスクを載置して、１００ｍＪ／ｃｍ2 で露光、
０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍの
めっきレジスト５４を設ける（図１１参照）。
【００２８】（１４）ついで、レジスト非形成部分に以
下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅
めっき膜５６を形成する（図１２参照）。
下の条件で電解銅めっきを施し、厚さ１５μｍの電解銅
めっき膜５６を形成する（図１２参照）。
【００２９】（１５）めっきレジスト５４を５％ＫＯＨ
で剥離除去した後、そのめっきレジスト５４下の無電解
めっき膜５２を硫酸と過酸化水素の混合液でエッチング
処理して溶解除去し、無電解銅めっき膜５２と電解銅め
っき膜５６からなる厚さ１８μｍの導体回路５８Ｕ、５
８Ｄ及びバイアホール６０Ｕ、６０Ｄを形成する（図１
３参照）。引き続き、その基板３０を８００ｇ／ｌのク
ロム酸中に３分間浸漬して粗化面上に残留しているパラ
ジウム触媒核を除去する。
で剥離除去した後、そのめっきレジスト５４下の無電解
めっき膜５２を硫酸と過酸化水素の混合液でエッチング
処理して溶解除去し、無電解銅めっき膜５２と電解銅め
っき膜５６からなる厚さ１８μｍの導体回路５８Ｕ、５
８Ｄ及びバイアホール６０Ｕ、６０Ｄを形成する（図１
３参照）。引き続き、その基板３０を８００ｇ／ｌのク
ロム酸中に３分間浸漬して粗化面上に残留しているパラ
ジウム触媒核を除去する。
【００３０】（１６）導体回路５８Ｕ、５８Ｄ及びバイ
アホール６０Ｕ、６０Ｄを形成した基板３０を、硫酸銅
８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエン酸１５ｇ
／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ
／ｌ、界面活性剤０．１ｇ／ｌからなるｐＨ＝９の無電
解めっき液に浸漬し、該導体回路５８Ｕ、５８Ｄ及びバ
イアホール６０Ｕ、６０Ｄの表面に厚さ３μｍの銅−ニ
ッケル−リンからなる粗化層６２を形成する（図１４参
照）。さらに、ホウフッ化スズ０．１ｍｏｌ／ｌ、チオ
尿素１．０ｍｏｌ／ｌ、温度５０℃、ｐＨ＝１．２の条
件でＣｕ−Ｓｎ置換反応を行い、上記粗化層６２の表面
に厚さ０．３μｍのＳｎ層を設ける（Ｓｎ層については
図示しない）。
アホール６０Ｕ、６０Ｄを形成した基板３０を、硫酸銅
８ｇ／ｌ、硫酸ニッケル０．６ｇ／ｌ、クエン酸１５ｇ
／ｌ、次亜リン酸ナトリウム２９ｇ／ｌ、ホウ酸３１ｇ
／ｌ、界面活性剤０．１ｇ／ｌからなるｐＨ＝９の無電
解めっき液に浸漬し、該導体回路５８Ｕ、５８Ｄ及びバ
イアホール６０Ｕ、６０Ｄの表面に厚さ３μｍの銅−ニ
ッケル−リンからなる粗化層６２を形成する（図１４参
照）。さらに、ホウフッ化スズ０．１ｍｏｌ／ｌ、チオ
尿素１．０ｍｏｌ／ｌ、温度５０℃、ｐＨ＝１．２の条
件でＣｕ−Ｓｎ置換反応を行い、上記粗化層６２の表面
に厚さ０．３μｍのＳｎ層を設ける（Ｓｎ層については
図示しない）。
【００３１】（１７）上記（２）〜（１６）の工程を繰
り返すことにより、さらに上層の導体回路を形成する。
即ち、基板３０の両面に、層間樹脂絶縁剤（下層用）を
ロールコ一夕で塗布し、絶縁剤層１４４を形成する。ま
た、この絶縁剤層１４４の上に感光性接着剤（上層用）
をロールコ一タを用いて塗布し、接着剤層１４６を形成
する（図１５参照）。絶縁剤層１４４および接着剤層１
４６を形成した基板３０の両面に、フォトマスクフィル
ムを密着させ、露光・現像し、開口（バイアホール形成
用開口１４８）を有する層間樹脂絶縁層１５０を形成し
た後、該層間樹脂絶縁層１５０の表面を粗面とする（図
１６参照）。その後、該粗面化処理した該基板３０の表
面に、無電解銅めっき膜１５２を形成する（図１７参
照）。引き続き、無電解銅めっき膜１５２上にめっきレ
ジスト１５４を設けた後、レジスト非形成部分に電解銅
めっき膜１５６を形成する（図１８参照）。そして、め
っきレジスト１５４をＫＯＨで剥離除去した後、そのめ
っきレジスト５４下の無電解めっき膜１５２を溶解除去
し導体回路１５８Ｕ、１５８Ｄ、該導体回路１５８Ｕの
周囲にダミーパターン１５９、及び、バイアホール１６
０Ｕ、１６０Ｄを形成する（図１９参照）。さらに、該
導体回路１５８Ｕ、１５８Ｄ、ダミーパターン１５９及
びバイアホール１６０Ｕ、１６０Ｄの表面に粗化層１６
２を形成し、パッケージ基板を完成する（図２０参
照）。
り返すことにより、さらに上層の導体回路を形成する。
即ち、基板３０の両面に、層間樹脂絶縁剤（下層用）を
ロールコ一夕で塗布し、絶縁剤層１４４を形成する。ま
た、この絶縁剤層１４４の上に感光性接着剤（上層用）
をロールコ一タを用いて塗布し、接着剤層１４６を形成
する（図１５参照）。絶縁剤層１４４および接着剤層１
４６を形成した基板３０の両面に、フォトマスクフィル
ムを密着させ、露光・現像し、開口（バイアホール形成
用開口１４８）を有する層間樹脂絶縁層１５０を形成し
た後、該層間樹脂絶縁層１５０の表面を粗面とする（図
１６参照）。その後、該粗面化処理した該基板３０の表
面に、無電解銅めっき膜１５２を形成する（図１７参
照）。引き続き、無電解銅めっき膜１５２上にめっきレ
ジスト１５４を設けた後、レジスト非形成部分に電解銅
めっき膜１５６を形成する（図１８参照）。そして、め
っきレジスト１５４をＫＯＨで剥離除去した後、そのめ
っきレジスト５４下の無電解めっき膜１５２を溶解除去
し導体回路１５８Ｕ、１５８Ｄ、該導体回路１５８Ｕの
周囲にダミーパターン１５９、及び、バイアホール１６
０Ｕ、１６０Ｄを形成する（図１９参照）。さらに、該
導体回路１５８Ｕ、１５８Ｄ、ダミーパターン１５９及
びバイアホール１６０Ｕ、１６０Ｄの表面に粗化層１６
２を形成し、パッケージ基板を完成する（図２０参
照）。
【００３２】（１９）そして、上述したパッケージ基板
にはんだバンプを形成する。先ず、はんだバンプ用のソ
ルダーレジスト組成物の調整について説明する。ここで
は、ＤＭＤＧに溶解させた６０重量％のクレゾールノボ
ラック型エポキシ樹脂（日本化薬製）のエポキシ基５０
％をアクリル化した感光性付与のオリゴマー（分子量４
０００）を４６．６７ｇ、メチルエチルケトンに溶解さ
せた８０重量％のビスフェノールＡ型エポキシ樹脂（油
化シェル製、エピコート１００１）１５．０ｇ、イミダ
ゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１．６
ｇ、感光性モノマーである多価アクリルモノマー（日本
化薬製、Ｒ６０４）３ｇ、同じく多価アクリルモノマー
（共栄社化学製、ＤＰＥ６Ａ）１．５ｇ、分散系消泡剤
（サンノプコ社製、Ｓ−６５）０．７１ｇを混合し、さ
らにこれらの混合物に対し、光開始剤としてのべンゾフ
ェノン（関東化学製）を２ｇ、光増感剤としてのミヒラ
ーケトン（関東化学製）を０．２ｇ加えて、粘度を２５
℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
を得る。
にはんだバンプを形成する。先ず、はんだバンプ用のソ
ルダーレジスト組成物の調整について説明する。ここで
は、ＤＭＤＧに溶解させた６０重量％のクレゾールノボ
ラック型エポキシ樹脂（日本化薬製）のエポキシ基５０
％をアクリル化した感光性付与のオリゴマー（分子量４
０００）を４６．６７ｇ、メチルエチルケトンに溶解さ
せた８０重量％のビスフェノールＡ型エポキシ樹脂（油
化シェル製、エピコート１００１）１５．０ｇ、イミダ
ゾール硬化剤（四国化成製、２Ｅ４ＭＺ−ＣＮ）１．６
ｇ、感光性モノマーである多価アクリルモノマー（日本
化薬製、Ｒ６０４）３ｇ、同じく多価アクリルモノマー
（共栄社化学製、ＤＰＥ６Ａ）１．５ｇ、分散系消泡剤
（サンノプコ社製、Ｓ−６５）０．７１ｇを混合し、さ
らにこれらの混合物に対し、光開始剤としてのべンゾフ
ェノン（関東化学製）を２ｇ、光増感剤としてのミヒラ
ーケトン（関東化学製）を０．２ｇ加えて、粘度を２５
℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
を得る。
【００３３】（２０）上記（１８）で得た配線板の両面
に、上記ソルダーレジスト組成物を２０μｍの厚さで塗
布する。次いで、７０℃で２０分間、７０℃で３０分間
の乾燥処理を行った後、円パターン（マスクパターン）
が描画された厚さ５ｍｍのフォトマスクフィルムを密着
させて載置し、１０００ｍＪ／ｃｍ2 の紫外線で露光
し、ＤＭＴＧ現像処理する。そしてさらに、８０℃で１
時間、１００℃で１時間、１２０℃で１時間、１５０℃
で３時間の条件で加熱処理し、はんだパッド部分（バイ
アホールとそのランド部分を含む）７１が開口した（上
面側の開口径２００μｍ、下面側の開口径８００μｍ）
ソルダーレジスト層（厚み２０μｍ）７０を形成する
（図２１参照）。
に、上記ソルダーレジスト組成物を２０μｍの厚さで塗
布する。次いで、７０℃で２０分間、７０℃で３０分間
の乾燥処理を行った後、円パターン（マスクパターン）
が描画された厚さ５ｍｍのフォトマスクフィルムを密着
させて載置し、１０００ｍＪ／ｃｍ2 の紫外線で露光
し、ＤＭＴＧ現像処理する。そしてさらに、８０℃で１
時間、１００℃で１時間、１２０℃で１時間、１５０℃
で３時間の条件で加熱処理し、はんだパッド部分（バイ
アホールとそのランド部分を含む）７１が開口した（上
面側の開口径２００μｍ、下面側の開口径８００μｍ）
ソルダーレジスト層（厚み２０μｍ）７０を形成する
（図２１参照）。
【００３４】（２１）次に、ソルダーレジスト層７０を
形成した基板３０を、塩化ニッケル３０ｇ／ｌ、次亜リ
ン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ
／ｌからなるｐＨ＝５の無電解ニッケルめっき液に２０
分間浸漬して、開口部７１に厚さ５μｍのニッケルめっ
き層７２を形成する（図２２参照）。さらに、その基板
３０を、シアン化金カリウム２ｇ／ｌ、塩化アンモニウ
ム７５ｇ／ｌ、クエン酸ナトリウム５０ｇ／ｌ、次亜リ
ン酸ナトリウム１０ｇ／ｌからなる無電解金めっき液に
９３℃の条件で２３秒間浸漬して、ニッケルめっき層７
２上に厚さ０．０３μｍの金めっき層７４を析出し、上
面に直径１３３〜１７０μｍの半田パッド７５Ｕを、下
面に直径６００μｍの半田パッド７５Ｄを形成する。
形成した基板３０を、塩化ニッケル３０ｇ／ｌ、次亜リ
ン酸ナトリウム１０ｇ／ｌ、クエン酸ナトリウム１０ｇ
／ｌからなるｐＨ＝５の無電解ニッケルめっき液に２０
分間浸漬して、開口部７１に厚さ５μｍのニッケルめっ
き層７２を形成する（図２２参照）。さらに、その基板
３０を、シアン化金カリウム２ｇ／ｌ、塩化アンモニウ
ム７５ｇ／ｌ、クエン酸ナトリウム５０ｇ／ｌ、次亜リ
ン酸ナトリウム１０ｇ／ｌからなる無電解金めっき液に
９３℃の条件で２３秒間浸漬して、ニッケルめっき層７
２上に厚さ０．０３μｍの金めっき層７４を析出し、上
面に直径１３３〜１７０μｍの半田パッド７５Ｕを、下
面に直径６００μｍの半田パッド７５Ｄを形成する。
【００３５】（２２）そして、ソルダーレジスト層７０
の開口部７１内の半田パッド７５Ｕ、７５Ｄに、はんだ
ペーストを印刷して２００℃でリフローすることにより
はんだバンプ７６Ｕ、７６Ｄを形成し、はんだバンプ７
６Ｕ、７６Ｄを有するパッケージ基板を完成する。
の開口部７１内の半田パッド７５Ｕ、７５Ｄに、はんだ
ペーストを印刷して２００℃でリフローすることにより
はんだバンプ７６Ｕ、７６Ｄを形成し、はんだバンプ７
６Ｕ、７６Ｄを有するパッケージ基板を完成する。
【００３６】完成したパッケージ基板の平面図（図２２
のＡ矢視図）を図２３（Ａ）に示し、図２３（Ｂ）にＩ
Ｃチップの底面図を示す。該パッケージ基板１００にＩ
Ｃチップ８０を載置させた状態でリフロー炉を通過させ
て、図２４に示すように、半田バンプ７６Ｕを介して該
ＩＣチップを取り付ける。その後、ＩＣチップを組み込
んだパッケージ基板１００を、マザーボード９０に載置
し、リフロー炉を通過させることで、該パッケージ基板
１００のマザーボード９０への取り付けを行う。
のＡ矢視図）を図２３（Ａ）に示し、図２３（Ｂ）にＩ
Ｃチップの底面図を示す。該パッケージ基板１００にＩ
Ｃチップ８０を載置させた状態でリフロー炉を通過させ
て、図２４に示すように、半田バンプ７６Ｕを介して該
ＩＣチップを取り付ける。その後、ＩＣチップを組み込
んだパッケージ基板１００を、マザーボード９０に載置
し、リフロー炉を通過させることで、該パッケージ基板
１００のマザーボード９０への取り付けを行う。
【００３７】なお、上述した実施形態では、セミアディ
ティブ法により形成するパッケージ基板を例示したが、
本発明の構成は、フルアディティブ法により形成するパ
ッケージ基板にも適用し得ることは言うまでもない。ま
た、上述した実施形態では、層間樹脂絶縁層１５０上の
最外層の導体回路１５８Ｕの周囲にダミーパターン１５
９を形成したが、この代わりに、コア基板３０上に形成
される内層銅パターン３４Ｄ、或いは、層間樹脂絶縁層
５０−層間樹脂絶縁層１５０間の導体回路５８Ｕの周囲
にダミーパターン１５９を形成することも可能である。
また、上述した実施形態では、パッケージ基板をマザー
ボードに直接取り付ける例を挙げたが、パッケージ基板
をサブボード等を介してマザーボードに接続する場合に
も、本発明のパッケージ基板を好適に使用することがで
きる。
ティブ法により形成するパッケージ基板を例示したが、
本発明の構成は、フルアディティブ法により形成するパ
ッケージ基板にも適用し得ることは言うまでもない。ま
た、上述した実施形態では、層間樹脂絶縁層１５０上の
最外層の導体回路１５８Ｕの周囲にダミーパターン１５
９を形成したが、この代わりに、コア基板３０上に形成
される内層銅パターン３４Ｄ、或いは、層間樹脂絶縁層
５０−層間樹脂絶縁層１５０間の導体回路５８Ｕの周囲
にダミーパターン１５９を形成することも可能である。
また、上述した実施形態では、パッケージ基板をマザー
ボードに直接取り付ける例を挙げたが、パッケージ基板
をサブボード等を介してマザーボードに接続する場合に
も、本発明のパッケージ基板を好適に使用することがで
きる。
【００３８】
【発明の効果】以上説明したように本発明のパッケージ
基板において、ＩＣチップ側の表面は、配設される半田
パッドが小さいため、半田パッドによる金属部分の占め
る割合が小さく、マザーボード等の表面は、半田パッド
が大きいため、金属部分の割合が大きい。ここで、パッ
ケージ基板のＩＣチップ側の導体回路の周囲に、ダミー
パターンを形成し、パッケージ基板のＩＣチップ側の金
属部分を増やし、該ＩＣチップ側とマザーボード側との
金属部分の比率を調整してあるため、本発明の構成によ
れば、パッケージ基板の製造工程、及び、使用中におい
て反りを発生させることがない。
基板において、ＩＣチップ側の表面は、配設される半田
パッドが小さいため、半田パッドによる金属部分の占め
る割合が小さく、マザーボード等の表面は、半田パッド
が大きいため、金属部分の割合が大きい。ここで、パッ
ケージ基板のＩＣチップ側の導体回路の周囲に、ダミー
パターンを形成し、パッケージ基板のＩＣチップ側の金
属部分を増やし、該ＩＣチップ側とマザーボード側との
金属部分の比率を調整してあるため、本発明の構成によ
れば、パッケージ基板の製造工程、及び、使用中におい
て反りを発生させることがない。
【図１】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図２】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図３】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図４】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図５】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図６】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図７】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図８】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図９】本発明の第１実施形態に係るパッケージ基板の
製造工程を示す図である。
製造工程を示す図である。
【図１０】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１１】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１２】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１３】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１４】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１５】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１６】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１７】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１８】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図１９】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図２０】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図２１】本発明の第１実施形態に係るパッケージ基板
の製造工程を示す図である。
の製造工程を示す図である。
【図２２】本発明の第１実施形態に係るパッケージ基板
を示す断面図である。
を示す断面図である。
【図２３】図２３（Ａ）は、パッケージ基板の平面図で
あり、図２３（Ｂ）はＩＣチップの底面図である。
あり、図２３（Ｂ）はＩＣチップの底面図である。
【図２４】図２２に示すパッケージ基板にＩＣチップを
載置し、マザーボードへ取り付けた状態を示す断面図で
ある。
載置し、マザーボードへ取り付けた状態を示す断面図で
ある。
【図２５】図２５（Ａ）は、従来技術に係るパッケージ
基板の断面図であり、図２５（Ｂ）は、従来技術のパッ
ケージ基板にＩＣチップを載置し、マザーボードに取り
付けた状態を示す断面図である。
基板の断面図であり、図２５（Ｂ）は、従来技術のパッ
ケージ基板にＩＣチップを載置し、マザーボードに取り
付けた状態を示す断面図である。
３０ コア基板 ３４Ｕ、３４Ｄ 内層銅パターン（内層導体回路） ５０ 層間樹脂絶縁層 ５８Ｕ、５８Ｄ 導体回路 ５８Ｍ ダミーパターン ６０Ｕ、６０Ｄ バイアホール ７６Ｕ、７６Ｄ 半田バンプ ８０ ＩＣチップ ８２ 半田パッド ９０ マザーボード ９２ 半田パッド １５８Ｕ 導体回路 １５９ ダミーパターン
フロントページの続き (56)参考文献 特開 平４−188886（ＪＰ，Ａ) 特開 平10−190229（ＪＰ，Ａ) 特開 平10−233578（ＪＰ，Ａ) 特開 昭58−105166（ＪＰ，Ａ) 特開 平４−159740（ＪＰ，Ａ) 特開 平９−260437（ＪＰ，Ａ) 実開 平４−88071（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60 H01L 1/00 H05K 3/00
Claims (1)
- 【請求項１】 コア基板の両面に、層間樹脂絶縁層を介
在させて導体回路を形成して成り、ＩＣチップの搭載さ
れる側の表面に半田パッドが形成され、他の基板に接続
される側の表面に、前記ＩＣチップ搭載側の半田パッド
よりも相対的に大きな半田パッドが形成されたパッケー
ジ基板であって、 前記コア基板のＩＣチップが搭載される側に形成される
導体回路の外周に、ダミーパターンを形成したことを特
徴とするパッケージ基板。
Priority Applications (21)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09312687A JP3126331B2 (ja) | 1997-10-29 | 1997-10-29 | パッケージ基板 |
| US09/529,597 US6392898B1 (en) | 1997-10-17 | 1998-09-28 | Package substrate |
| EP07122502A EP1895586A3 (en) | 1997-10-17 | 1998-09-28 | Semiconductor package substrate |
| CN200610101902XA CN1971899B (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| CN 200610094490 CN1909226B (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| EP07122509A EP1895587A3 (en) | 1997-10-17 | 1998-09-28 | Semiconductor package substrate |
| EP98944278A EP1030365A4 (en) | 1997-10-17 | 1998-09-28 | SUBSTRATE OF A HOUSING |
| EP07122506A EP1895589A3 (en) | 1997-10-17 | 1998-09-28 | Semiconductor package substrate |
| CNB2004100456190A CN100426491C (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| CNB988102153A CN1161838C (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| KR1020007004062A KR100691296B1 (ko) | 1997-10-17 | 1998-09-28 | 패키지기판 |
| CN 200610100699 CN101013685B (zh) | 1997-10-17 | 1998-09-28 | 封装基板 |
| PCT/JP1998/004350 WO1999021224A1 (fr) | 1997-10-17 | 1998-09-28 | Substrat d'un boitier |
| US10/850,584 USRE41242E1 (en) | 1997-10-17 | 1998-09-28 | Package substrate |
| TW087117123A TW398162B (en) | 1997-10-17 | 1998-10-15 | Package substrate board |
| MYPI98004731A MY128327A (en) | 1997-10-17 | 1998-10-16 | Package board |
| US09/905,973 US6490170B2 (en) | 1997-10-17 | 2001-07-17 | Package substrate |
| US09/906,078 US6487088B2 (en) | 1997-10-17 | 2001-07-17 | Package substrate |
| US09/905,974 US6411519B2 (en) | 1997-10-17 | 2001-07-17 | Package substrate |
| US09/906,076 US20010054513A1 (en) | 1997-10-17 | 2001-07-17 | Package substrate |
| US10/876,287 USRE41051E1 (en) | 1997-10-17 | 2004-06-25 | Package substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09312687A JP3126331B2 (ja) | 1997-10-29 | 1997-10-29 | パッケージ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135677A JPH11135677A (ja) | 1999-05-21 |
| JP3126331B2 true JP3126331B2 (ja) | 2001-01-22 |
Family
ID=18032224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09312687A Expired - Fee Related JP3126331B2 (ja) | 1997-10-17 | 1997-10-29 | パッケージ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3126331B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1096198C (zh) * | 1996-08-15 | 2002-12-11 | 日本电气株式会社 | 无线选呼接收机 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4712940B2 (ja) * | 1999-07-12 | 2011-06-29 | 大日本印刷株式会社 | 電子部材の製造方法 |
| JP5105168B2 (ja) | 2005-11-02 | 2012-12-19 | イビデン株式会社 | 多層プリント配線板 |
| JP2010118635A (ja) * | 2008-11-12 | 2010-05-27 | Ibiden Co Ltd | 多層プリント配線板 |
| JP5339928B2 (ja) * | 2009-01-15 | 2013-11-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
1997
- 1997-10-29 JP JP09312687A patent/JP3126331B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1096198C (zh) * | 1996-08-15 | 2002-12-11 | 日本电气株式会社 | 无线选呼接收机 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135677A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1999021224A1 (fr) | Substrat d'un boitier | |
| JP2003023252A (ja) | 多層プリント配線板 | |
| JP2003023253A (ja) | 多層プリント配線板 | |
| JP3126331B2 (ja) | パッケージ基板 | |
| JP2000022317A (ja) | プリント配線板およびその製造方法 | |
| JP3188863B2 (ja) | パッケージ基板 | |
| JPH11307687A (ja) | パッケージ基板 | |
| JP3256172B2 (ja) | 多層プリント配線板 | |
| JP3126330B2 (ja) | パッケージ基板 | |
| JP4282127B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP3383759B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP3143408B2 (ja) | プリント配線板の製造方法 | |
| JP3421239B2 (ja) | 多層プリント配線板の製造方法 | |
| JP3158089B2 (ja) | パッケージ基板及びパッケージ基板の製造方法 | |
| JP3378185B2 (ja) | パッケージ基板 | |
| JP4662391B2 (ja) | 多層プリント配線板 | |
| JP4374683B2 (ja) | プリント配線板の製造方法 | |
| JPH11121932A (ja) | 多層配線板及び多層プリント配線板 | |
| JP2000101246A (ja) | 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法 | |
| JP4916524B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH1146066A (ja) | 多層プリント配線板 | |
| JP3352023B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2000058710A (ja) | プリント配線板 | |
| JPH11307938A (ja) | コア基板、コア基板の製造方法及び多層プリント配線板 | |
| JPH11340590A (ja) | プリント配線板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |