JPH09252180A - 回路基板の製造方法 - Google Patents
回路基板の製造方法Info
- Publication number
- JPH09252180A JPH09252180A JP6073096A JP6073096A JPH09252180A JP H09252180 A JPH09252180 A JP H09252180A JP 6073096 A JP6073096 A JP 6073096A JP 6073096 A JP6073096 A JP 6073096A JP H09252180 A JPH09252180 A JP H09252180A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- conductor layer
- film conductor
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 回路基板の製造方法に関し、薄膜導体を保護
する為の材料及び工程順序を適切に選択する旨の簡単な
手段に依って、薄膜導体を構成する金属の酸化や汚染を
防止すると共に工程を簡略化しようとする。 【解決手段】 基板１の一方の面に形成されているパタ
ーン化された薄膜導体層２Ａを例えばポリイミドからな
る層間絶縁膜４Ａを形成して覆い、その状態を維持しつ
つ基板１の他方の面にパターン化された薄膜導体層２Ｂ
を形成してから層間絶縁膜４Ｂで覆い、層間絶縁膜４Ａ
にビア・ホールを形成してからパターン化された薄膜導
体層６Ａを形成し、以後、このような工程を必要に応じ
て繰り返して多層回路基板を製造する。
する為の材料及び工程順序を適切に選択する旨の簡単な
手段に依って、薄膜導体を構成する金属の酸化や汚染を
防止すると共に工程を簡略化しようとする。 【解決手段】 基板１の一方の面に形成されているパタ
ーン化された薄膜導体層２Ａを例えばポリイミドからな
る層間絶縁膜４Ａを形成して覆い、その状態を維持しつ
つ基板１の他方の面にパターン化された薄膜導体層２Ｂ
を形成してから層間絶縁膜４Ｂで覆い、層間絶縁膜４Ａ
にビア・ホールを形成してからパターン化された薄膜導
体層６Ａを形成し、以後、このような工程を必要に応じ
て繰り返して多層回路基板を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、基板の両面に薄膜
導体回路が形成されている回路基板を製造する方法の改
良に関する。
導体回路が形成されている回路基板を製造する方法の改
良に関する。
【０００２】現在、コンピュータなどの電子機器では、
依然として高速動作化が強く意識され、それに伴って、
回路基板に於ける配線の微細化、高密度化が進展し、ま
た、電子機器全体が小型化されようとしている。
依然として高速動作化が強く意識され、それに伴って、
回路基板に於ける配線の微細化、高密度化が進展し、ま
た、電子機器全体が小型化されようとしている。
【０００３】この為、回路基板として、表裏を結ぶスル
ー・ホールが形成された基板の両面に多層回路を積層形
成してなる回路基板が多量に製造されているのである。
ー・ホールが形成された基板の両面に多層回路を積層形
成してなる回路基板が多量に製造されているのである。
【０００４】然しながら、従来の技術に依れば、一方の
面に回路を形成する際、他方の面は保護しなければなら
ず、工程は大変煩雑になっているので、これを改善しな
ければならないところであり、本発明は、この改善を実
現する一手段を提供することができる。
面に回路を形成する際、他方の面は保護しなければなら
ず、工程は大変煩雑になっているので、これを改善しな
ければならないところであり、本発明は、この改善を実
現する一手段を提供することができる。
【０００５】
【従来の技術】一般に、両面多層回路基板を製造する場
合、薄膜導体回路を形成しようとする一方の面に薄膜導
体のエッチング・マスクとなるフォト・レジスト層を形
成する前後何れかの段階で、他方の面に存在する薄膜導
体を保護する為、全面をフォト・レジスト層で覆うよう
にし、その後、リソグラフィ技術を適用し、前記一方の
面に薄膜導体回路を形成してから、前記他方の面を覆っ
ていたフォト・レジスト層を除去する。
合、薄膜導体回路を形成しようとする一方の面に薄膜導
体のエッチング・マスクとなるフォト・レジスト層を形
成する前後何れかの段階で、他方の面に存在する薄膜導
体を保護する為、全面をフォト・レジスト層で覆うよう
にし、その後、リソグラフィ技術を適用し、前記一方の
面に薄膜導体回路を形成してから、前記他方の面を覆っ
ていたフォト・レジスト層を除去する。
【０００６】他方の面についても、前記と同様にして薄
膜導体回路を形成するが、その間、薄膜導体回路を形成
した一方の面はフォト・レジスト膜で覆った状態とす
る。
膜導体回路を形成するが、その間、薄膜導体回路を形成
した一方の面はフォト・レジスト膜で覆った状態とす
る。
【０００７】前記したように、表裏に薄膜導体回路が形
成してから、両面を層間絶縁層で覆い、その後、前記諸
工程を繰り返して両面多層回路基板を得るようにしてい
る。
成してから、両面を層間絶縁層で覆い、その後、前記諸
工程を繰り返して両面多層回路基板を得るようにしてい
る。
【０００８】尚、このような両面多層回路基板を製造す
る場合、薄膜導体回路の形成時、表裏両面のリソグラフ
ィ工程を同時に行い、その後も、同時にエッチングを行
い、又、同時にフォト・レジスト層の剥離を行うことが
できれば望ましいが、回路の微細化及び高密度化が原因
となって、両面のフォト・レジスト層同時形成などは甚
だ困難であって、実用化されていない。
る場合、薄膜導体回路の形成時、表裏両面のリソグラフ
ィ工程を同時に行い、その後も、同時にエッチングを行
い、又、同時にフォト・レジスト層の剥離を行うことが
できれば望ましいが、回路の微細化及び高密度化が原因
となって、両面のフォト・レジスト層同時形成などは甚
だ困難であって、実用化されていない。
【０００９】
【発明が解決しようとする課題】前記従来の技術に依れ
ば、一方の面に薄膜導体回路を形成する際に保護される
他方の面は、全面薄膜導体の状態であるか、或いは、薄
膜導体回路が形成された状態であるかの何れかである
が、どちらにしても、薄膜導体は必ず二回に亙ってレジ
ストの剥離液に曝されることになる。
ば、一方の面に薄膜導体回路を形成する際に保護される
他方の面は、全面薄膜導体の状態であるか、或いは、薄
膜導体回路が形成された状態であるかの何れかである
が、どちらにしても、薄膜導体は必ず二回に亙ってレジ
ストの剥離液に曝されることになる。
【００１０】しかも、レジストの剥離前後に於いては、
１００〔℃〕程度の温度で乾燥させるので、Ｃｕなどの
酸化され易い金属を薄膜導体に採用した場合、特にパタ
ーン化された場合の側面の酸化が進行し易い。
１００〔℃〕程度の温度で乾燥させるので、Ｃｕなどの
酸化され易い金属を薄膜導体に採用した場合、特にパタ
ーン化された場合の側面の酸化が進行し易い。
【００１１】また、層間絶縁層にポリイミドを用いた場
合、層間接続に利用する為のビア・ホール（ｖｉａ−ｈ
ｏｌｅ）を形成するには、感光性ポリイミドをウエット
・エッチング法を適用して加工するので、露光に長時間
を必要とし、露光機の負荷も大きい。
合、層間接続に利用する為のビア・ホール（ｖｉａ−ｈ
ｏｌｅ）を形成するには、感光性ポリイミドをウエット
・エッチング法を適用して加工するので、露光に長時間
を必要とし、露光機の負荷も大きい。
【００１２】更にまた、現像時には、多量の有機溶剤を
必要とするので、その後処理も面倒である。
必要とするので、その後処理も面倒である。
【００１３】本発明は、薄膜導体を保護する為の材料及
び工程順序を適切に選択する旨の簡単な手段に依って、
薄膜導体を構成する金属の酸化や汚染を防止すると共に
工程を簡略化しようとする。
び工程順序を適切に選択する旨の簡単な手段に依って、
薄膜導体を構成する金属の酸化や汚染を防止すると共に
工程を簡略化しようとする。
【００１４】
【課題を解決するための手段】本発明では、基板に於け
る一方の面にパターン化された薄膜導体層を形成する場
合、他方の面に在るパターン化された薄膜導体層を層間
絶縁膜に依って覆うことでレジスト剥離液などから保護
し、しかも、層間絶縁膜の加工にはレーザ・ビームを利
用し、酸化防止や工程簡略化を図ることが基本になって
いる。
る一方の面にパターン化された薄膜導体層を形成する場
合、他方の面に在るパターン化された薄膜導体層を層間
絶縁膜に依って覆うことでレジスト剥離液などから保護
し、しかも、層間絶縁膜の加工にはレーザ・ビームを利
用し、酸化防止や工程簡略化を図ることが基本になって
いる。
【００１５】前記したところから、本発明に依る回路基
板の製造方法に於いては、（１）基板（例えば基板１）
の一方の面に形成されているパターン化された薄膜導体
層（例えば薄膜導体層２Ａ）を層間絶縁膜（例えばポリ
イミドからなる層間絶縁膜４Ａ）を形成して覆う工程
と、次いで、前記状態を維持しつつ基板の他方の面にパ
ターン化された薄膜導体層（例えば薄膜導体層２Ｂ）を
形成してから層間絶縁膜（例えば層間絶縁膜４Ｂ）で覆
う工程と、次いで、前記層間絶縁膜の何れかにビア・ホ
ール（例えばビア・ホール５Ａ）を形成してからパター
ン化された薄膜導体層（例えば薄膜導体層６Ａ）を形成
する工程が含まれてなることを特徴とするか、或いは、
板の製造方法に於いては、（１）基板（例えば基板１）
の一方の面に形成されているパターン化された薄膜導体
層（例えば薄膜導体層２Ａ）を層間絶縁膜（例えばポリ
イミドからなる層間絶縁膜４Ａ）を形成して覆う工程
と、次いで、前記状態を維持しつつ基板の他方の面にパ
ターン化された薄膜導体層（例えば薄膜導体層２Ｂ）を
形成してから層間絶縁膜（例えば層間絶縁膜４Ｂ）で覆
う工程と、次いで、前記層間絶縁膜の何れかにビア・ホ
ール（例えばビア・ホール５Ａ）を形成してからパター
ン化された薄膜導体層（例えば薄膜導体層６Ａ）を形成
する工程が含まれてなることを特徴とするか、或いは、
【００１６】（２）前記（１）に於いて、レーザ加工法
を適用して層間絶縁膜にビア・ホールを形成することを
特徴とする。
を適用して層間絶縁膜にビア・ホールを形成することを
特徴とする。
【００１７】前記手段を採ることに依り、一方の面に配
線などからなる薄膜導体層を形成する際、他方の面に既
に在るパターン化された薄膜導体層に於ける導体層側面
はポリイミドなどの絶縁層で保護されているから酸化は
防止される。
線などからなる薄膜導体層を形成する際、他方の面に既
に在るパターン化された薄膜導体層に於ける導体層側面
はポリイミドなどの絶縁層で保護されているから酸化は
防止される。
【００１８】また、一方の面にパターン化された薄膜導
体層を形成する際、他方の面を保護する層はレジストで
はないから、レジスト剥離液に曝されたり、或いは、乾
燥させる為の熱を受ける回数は減少し、この面でも酸化
は抑止される。
体層を形成する際、他方の面を保護する層はレジストで
はないから、レジスト剥離液に曝されたり、或いは、乾
燥させる為の熱を受ける回数は減少し、この面でも酸化
は抑止される。
【００１９】更にまた、層間絶縁膜にポリイミドを用い
た場合であっても、ビア・ホール形成の為の露光は不要
であるから露光機の負荷を軽減でき、そのように露光が
不要であることは、現像も不要となるので工程は簡略化
され、しかも、現像に必要な有機溶剤などの薬品は大幅
に低減させることが可能となる。
た場合であっても、ビア・ホール形成の為の露光は不要
であるから露光機の負荷を軽減でき、そのように露光が
不要であることは、現像も不要となるので工程は簡略化
され、しかも、現像に必要な有機溶剤などの薬品は大幅
に低減させることが可能となる。
【００２０】
【発明の実施の形態】図１乃至図４は本発明の実施の形
態を解説する為の工程要所に於ける回路基板を表す要部
切断側面図であり、以下、これ等の図を参照しつつ説明
する。
態を解説する為の工程要所に於ける回路基板を表す要部
切断側面図であり、以下、これ等の図を参照しつつ説明
する。
【００２１】図１（Ａ）参照 １−（１） 表裏接続用スルー・ホール１Ａが形成されているセラミ
ックからなる基板１にスパッタリング法を適用すること
に依って、表裏両面に薄膜導体層２Ａ及び２Ｂを形成す
る。
ックからなる基板１にスパッタリング法を適用すること
に依って、表裏両面に薄膜導体層２Ａ及び２Ｂを形成す
る。
【００２２】ここで、薄膜導体層２Ａ及び２Ｂを具体的
に説明すると、例えば厚さ０．１〔μｍ〕のＣｒからな
る密着層、例えば厚さ１〔μｍ〕乃至５〔μｍ〕のＣｕ
或いはＡｌなどからなる主導体層、例えば厚さ０．１
〔μｍ〕のＣｒからなる保護層の三層積層構造をなして
いて、以下の説明に現れる薄膜導体層も同様と考えて良
い。
に説明すると、例えば厚さ０．１〔μｍ〕のＣｒからな
る密着層、例えば厚さ１〔μｍ〕乃至５〔μｍ〕のＣｕ
或いはＡｌなどからなる主導体層、例えば厚さ０．１
〔μｍ〕のＣｒからなる保護層の三層積層構造をなして
いて、以下の説明に現れる薄膜導体層も同様と考えて良
い。
【００２３】尚、表裏接続用スルー・ホール１Ａ内に
は、予め、導電物質、例えばＣｕが充填されているもの
とする。充填するには、例えばスパッタリング法や鍍金
法を適用することができる。
は、予め、導電物質、例えばＣｕが充填されているもの
とする。充填するには、例えばスパッタリング法や鍍金
法を適用することができる。
【００２４】１−（２） リソグラフィ技術に於けるレジスト・プロセスを適用す
ることに依り、表裏両面にレジスト膜３Ａ及び３Ｂを形
成し、レジスト膜３Ａのみをパターニングする。
ることに依り、表裏両面にレジスト膜３Ａ及び３Ｂを形
成し、レジスト膜３Ａのみをパターニングする。
【００２５】この場合、レジスト膜３Ｂは薄膜導体層２
Ｂを保護する役割を果たすものであり、この段階で薄膜
導体層２Ｂはパターン化されていない平坦な薄膜のまま
であるから、レジスト剥離液に曝されても、その影響は
殆ど受けない。
Ｂを保護する役割を果たすものであり、この段階で薄膜
導体層２Ｂはパターン化されていない平坦な薄膜のまま
であるから、レジスト剥離液に曝されても、その影響は
殆ど受けない。
【００２６】尚、基板１及びスルー・ホール１Ａなど
が、エッチング液やレジスト剥離液に侵されない材料で
ある場合、薄膜導体層２Ｂやレジスト膜３Ｂは最初から
形成する必要はない。
が、エッチング液やレジスト剥離液に侵されない材料で
ある場合、薄膜導体層２Ｂやレジスト膜３Ｂは最初から
形成する必要はない。
【００２７】図１（Ｂ）参照 １−（３） エッチャントをアルカリ系である例えばフェリシアン化
カリウムのアルカリ水溶液（Ｃｒ用）及び（Ｈ2 ＳＯ4
＋Ｈ2 Ｏ2 ）混合液（Ｃｕ用）とするウエット・エッチ
ング法を適用することに依り、レジスト膜３Ａをマスク
に薄膜導体層２Ａをエッチングしてパターン化する。
カリウムのアルカリ水溶液（Ｃｒ用）及び（Ｈ2 ＳＯ4
＋Ｈ2 Ｏ2 ）混合液（Ｃｕ用）とするウエット・エッチ
ング法を適用することに依り、レジスト膜３Ａをマスク
に薄膜導体層２Ａをエッチングしてパターン化する。
【００２８】１−（４） レジスト剥離液中に浸漬してレジスト膜３Ａ及びレジス
ト膜３Ｂを溶解除去する。
ト膜３Ｂを溶解除去する。
【００２９】１−（５） スピン・コート法を適用することに依り、表面側にポリ
イミドを塗布し、且つ、焼成を行って、厚さ例えば５
〔μｍ〕〜１５〔μｍ〕の層間絶縁膜４Ａを形成する。
イミドを塗布し、且つ、焼成を行って、厚さ例えば５
〔μｍ〕〜１５〔μｍ〕の層間絶縁膜４Ａを形成する。
【００３０】図２（Ａ）参照 ２−（１） 薄膜導体層２Ａをパターン化した工程と同じ工程を採用
して薄膜導体層２Ｂのエッチングを行ってパターン化す
る。
して薄膜導体層２Ｂのエッチングを行ってパターン化す
る。
【００３１】図２（Ｂ）参照 ２−（２） 層間絶縁膜４Ａを形成した工程と同じ工程を採用して層
間絶縁膜４Ｂを形成する。
間絶縁膜４Ｂを形成する。
【００３２】２−（３） レーザ加工法を適用することに依り、薄膜導体層２Ａ上
の層間絶縁膜４Ａにビア・ホール５Ａを形成する。
の層間絶縁膜４Ａにビア・ホール５Ａを形成する。
【００３３】レーザ加工では、レーザ・ビームでマスク
を介して直接描画を行う為、現像工程が不要になること
は勿論である。
を介して直接描画を行う為、現像工程が不要になること
は勿論である。
【００３４】尚、ここで用いるレーザ・ビームとして
は、Ｆガス並びにＫｒガスで発生されるエキシマ・レー
ザを用いることができ、また、ビア・ホール５Ａの大き
さは、マスクを選択することで、かなりの範囲で変更す
ることができる。
は、Ｆガス並びにＫｒガスで発生されるエキシマ・レー
ザを用いることができ、また、ビア・ホール５Ａの大き
さは、マスクを選択することで、かなりの範囲で変更す
ることができる。
【００３５】図３（Ａ）参照 ３−（１） 薄膜導体層２Ａを形成した工程と同じ工程を採用して第
二層目の薄膜導体層６Ａを形成する。
二層目の薄膜導体層６Ａを形成する。
【００３６】図３（Ｂ）参照 ３−（２） 層間絶縁膜４Ａ及び４Ｂを形成した工程と同じ工程を採
用して第二層目の層間絶縁膜７Ａを形成する。
用して第二層目の層間絶縁膜７Ａを形成する。
【００３７】３−（３） レーザ加工法を適用することに依り、薄膜導体層２Ｂ上
の層間絶縁膜４Ｂにビア・ホール５Ｂを形成する。
の層間絶縁膜４Ｂにビア・ホール５Ｂを形成する。
【００３８】この場合、ビア・ホールを形成するのは、
前記したように、層間絶縁膜４Ｂを選択して良いことは
勿論であるが、必要あれば、層間絶縁膜７Ａであっても
良い。
前記したように、層間絶縁膜４Ｂを選択して良いことは
勿論であるが、必要あれば、層間絶縁膜７Ａであっても
良い。
【００３９】図４参照 ４−（１） この後、前記説明した工程を繰り返し、薄膜導体層６
Ｂ、層間絶縁膜７Ｂ、薄膜導体層８Ａ及び８Ｂ、層間絶
縁膜９Ａ、薄膜導体層１０Ａなどを適宜形成して両面多
層回路基板を完成させる。
Ｂ、層間絶縁膜７Ｂ、薄膜導体層８Ａ及び８Ｂ、層間絶
縁膜９Ａ、薄膜導体層１０Ａなどを適宜形成して両面多
層回路基板を完成させる。
【００４０】
【発明の効果】本発明に依る回路基板の製造方法に於い
ては、基板の一方の面に形成されているパターン化され
た薄膜導体層を層間絶縁膜で覆い、その状態を維持しつ
つ基板の他方の面にパターン化された薄膜導体層を形成
してから層間絶縁膜で覆い、層間絶縁膜の何れかにビア
・ホールを形成してからパターン化された薄膜導体層を
形成し、その後、必要に応じて工程を繰り返すようにす
る。
ては、基板の一方の面に形成されているパターン化され
た薄膜導体層を層間絶縁膜で覆い、その状態を維持しつ
つ基板の他方の面にパターン化された薄膜導体層を形成
してから層間絶縁膜で覆い、層間絶縁膜の何れかにビア
・ホールを形成してからパターン化された薄膜導体層を
形成し、その後、必要に応じて工程を繰り返すようにす
る。
【００４１】前記構成を採ることに依り、一方の面に配
線などからなる薄膜導体層を形成する際、他方の面に既
に在るパターン化された薄膜導体層に於ける導体層側面
はポリイミドなどの絶縁層で保護されているから酸化は
防止される。
線などからなる薄膜導体層を形成する際、他方の面に既
に在るパターン化された薄膜導体層に於ける導体層側面
はポリイミドなどの絶縁層で保護されているから酸化は
防止される。
【００４２】また、一方の面にパターン化された薄膜導
体層を形成する際、他方の面を保護する層はレジストで
はないから、レジスト剥離液に曝されたり、或いは、乾
燥させる為の熱を受ける回数は減少し、この面でも酸化
は抑止される。
体層を形成する際、他方の面を保護する層はレジストで
はないから、レジスト剥離液に曝されたり、或いは、乾
燥させる為の熱を受ける回数は減少し、この面でも酸化
は抑止される。
【００４３】更にまた、層間絶縁膜にポリイミドを用い
た場合であっても、ビア・ホール形成の為の露光は不要
であるから露光機の負荷を軽減でき、そのように露光が
不要であることは、現像も不要となるので工程は簡略化
され、しかも、現像に必要な有機溶剤などの薬品は大幅
に低減させることが可能となる。
た場合であっても、ビア・ホール形成の為の露光は不要
であるから露光機の負荷を軽減でき、そのように露光が
不要であることは、現像も不要となるので工程は簡略化
され、しかも、現像に必要な有機溶剤などの薬品は大幅
に低減させることが可能となる。
【図１】本発明の実施の形態を解説する為の工程要所に
於ける回路基板を表す要部切断側面図である。
於ける回路基板を表す要部切断側面図である。
【図２】本発明の実施の形態を解説する為の工程要所に
於ける回路基板を表す要部切断側面図である。
於ける回路基板を表す要部切断側面図である。
【図３】本発明の実施の形態を解説する為の工程要所に
於ける回路基板を表す要部切断側面図である。
於ける回路基板を表す要部切断側面図である。
【図４】本発明の実施の形態を解説する為の工程要所に
於ける回路基板を表す要部切断側面図である。
於ける回路基板を表す要部切断側面図である。
１ 基板 １Ａ スルー・ホール ２Ａ及び２Ｂ 薄膜導体層 ３Ａ及び３Ｂ レジスト膜 ４Ａ及び４Ｂ 層間絶縁膜 ５Ａ及び５Ｂ ビア・ホール ６Ａ及び６Ｂ 薄膜導体層 ７Ａ及び７Ｂ 層間絶縁膜 ８Ａ及び８Ｂ 薄膜導体層 ９Ａ 層間絶縁膜 １０Ａ 薄膜導体層
Claims (2)
- 【請求項１】基板の一方の面に形成されているパターン
化された薄膜導体層を層間絶縁膜で覆う工程と、 次いで、前記状態を維持しつつ基板の他方の面にパター
ン化された薄膜導体層を形成してから層間絶縁膜で覆う
工程と、 次いで、前記層間絶縁膜の何れかにビア・ホールを形成
してからパターン化された薄膜導体層を形成する工程が
含まれてなることを特徴とする回路基板の製造方法。 - 【請求項２】レーザ加工法を適用して層間絶縁膜にビア
・ホールを形成することを特徴とする請求項１記載の回
路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073096A JPH09252180A (ja) | 1996-03-18 | 1996-03-18 | 回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6073096A JPH09252180A (ja) | 1996-03-18 | 1996-03-18 | 回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09252180A true JPH09252180A (ja) | 1997-09-22 |
Family
ID=13150700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6073096A Withdrawn JPH09252180A (ja) | 1996-03-18 | 1996-03-18 | 回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09252180A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002314247A (ja) * | 2001-04-13 | 2002-10-25 | Hitachi Chem Co Ltd | 多層プリント配線板及びその製造方法 |
| JP2003204152A (ja) * | 1999-05-27 | 2003-07-18 | Hoya Corp | 両面配線板の製造方法 |
| JP2009177217A (ja) * | 1997-12-29 | 2009-08-06 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
-
1996
- 1996-03-18 JP JP6073096A patent/JPH09252180A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009177217A (ja) * | 1997-12-29 | 2009-08-06 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
| JP2003204152A (ja) * | 1999-05-27 | 2003-07-18 | Hoya Corp | 両面配線板の製造方法 |
| JP2002314247A (ja) * | 2001-04-13 | 2002-10-25 | Hitachi Chem Co Ltd | 多層プリント配線板及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6039889A (en) | Process flows for formation of fine structure layer pairs on flexible films | |
| JP2636537B2 (ja) | プリント配線板の製造方法 | |
| US4211603A (en) | Multilayer circuit board construction and method | |
| KR100642167B1 (ko) | 다층 회로의 제조방법 | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| JPH09252180A (ja) | 回路基板の製造方法 | |
| JPH05259639A (ja) | プリント配線板の製造方法 | |
| JP2004103911A (ja) | 配線形成方法 | |
| JPH07212045A (ja) | 電子部品及びその製造方法 | |
| US6274291B1 (en) | Method of reducing defects in I/C card and resulting card | |
| JP2003273510A (ja) | プリント基板の製造方法 | |
| JPH06268355A (ja) | プリント配線板およびその製造方法 | |
| JP2002124765A (ja) | プリント配線板の製造方法 | |
| JP2621634B2 (ja) | ポリイミド樹脂多層配線基板の製造方法 | |
| JPH05235543A (ja) | プリント配線板の製造方法 | |
| JPH06252529A (ja) | プリント配線板の製造方法 | |
| JPH0661616A (ja) | フォトレジスト膜の形成方法 | |
| JPH03225894A (ja) | プリント配線板の製造方法 | |
| JPH0521954A (ja) | プリント配線板の製造方法 | |
| JPH02197148A (ja) | 多層配線基板における配線形成方法 | |
| JP3688940B2 (ja) | 可撓性回路基板の配線パタ−ン形成法 | |
| JP3648753B2 (ja) | 配線基板の製造方法 | |
| JP2755019B2 (ja) | 多層配線基板の製造方法 | |
| JPH02119298A (ja) | 半導体素子搭載用多層印刷配線板の製造方法 | |
| JP4359991B2 (ja) | フィルムキャリアの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030603 |