JPH02197148A - 多層配線基板における配線形成方法 - Google Patents

多層配線基板における配線形成方法

Info

Publication number
JPH02197148A
JPH02197148A JP1900589A JP1900589A JPH02197148A JP H02197148 A JPH02197148 A JP H02197148A JP 1900589 A JP1900589 A JP 1900589A JP 1900589 A JP1900589 A JP 1900589A JP H02197148 A JPH02197148 A JP H02197148A
Authority
JP
Japan
Prior art keywords
resist
upper layer
layer wiring
liquid photosensitive
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1900589A
Other languages
English (en)
Inventor
Yoshitsugu Okada
芳嗣 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1900589A priority Critical patent/JPH02197148A/ja
Publication of JPH02197148A publication Critical patent/JPH02197148A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層配線基板における配線形成方法、特に、セ
ラミック多層配線基板の、下層配線導体のヴィアホール
を通して接続する上層配線導体を形成する多層配線基板
における配線形成方法に関する。
〔従来の技術〕
従来の多層配線基板における配線形成方法について図面
を参照して詳細に説明する。
第2図<a)〜(c)は従来の多層配線基板における配
線形成方法の一例を示す断面図である。
第2図(a)〜<c>に示す多層配線基板における配線
形成方法は、所定の位置に下層配線導体との接続のため
のヴィアホールを有する絶縁膜上に金属薄膜を形成し、
その上にポジ型液状感光性レジストを塗布・乾燥した後
、上層配線部分を露光・現像することにより、レジスト
を除去して金属薄膜を露出させ、その露出した金属薄膜
部分に電解めっきにより上層配線導体を形成した後、残
ったレジストを剥離し、露出した金属薄膜をエツチング
により除去することとを含んで構成される。
第2図(a)は、感光性レジスト9を塗布した最、ヴィ
アホール部分10と通常配線部分11とに段差があるな
め、レジスト厚に差が生じた状況を示す、すなわち、ヴ
ィアホール部分10のレジスト厚が、かなり厚くなる。
第2図(b)は、感光性レジスト9を露光・現像してパ
ターンニングする際、ヴィアホール中にレジスト残渣1
2が生じやすく、このため電解めっきで配線導体13を
形成する時に、レジスト残渣12にめっきが形成されな
い。
第2図(c)は、レジスト残渣12のため、配線の段切
れ14が生じた状態を示す。
これを防ぐためには、充分に現像を行ってレジスト残渣
12を完全に除去するよりないが、現像時間を長くする
。あるいは現像液の濃度を上げる等により、現像を強力
にする程、配線部分の未露光部のレジストも徐々に侵さ
れ、線幅が拡がる。
あるいはレジスト全体が厚さ方向に膜減りしてゆく。
〔発明が解決しようとする課題〕
上述した従来の多層配線基板における配線形成方法は、
レジスト残渣がなく、かつ所定の線幅。
レジスト厚で、パターンが現像される条件の幅が非常に
せまいので、プロセスの安定性に欠けるという欠点があ
った。
〔課題を解決するための手段〕
本発明の多層配線基板における配線形成方法は、有機膜
を絶縁層とする多層配線基板における配線形成方法にお
いて、 (A)所定の位置に、下層配線導体との接続のためのヴ
ィアホールを有する絶縁膜上の全面に金属薄膜を形成す
る工程、 (B)前記金属薄膜の全面にネガ型液状感光性レジスト
を塗布・乾燥する工程、 (C)所定のマスクを通して露光・現像し、上層の配線
部分以外のレジストを除去する工程、(D)基板の全面
にポジ型液状感光性レジストを塗布・乾燥する工程、 (E)所定のマスクを通して露光・現像し、上層の配線
部分のレジストを除去する工程、 (F)所定の有機溶剤を用いて、上層配線部分の前記ネ
ガ型液状感光性レジストを除去して、金属薄膜を露出さ
せる工程、 (G)露出した金属薄膜上に、電解めっきにより、配線
導体を形成する工程、 (H)前記ポジ型液状感光性レジストを除去して、金属
薄膜を露出させる工程、 (I)露出した金属薄膜をエツチングして除去する工程
、 とを含んで構成される。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a)〜(i)は本発明の一実施例を示す断面図
である。
第1図(a>に示すように、下層配線導体1および絶縁
膜3が形成された基板4上に金属薄膜5をスパッタリン
グ法で形成する。
金属薄膜5は、Ti、Cr、Pd、Cuといった金属を
数種類組み合わせて形成し、各々の厚さは500〜30
00人程度である。
程度図(b)に示すように、金属薄膜5上にネガ型液状
感光性レジスト6を塗布し、80〜90℃の温度で乾燥
させる。塗布方法としてはスピンコーティング法、ロー
ルコーティング法のいづれでもよい。
第1図(C)に示すように、図示省略したマスクを通し
て上層配線部分を露光し、1−1−1トリクロエタンあ
るいはパークロルエチェンといった有機溶剤系の現像液
で現像することにより、上層の配線部分を残して、他の
部分のレジストを除去する。
第1図(d)に示すように、基板4全面にポジ型液状感
光性レジストアを塗布し、80〜90℃の温度で乾燥さ
せる。塗布方法としてはスピンコーティング法、ロール
コーティング法のいづれでもよい。
第1図(e)に示すように、前述のマスクを通して上層
配線部分を露光し、アルカリ系の現像液で現像する。ポ
ジ型液状感光性レジストアは光可溶性なので、上層配線
以外の部分は溶解せず、上層配線部分が除去される。
このとき、ネガ型液状感光性レジスト6は光硬化してい
るので除去されない。
第1図(f)に示すように、ネガ型液状感光性レジスト
6を塩化メチレン等の溶剤を用いて剥離する。ポジ型液
状感光性レジスト7は、この剥離液で除去されないので
、ネガ型液状感光性レジスト6のレジスト残渣が残らな
いように充分に剥離して6、上層配線が太くなることは
なく、またポジ型液状感光性レジスト7のレジスト残渣
が残っていたとしても、ネガ型液状感光性レジスト6の
除去とともにリフトオフされる。
第1図(g)に示すように、電解めっき法により、露出
した金属薄膜部分すなわち上層配線部分に上層配線導体
8を形成する。配線導体としてはAu、Cu、AIとい
った金属が一般的である。
レジスト残渣がないように充分な剥離が行なわれている
ので、上層配線導体8は段切れを起すことなく形成でき
る。
第1図(h)に示すように、ポジ型液状感光性レジスト
7をメチル−2−ブタン等の有機溶剤を用いて剥離する
第1図(i)に示すように、露出した金属薄膜5をエツ
チングにより除去する。これは、塩化第2鉄溶液等を用
いたウェットエツチング法でも、イオンビームを用いた
ドライエツチング法のいづれでも良い。
以上により、上層配線導体8がヴィアホール部分にて段
切れをおこすことなく形成される。
〔発明の効果〕
本発明の多層配線基板における配線形成方法は、上層配
線部分をネガ型液状感光性レジストで覆い、その他の部
分をポジ型液状感光性レジストで覆った後、ネガ型液状
感光性レジストをレジスト残渣のないように充分に剥離
し、この後配線導体を形成するという方法を取ることに
より、上層配線をヴィアホール部にて段切れをおこすこ
となく形成できるという効果がある。
・・・ネガ型液状感光性レジスト、7・・・・・・ポジ
型液状感光性レジスト、8・・・・・・上層配線導体。

Claims (1)

  1. 【特許請求の範囲】 有機膜を絶縁層とする多層配線基板における配線形成方
    法において、 (A)所定の位置に、下層配線導体との接続のためのヴ
    ィアホールを有する絶縁膜上の全面に金属薄膜を形成す
    る工程、 (B)前記金属薄膜の全面にネガ型液状感光性レジスト
    を塗布・乾燥する工程、 (C)所定のマスクを通して露光・現像し、上層の配線
    部分以外のレジストを除去する工程、 (D)基板の全面にポジ型液状感光性レジストを塗布・
    乾燥する工程、 (E)所定のマスクを通して露光・現像し、上層の配線
    部分のレジストを除去する工程、 (F)所定の有機溶剤を用いて、上層配線部分の前記ネ
    ガ型液状感光性レジストを除去して、金属薄膜を露出さ
    せる工程、 (G)露出した金属薄膜上に、電解めっきにより、配線
    導体を形成する工程、 (H)前記ポジ型液状感光性レジストを除去して、金属
    薄膜を露出させる工程、 (I)露出した金属薄膜をエッチングして除去する工程
    、 とを含むことを特徴とする多層配線基板における配線形
    成方法。
JP1900589A 1989-01-26 1989-01-26 多層配線基板における配線形成方法 Pending JPH02197148A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1900589A JPH02197148A (ja) 1989-01-26 1989-01-26 多層配線基板における配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1900589A JPH02197148A (ja) 1989-01-26 1989-01-26 多層配線基板における配線形成方法

Publications (1)

Publication Number Publication Date
JPH02197148A true JPH02197148A (ja) 1990-08-03

Family

ID=11987401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1900589A Pending JPH02197148A (ja) 1989-01-26 1989-01-26 多層配線基板における配線形成方法

Country Status (1)

Country Link
JP (1) JPH02197148A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023224A (en) * 1989-08-31 1991-06-11 Shell Oil Company Alkoxylation process catalyzed by lanthanum silicates and metasilicates
EP0952762A1 (en) * 1996-12-19 1999-10-27 Ibiden Co, Ltd. Printed wiring board and method for manufacturing the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023224A (en) * 1989-08-31 1991-06-11 Shell Oil Company Alkoxylation process catalyzed by lanthanum silicates and metasilicates
EP0952762A1 (en) * 1996-12-19 1999-10-27 Ibiden Co, Ltd. Printed wiring board and method for manufacturing the same
EP0952762A4 (en) * 1996-12-19 2005-08-31 Ibiden Co Ltd PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD
US7361849B2 (en) 1996-12-19 2008-04-22 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7371976B2 (en) 1996-12-19 2008-05-13 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7385146B2 (en) 1996-12-19 2008-06-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7388159B2 (en) 1996-12-19 2008-06-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7449791B2 (en) 1996-12-19 2008-11-11 Ibiden Co., Ltd. Printed circuit boards and method of producing the same
US7585541B2 (en) 1996-12-19 2009-09-08 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7615162B2 (en) 1996-12-19 2009-11-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US7712212B2 (en) 1996-12-19 2010-05-11 Ibiden Co., Ltd. Method for manufacturing printed wiring board
USRE43509E1 (en) 1996-12-19 2012-07-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US3873361A (en) Method of depositing thin film utilizing a lift-off mask
US3982943A (en) Lift-off method of fabricating thin films and a structure utilizable as a lift-off mask
US3849136A (en) Masking of deposited thin films by use of a masking layer photoresist composite
JP3149352B2 (ja) 基板の導体層の形成方法
US6020261A (en) Process for forming high aspect ratio circuit features
US6653055B1 (en) Method for producing etched circuits
JPH02197148A (ja) 多層配線基板における配線形成方法
US5773198A (en) Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer
JP2002076575A (ja) 半導体装置用基板の製造方法
JPH02128448A (ja) 多層配線基板における配線形成方法
KR100256649B1 (ko) 전기도금층 포토 리소그래피 방법
JPH01107597A (ja) 多層配線基板の信号配線形成方法
JP2006222217A (ja) 配線回路基板の製造方法
JPH09252180A (ja) 回路基板の製造方法
JPH02117192A (ja) 印刷配線板の製造方法
JPS63292630A (ja) 半導体素子の製造方法
KR100261578B1 (ko) 반도체 소자의 금속배선 형성방법
JP3141855B2 (ja) 半導体装置の製造方法
JP2500659B2 (ja) 印刷配線板の製造方法
KR20000063830A (ko) 감광막을 이용한 연성 인쇄회로기판의 구리 회로배선 형성방법.
JPH0348489A (ja) 回路基板の製造方法
JP2001127062A (ja) 配線の形成方法
JPH05283484A (ja) テープキャリアの製造方法
JPH0661616A (ja) フォトレジスト膜の形成方法
JPH05243709A (ja) 印刷配線板の製造方法