JP4695289B2

JP4695289B2 - 配線基板の製造方法

Info

Publication number: JP4695289B2
Application number: JP2001138365A
Authority: JP
Inventors: 照久林; 育丈堀田; 幸樹小川
Original assignee: NGK Spark Plug Co Ltd
Current assignee: NGK Spark Plug Co Ltd
Priority date: 2000-07-31
Filing date: 2001-05-09
Publication date: 2011-06-08
Anticipated expiration: 2021-05-09
Also published as: JP2002118368A

Description

【０００１】
【発明の属する技術分野】
本発明は、コア基板に電子部品を内蔵している配線基板の製造方法に関する。
【０００２】
【従来の技術】
近年、配線基板に対する高密度化および高性能化の要請に伴って、コア基板に電子部品を内蔵した配線基板が提案されている。
例えば、図６に示す配線基板４０は、絶縁層４１の表裏面に図示しない配線層を介して絶縁層４３，４３を積層したものであり、第１主面上に電子部品４５を実装している。また、厚さ方向の中央に位置する絶縁層４１の貫通孔４２や表面側に開口する凹部４２ａにも、電子部品４４やチップコンデンサ(電子部品)４６が挿入されると共に、これらをプリプレグ接着剤層４７により埋設している。
【０００３】
【発明が解決すべき課題】
しかしながら、以上のような配線基板４０では、凹部４２ａに内蔵されるチップコンデンサ４６は、薄いプリプレグ接着剤層４７によりモールドされ、埋設されている。このため、かかる接着剤層４７を貫通する上記チップコンデンサ４６の電極付近では、上記接着剤層４７にクラックが生じ易い。かかるクラックが形成されると、その付近の絶縁性や気密性が低下すると共に、上記チップコンデンサ４６の特性も不安定になる場合もある、という問題があった。
本発明は、以上にて説明した従来の技術における問題点を解決し、コア基板にクラックなどを生じにくくして電子部品を内蔵した配線基板の製造方法を提供する、ことを課題とする。
【０００４】
【課題を解決するための手段】
本発明は、上記課題を解決するため、電子部品をモールドして埋設する樹脂に無機フィラを含ませたり、かかるフィラの粒径を電子部品の電極と関連付ける、ことに着目して成されたものである。
即ち、本発明による配線基板の製造方法（請求項１）は、表面および裏面を有するコア基板と、かかる表面および裏面を貫通する貫通孔内あるいは表面側または裏面側に開口する凹部内に樹脂を介して内蔵され且つ上端または下端が該樹脂と隣接する電子部品と、を備える配線基板の製造方法であって、上端または下端の少なくとも一方に突出する複数の電極を有する電子部品を貫通孔または凹部に挿入する工程と、粒径が２５μｍ以下の無機フィラを含有している樹脂により上記電子部品を貫通孔または凹部に埋設して内蔵する工程と、上記樹脂の表面を研磨して整面することにより、該樹脂の表面に上記電極の端面を露出させ且つ上記電子部品の上端または下端に対する該電極の高さを５０μｍ以上とする工程と、を含む、ことを特徴とする。
【０００５】
これによれば、電極が突出する電子部品の上端や下端に隣接する薄い樹脂部分またはコア基板の薄肉部分が強化され、クラックなどが生じにくい配線基板を確実に提供することができる。また、電子部品の上端または下端に隣接する薄肉の樹脂部分にも、無機フィラが確実に充填されるので、クラックなどが生じにくくなる。このため、電子部品をコア基板に内蔵した配線基板を確実に製造することが可能となる。
尚、本明細書において、「埋設する」とは、例えば前記樹脂により埋め込んで位置固定し設置することを指す。また、「整面する」とは、例えば樹脂の表面をほぼ平坦面とすることを指す。
【０００６】
また、本発明には、前記樹脂がエポキシ樹脂であり、該樹脂中には、最大粒径が２０〜２５μｍで且つ平均粒径が４μｍのシリカフィラが含まれている、配線基板の製造方法（請求項２）も含まれる。
これによれば、電極が突出する電子部品の上端や下端に隣接する薄肉の樹脂部分またはコア基板の薄肉部分が適正な状態で強化されているため、クラックや剥離の発生を確実に予防することが可能となる。ここで、粒径が２５μｍ以下とは、粒度分布における最大粒径が２５μｍであることを指す(但し、０は含まず)。
尚、シリカフィラの粒径が２５μｍを越えると、却って上記薄肉の樹脂部分にクラックなどが発生し易くなるため、かかる範囲を除いたものであり、望ましい粒径は２０μｍ以下(但し、０は含まず)である。但し、シリカフィラの粒径の下限値は樹脂の流動性を確保するため、０．１μｍまたはこれ以上であり、望ましくは０．５μｍ以上である。本明細書において、粒径とは、レーザ回折粒度計により投影画像を円近似した場合の直径として測定したものである。
【０００７】
また、前記電極の高さが５０μｍ未満になると、上記と同様クラックなどが発生し易くなるため、かかる範囲を除いたものである。尚、電極の高さの上限値は、電極同士間の短絡を防ぐため、１００μｍまたはこれ以下(但し、０は含まず)とするのが好ましい。
更に、電子部品における電極の表面粗さは、十点平均粗度Ｒｚで０．３〜２０μｍ、好ましくは０．５〜１０μｍ、より好ましくは０．５〜５μｍである。この結果、前記樹脂が電極表面の凹凸に食い込むため、密着性を高めるアンカー効果が得られる。かかる表面粗さの制御は、特に制約されず、例えば化学的エッチングによる表面粗化処理、マイクロエッチング処理、黒化処理などの方法で行われる。
【０００８】
尚、前記電子部品には、コンデンサ、インダクタ、フィルタ、抵抗などの受動部品、ローノイズアンプ(ＬＮＡ)、トランジスタ、半導体素子、ＦＥＴなどの能動部品、あるいは、ＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサなどが含まれる。且つこれらをチップ状にしたものや、かかるチップ状の電子部品を複数個セットした電子部品ユニットも含まれる。これらのうち、異種の電子部品同士を同じ貫通孔または凹部に内蔵しても良い。
また、無機フィラには、結晶性シリカ、溶融シリカ、アルミナ、窒化ケイ素などが含まれるが、これらに限定されるものではない。
上記無機フィラを含有させることにより、前記樹脂の熱膨張係数を４０ｐｐｍ／℃以下(但し、０は含まず)、好ましくは３０ｐｐｍ／℃以下(但し、０は含まず)、より好ましくは２５ｐｐｍ／℃以下(但し、０は含まず)、更に好ましくは２０ｐｐｍ／℃以下(但し、０は含まず)とすることができる。これにより、内蔵された電子部品の熱膨張係数との差に基づく応力集中を低減できる。尚、上記何れの熱膨張係数の場合も、その下限値は１０ｐｐｍ／℃以上とするのが好ましい。
【０００９】
尚、コア基板の上下にビルドアップ層として配線層を形成する場合、樹脂の粗化を酸化剤を用いて行うが、本発明の配線基板によれば、フィラが均一となるため、樹脂も均一に粗化することができる。このため、電子部品を埋め込む樹脂とその表面に形成された配線層との間における密着も確実にすることが可能となる。前記フィラの粒径は、当該フィラの粒度分布における最大粒径を指す。
【００１０】
付言すれば、前記製造方法は、表面および裏面を有するコア基板と、該表面および裏面を貫通する貫通孔内あるいは表面側または裏面側に開口する凹部内に樹脂を介して内蔵される電子部品と、を備える配線基板の製造方法であって、上端および下端の少なくとも一方に突出する電極を有する電子部品を貫通孔または凹部に挿入する工程と、粒径が上記電極の高さの２分の１以下である無機フィラを含有する樹脂により上記電子部品を貫通孔または凹部に埋設して内蔵する工程と、上記樹脂の表面を研磨して整面することにより上記電極の端面を露出させる工程と、を含む、とすることもできる。尚、上記無機フィラの粒径は、電極の高さの３分の１以下が好ましい。但し、無機フィラの粒径は、研磨後の電極の高さに対して、常に２分の１以下になる。
【００１１】
尚付言すると、本発明には、表面および裏面を有するコア基板と、かかる表面および裏面を貫通する貫通孔内あるいは表面側または裏面側に開口する凹部内に樹脂を介して内蔵される電子部品と、を備える配線基板の製造方法であって、上端および下端の少なくとも一方に５０μｍ以上で且つ１００μｍ未満の範囲の高さで突出する電極を有する電子部品を貫通孔または凹部に挿入する工程と、粒径が２５μｍ以下の無機フィラを含有する樹脂により上記電子部品を貫通孔または凹部に埋設して内蔵する工程と、上記樹脂の表面を研磨して整面することにより上記電極の端面を露出させる工程と、を含む、配線基板の製造方法を含むことも可能である。これによる場合、電子部品の上端または下端に隣接する薄肉の樹脂部分にも無機フィラが確実に充填されるため、クラックなどが一層生じにくく、電子部品をコア基板に内蔵した配線基板を確実に製造することが可能となる。
【００１２】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図１(Ａ)は、本発明により得られる配線基板１における主要部の断面を示す。
配線基板１は、図１(Ａ)に示すように、コア基板２と、その表面３上と裏面４下とに形成した配線層１４，２０，２６，１５，２１，２７、絶縁層１６，２２，２８，１７，２３，２９からなるビルドアップ層とを有する多層基板である。
コア基板２は、平面視が略正方形で厚さ約０．８ｍｍのビスマレイミド・トリアジン(ＢＴ)樹脂からなり、その中央部をパンチングすることにより、図１(Ａ)に示すように、平面視がほぼ正方形で一辺が１２ｍｍの貫通孔５が穿孔されている。また、貫通孔５の両側(周囲)には、表・裏面３，４間を貫通するスルーホール６と、その内部にスルーホール導体８および充填樹脂９が形成されている。
【００１３】
コア基板２の貫通孔５内には、エポキシ系の樹脂１３を介して、複数のチップコンデンサ(電子部品)１０が内蔵されている。各チップコンデンサ１０は、その上端および下端に複数の電極１２を突設しており、例えばチタン酸バリウムを主成分とする誘電体層とＮｉ層とを交互に積層したセラミックスコンデンサである。かかるチップコンデンサ１０は、３．２ｍｍ×１．６ｍｍ×０．７ｍｍのサイズを有する。
図１(Ｂ)に示すように、チップコンデンサ１０を埋設する樹脂１３中には、最大粒径ｄ約２０〜２５μｍで且つ平均粒径４μｍのシリカフィラ(無機フィラ)ｆが互いに接することなくほぼ均一に分散して包含されている。チップコンデンサ１０の上(下)端から突出する電極１２の高さｈは７５μｍであり、その表面にはバレルメッキによる銅メッキ層が被覆されている。また、シリカフィラｆの最大粒径ｄは、電極１２の高さｈの２分の１以下、好ましくは３分の１以下である。
【００１４】
このため、チップコンデンサ１０の上端または下端と樹脂１３の表面に挟まれた薄い樹脂部分においても、シリカフィラｆが入り込み易い。このため、シリカフィラｆは過少にならず、骨材として樹脂１３を強化すると共に、樹脂１３の熱膨張率の低下(熱膨張係数３０ｐｐｍ／℃以下)を図ることができる。従って、樹脂１３を貫通する各電極１２の付近であっても、かかる樹脂１３の薄肉部分にクラックが生じにくくなり、チップコンデンサ１０を絶縁しつつ気密性を保ってコア基板２に内蔵することができる。
【００１５】
図１(Ａ)に示すように、コア基板２の表面３上には、銅メッキからなる配線層１４と、エポキシ樹脂からなる絶縁層１６とが形成され、且つスルーホール導体８の上端にも配線層１４が形成されている。絶縁層１６の所定の位置には、配線層１４に接続するフィルドビア導体１８が形成され、且つその上端と絶縁層１６の上には配線層２０が形成される。同様にして配線層２０の上には絶縁層２２とフィルドビア導体２４が形成され、且つその上端と絶縁層２２上には配線層２６が形成される。配線層２６の上には、ソルダーレジスト層(絶縁層)２８が形成され、且つこれを貫通し且つ第１主面３０よりも高く突出する複数のハンダバンプ(ＩＣ接続端子)３２が形成される。各バンプ３２は、追って第１主面３０上に搭載されるＩＣチップ３４の底面に突設された接続端子３６と個別に接続される。
尚、ハンダバンプ３２と接続端子３６との周囲には、これらを埋設するようにＩＣチップ３４の底面側に図示しないアンダーフィル材が充填される。
【００１６】
図１(Ａ)に示すように、コア基板２の裏面４下にも、銅メッキからなる配線層１５と、エポキシ樹脂からなる絶縁層１７とが形成され、且つスルーホール導体８の下端にも配線層１５が形成されている。絶縁層１７の所定の位置には、配線層１５に接続するフィルドビア導体１９が形成され、且つその下端と絶縁層１７の下には配線層２１が形成される。同様にして配線層２１の下には絶縁層２３とフィルドビア導体２５とが形成され、且つその下端と絶縁層２３の下には配線層２７が形成される。配線層２７の下には、ソルダーレジスト層(絶縁層)２９が形成されると共に、その開口部３１内に露出する配線層２７内の配線３３は、表面にＡｕおよびＮｉメッキ膜が被覆され、配線基板１自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。
【００１７】
尚、配線３３の表面には、Ｓｎ−Ｓｂ系のハンダ(低融点合金)などを介して、鉄系または銅系合金製の図示しないピンを接続しても良い。尚また、配線層１４，２０，２６，１５，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、ビア導体１８，２４，１９，２５は、公知のビルドアップ技術（セミアディテイブ法、フルアディテイブ法、サブトラクティブ法、フォトリソグラフィ技術、レーザ加工によるビアホールの孔明けなど）によって形成される。
尚更に、図１(Ａ)に示すように、各チップコンデンサ１０の下端にも、前記同様の高さｈで突設する複数の電極１２が貫通孔５内に充填された樹脂１３を貫通し、且つこの樹脂１３に含まれるシリカフィラｆの最大粒径ｄは、上記高さｈの２分の１以下、好ましくは３分の１以下とされている。
【００１８】
以上のような配線基板１によれば、コア基板２の貫通孔５内にチップコンデンサ１０を、シリカフィラｆを含む樹脂１３を介して内蔵し、且つシリカフィラｆの最大粒径ｄがチップコンデンサ１０の電極１２の高さｈの２分の１以下とされている。このため、電極１２付近の樹脂１３におけるクラックの発生やかかる樹脂１３自体の剥離が生じにくくなる。従って、チップコンデンサ１０を絶縁性および気密性をもって内蔵できるため、かかるチップコンデンサ１０の機能を確実に発揮させ得ると共に、その電極１２を介して配線層１４，１５などやＩＣチップ３４との導通も安定して確保できる。
【００１９】
尚、前記形態において、コア基板２は、単層の絶縁板を用いたがこれに限るものではなく、複数の絶縁層を積層した形態や、複数の絶縁層を積層し且つこれらの間に配線層を形成した形態も含まれる。また、上述した複数の絶縁層は、１種類または複数種類の材料を用いても良い。更に、コア基板２に内蔵するチップコンデンサ１０は、その上端側のみに電極１２を突設したものとしても良い。かかる形態とした場合、コア基板２を貫通するスルーホール導体８を介して、各チップコンデンサ１０と裏面４下方の配線層１５などとが導通される。
【００２０】
図２は、前記配線基板１を得るための本発明の製造方法の主要な工程に関する。
図２(Ａ)は、コア基板２をパンチングすることにより、表・裏面３，４間を貫通する平面視がほぼ正方形で一辺が１２ｍｍの貫通孔５を形成した状態を示すと共に、コア基板２の裏面４に当該コア基板２を含む多数個取り用のパネルにおける多数のコア基板２に跨って、テープＴを貼り付けた状態を示す。このテープＴの粘着面は、貫通孔５側に向いている。次に、図２(Ｂ)に示すように、貫通孔５内に上端および下端の電極１２がそれぞれ７５μｍずつ突出する複数のチップコンデンサ１０を図示しないチップマウンタにより挿入し、且つ各コンデンサ１０の下端側の各電極１２を上記テープＴの粘着面に接着する。
【００２１】
次いで、図２(Ｃ)に示すように、コア基板２の表面３側から貫通孔５内に、液状のエポキシ樹脂１３ａを図示しないディスペンサを用いて充填する。このエポキシ樹脂１３ａには、例えばビスフェノール型エポキシ樹脂が用いられる。かかる樹脂１３ａ中には、最大粒径が約２０〜２５μｍで且つ平均粒径が４μｍの前記シリカフィラｆが含有されている。また、シリカフィラｆの表面は、上記樹脂１３ａとの濡れ性を高めると共に、当該樹脂１３ａの流動性を高めるため、シラン系、チタネート系、アルミネート系などのカップリング剤による表面処理が施されている。更に、液状のエポキシ樹脂１３ａには、イミダール系、アミン系、ノボラック系、または酸無水物系の液状硬化剤が添加され、当該樹脂１３ａの低粘度化を図ると共に、シリカフィラｆの添加を容易にしている。
【００２２】
尚、貫通孔５内へ液状のエポキシ樹脂１３ａを充填し、且つチップコンデンサ１０との隙間を埋めるには、上記ディスペンサによる注入法の他、スクリーン印刷法、ロールコート法などの公知の注入法や塗布法を用いることも可能である。
上記樹脂１３ａを貫通孔５内に充填した後、コア基板２を８０〜１８０℃に加熱して、かかる樹脂１３ａを硬化する。この硬化は、８０〜１２０℃に加熱する１次加熱工程と、１２０〜１８０℃に加熱する２次加熱工程との２段階に分けて行われる。即ち、１次加熱によりチップコンデンサ１０と貫通孔５との隙間や電極１２同士間の上記樹脂１３ａ中に形成された気泡を効果的に脱泡でき、２次加熱により気泡のない状態でキュア処理を施すことができるためである。
【００２３】
更に、硬化した樹脂１３の盛り上がった表面に対し、ベルトサンダによる研磨とラップ研磨による仕上げ研磨とを施して平坦に整面する。この結果、図２(Ｄ)に示すように、コア基板２の表面３側に平坦面１３ｂを有し、且つ各チップコンデンサ１０における上端側の電極１２の上端面が露出した樹脂１３が形成される。尚、前記テープＴを剥離した後、コア基板２の裏面４側の樹脂１３も上記同様に整面した平坦面１３ｃとしておくと、各チップコンデンサ１０における下端側の電極１２の下端面を確実に露出させ得る。また、研磨後における各電極１２の高さｈは、７５μｍとなる。
この後は、コア基板２の表面３上や裏面４下に、これらの電極１２に接続する配線層１４，１５をフォトリソグラフィー技術により形成し、更に配線層２０，２６，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、フィルドビア導体１８，２４，１９，２５を公知のビルドアップ技術(ここでは、サブトラクティブ法など)により形成する。これにより、前記図１(Ａ)に主要部の断面を示した配線基板１を得ることができる。
【００２４】
【実施例】
ここで本発明の配線基板１の具体的な実施例を比較例と共に説明する。
表１に示すように、樹脂１３に粒度分布による最大粒径ｄが２０μｍで且つ平均粒径が４μｍのシリカフィラｆを７３ｗｔ％含むものを用い、電極の高さｈ１が７５μｍのチップコンデンサ１０をコア基板２の貫通孔５内に内蔵した後、樹脂１３の表裏面を研磨して整面することにより、電極の高さｈ２が６０μｍとなった実施例１の配線基板１を得た。また、シリカフィラｆの最大粒径を２５μｍとし、その他の条件を実施例１と同じくして得た配線基板１を実施例２とした。
一方、表１に示すように、樹脂１３に最大粒径ｄが３５μｍであって平均粒径２０μｍのシリカフィラｆを８０ｗｔ％含むものを用い、電極の高さｈ１が７５μｍのチップコンデンサ１０を上記と同じコア基板２の貫通孔５内に内蔵し且つ整面して、電極の高さｈ２が６０μｍになった比較例１の配線基板を得た。
【００２５】
【表１】

【００２６】
各例の配線基板(１)について、チップコンデンサ１０の上端および下端に隣接する電極１２付近の樹脂１３を検査した結果、実施例１，２ではクラックや剥離がなかったのに対し、比較例１ではクラックが発生していた。この結果によれば、実施例１，２ではシリカフィラｆが電極１２付近の樹脂１３でも均一に分布したのに対し、比較例１ではシリカフィラｆの分布が不均一になり、特に前記テープＴ側の樹脂１３の薄肉部分で不均一になったものと思われる。従って、シリカフィラｆの最大粒径ｄと研磨後の電極１２の高さｈ２との比ｄ／ｈ２を、２分の１(０．５)以下にすることの優位性が裏付けられた。
また、シリカフィラｆの最大粒径ｄと当初の電極１２の高さｈ１との比ｄ／ｈ１を、比較例１の０．４６６よりも小さくする、即ちシリカフィラｆの最大粒径ｄを電極１２の高さｈ１の２０分の９(０．４５)以下にすると、樹脂１３の薄肉部分へのシリカフィラｆの回り込みも容易に確保することが可能となる。
【００２７】
次に、表２に示すように、樹脂１３は最大粒径ｄが２０μｍのシリカフィラｆを含むものを共通して用い、研磨後における電極の高さｈ２が１５μｍ、５０μｍ、８０μｍ、１００μｍ、１２０μｍとなる複数のチップコンデンサ１０を用いて、これらを個別に同じコア基板２の貫通孔５内に樹脂１３を介して個別に内蔵した。その後、樹脂１３の表裏面を研磨して整面することにより、複数の配線基板(１)を得た。
【００２８】
【表２】

【００２９】
これらを検査した結果、電極の高さｈ２が５０〜１２０μｍの実施例３〜６の各配線基板１では、何れにも整面後において樹脂１３にクラックが生じず、その後の表面粗化を含むメッキ工程の後にて樹脂１３の浮きや脱落を生じなかった。
一方、電極の高さｈ２が１５μｍの比較例２の配線基板は、整面後に樹脂１３にクラックが発生しチップコンデンサ１０の本体が露出すると共に、メッキ工程後で樹脂１３の浮きや脱落を生じた。但し、電極の高さｈが１２０μｍの実施例６の配線基板では、メッキ工程後において、電極１２間の短絡が生じていた。
従って、シリカフィラｆの最大粒径ｄと研磨後の電極１２の高さｈ２との比ｄ／ｈ２を、２分の１(０．５)以下にすることの優位性が裏付けられた。
以上の実施例１〜６の配線基板１により、シリカフィラｆの最大粒径を２５μｍ以下とし、且つ内蔵するチップコンデンサ１０の電極１２の高さｈを５０μｍ以上(但し１００μｍ以下が好ましい)とする範囲の優位性が容易に理解できる。
【００３０】
図３(Ａ)は、前記配線基板１の変形形態の配線基板１ａにおける主要部の断面を示す。尚、以下において前記形態と同じ部分や要素には共通の符号を用いる。
配線基板１ａのコア基板２には、その表面３側に開口し且つ平面視がほぼ正方形で一辺が１２ｍｍの凹部５ａがルータ加工により形成されている。また、凹部５ａの底面５ｂとコア基板２の裏面４との間には、スルーホール３７が穿孔され、その内部にスルーホール導体３８および充填樹脂３９が形成されている。スルーホール導体３８の上端で且つ凹部５ａの底面５ｂ上には、パッド３８ａが形成され、ハンダ３８ｂを介して、チップコンデンサ１０の下端側の電極１２と個別に接続されている。尚、スルーホール導体３８の下端で且つコア基板２の裏面４下には、前記同様の配線層１５が位置している。
【００３１】
凹部５ａ内には、複数のチップコンデンサ１０を下端側の電極１２を、予め上記パッド３８ａにハンダ３８ｂを介して接続した状態で、前記同様のシリカフィラｆを含む液状エポキシ樹脂１３ａが充填され、加熱による硬化処理を施して樹脂１３とした後、前記同様に整面される。その後は、図３(Ａ)に示すように、前記同様の配線層１４，２０，２６，１５，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、フィルドビア導体１８，２４，１９，２５が、公知のビルドアップ技術によって形成され、配線基板１ａが得られる。
図３(Ｂ)に示すように、チップコンデンサ１０を埋設する樹脂１３中には、最大粒径ｄが約２５μｍのシリカフィラｆがほぼ均一に分散して包含されている。チップコンデンサ１０の上端から突出する電極１２の高さｈは、８０μｍであり、且つシリカフィラｆの最大粒径ｄはその３分の１以下である。
【００３２】
このため、チップコンデンサ１０の上端と樹脂１３の表面に挟まれた薄い樹脂部分においても、シリカフィラｆは過少にならず、骨材として樹脂１３を強化し且つ熱膨張率の低下を図ることが可能である。従って、各電極１２の付近の樹脂１３でも、クラックが生じにくく且つ当該樹脂１３が剥離しにくくなり、チップコンデンサ１０を絶縁しつつ気密性を保ってコア基板２に内蔵することができる。尚、チップコンデンサ１０の下端側の電極１２も上記同様の高さｈで突出している。このため、下端側の電極１２およびハンダ３８ｂにより、チップコンデンサ１０と凹部５ａの底面５ｂとの隙間が十分となり、かかる隙間にシリカフィラｆが入り込み易くなる。尚、図３(Ａ)においては、下端側の電極１２およびパッド３８ａは、ハンダ３８ｂを介して接続されるが、かかる形態に限らない。例えば、下端側の電極１２とパッド３８ａとを直に接するように接続しても良い。
【００３３】
図４(Ａ)は、前記配線基板１ａの変形形態の配線基板１ｂにおける主要部の断面を示す。配線基板１ｂのコア基板２は、その裏面４側に開口し且つ平面視がほぼ正方形で一辺が１２ｍｍの凹部５ｃがルータ加工で形成されている。凹部５ｃの底面(天井面)５ｄとコア基板２の表面３との間には、スルーホール３７が穿孔され、その内部にスルーホール導体３８および充填樹脂３９が形成される。スルーホール導体３８の下端で且つ凹部５ｃの底面５ｄには、パッド３８ａが形成され、ハンダ３８ｂを介してチップコンデンサ１０の上端側(ＩＣチップ３４側)の電極１２と個別に接続されている。尚、スルーホール導体３８の上端で且つコア基板２の表面３上には、前記同様の配線層１４が形成されている。
【００３４】
図４(Ａ)に示すように、凹部５ｃ内には、複数のチップコンデンサ１０を上端側の電極１２を、予め上記パッド３８ａにハンダ３８ｂを介して接続した状態で、前記同様のシリカフィラｆを含む液状エポキシ樹脂１３ａが充填され、前記同様の硬化処理を施し樹脂１３とした後、その表面が前記同様に整面される。
その後は、図４(Ａ)に示すように、前記同様の配線層１４，２０，２６，１５，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、フィルドビア導体１８，２４，１９，２５が公知のビルドアップ技術により形成され、コア基板２にチップコンデンサ１０を内蔵した配線基板１ｂが得られる。
図４(Ｂ)に示すように、チップコンデンサ１０を埋設する樹脂１３中には、最大粒径ｄが約２５μｍのシリカフィラｆがほぼ均一に分散して包含されている。チップコンデンサ１０の下端から突出する電極１２の高さｈは、５０〜１００μｍであり、且つシリカフィラｆの最大粒径ｄは、上記高さｈの２分の１以下、好ましくは３分の１以下である。
【００３５】
図４(Ａ)に示すように、チップコンデンサ１０の上端側の電極１２も前記同様の高さｈで突出している。このため、上端側の電極１２およびハンダ３８ｂにより、チップコンデンサ１０と凹部５ｃの底面５ｄとの隙間が十分となり、かかる隙間にシリカフィラｆが入り込み易くなる。尚、図４(Ａ)にては、上端側の電極１２とパッド３８ａとは、ハンダ３８ｂを介して接続されるが、かかる形態に限らない。例えば、上端側の電極１２とパッド３８ａとを直に接するように接続しても良い。
また、配線基板１ｂでは、コア基板２に内蔵するチップコンデンサ１０は、その上端側(ＩＣチップ３４側)のみに電極１２を突設したものとしても良い。かかる形態とした場合、コア基板２を貫通するスルーホール導体８を介して、各チップコンデンサ１０と表面３上方の配線層１４などとが導通される。
【００３６】
尚、上記配線基板１ａ，１ｂの形態において、コア基板２は、単層の絶縁板を用いたがこれに限るものではなく、複数の絶縁層を積層した形態や、複数の絶縁層を積層し且つこれらの間に配線層を形成した形態も含まれる。また、上記複数の絶縁層の一部に貫通孔を予め穿孔しておき、他の絶縁層と積層した際に、前記凹部５ａ，５ｃを形成するようにしても良い。更に、上述した複数の絶縁層は、１種類または複数種類の材料を用いても良い。
尚また、上記配線基板１ｂにて、コア基板２の裏面４の下方に、絶縁層１７，２３，２９、配線層２１，２７、およびフィルドビア導体１９，２５からなるビルドアップ層を形成したが、かかる形態に限らない。即ち、コア基板２の裏面４の下方には、絶縁層２９と配線層１５(配線３３を含む)のみを形成した形態のように、コア基板２の表面３上方にのみビルドアップ層を形成する図示しない片面積層の配線基板とすることもできる。
【００３７】
図５は、異なる形態の配線基板１ｃを得るための参考形態の製造方法の主要な工程に関する。
図５(Ａ)は、複数のチップコンデンサ１０の上下に、ＢＴ樹脂からなり且つ最大粒径が約２５μｍの前記シリカフィラｆを含有する樹脂シート２ａ，２ｂを配置した状態を示す。各チップコンデンサ１０の上端または下端から突出する電極１２の高さｈは７５μｍで、シリカフィラｆの最大粒径は、該高さｈの２分の１以下、好ましくは３分の１以下である。樹脂シート２ａ，２ｂは、チップコンデンサ１０全体の高さの約半分の厚みを有する。図５(Ａ)中の矢印で示すように、樹脂シート２ａ，２ｂを加熱しつつ垂直方向に沿って互いに接近するように加圧する。その結果、図５(Ｂ)に示すように、樹脂シート２ａ，２ｂは溶融し合うと共に、チップコンデンサ１０，１０間に入り込み一体化したコア基板２となる。
【００３８】
この際、前記図１(Ｂ)や図３(Ｂ)に示したように、チップコンデンサ１０の上端および下端とコア基板２の表面３および裏面４に挟まれた薄い樹脂部分においても、シリカフィラｆは過少にならず、骨材としてコア基板２の強化と熱膨張率の低下を図ることが可能となる。従って、図５(Ｂ)に示すように、コア基板２の薄い樹脂部分を貫通する各電極１２の付近でも、コア基板２自体にクラックが生じにくくなり、チップコンデンサ１０を絶縁し且つ気密性を保ちつつコア基板２に内蔵することができる。
次いで、図５(Ｃ)に示すように、コア基板２の所定の位置にスルーホール６，６を穿設した後、各ホール６内およびコア基板２の表面３上や裏面４下に銅メッキ層を形成し、且つフォトリソグラフィー技術を施す。これによって、図５(Ｄ)に示すように、スルーホール導体８，８および配線層１４，１５を形成した配線基板１ｃが得られる。
【００３９】
以上の配線基板１ｃによれば、コア基板２に貫通孔５や凹部５ａ，５ｃを形成したり、これらに液状の樹脂１３ａを充填する必要がなくなる。しかも、複数のチップコンデンサ１０を挟んで前記シリカフィラｆを含有する樹脂シート２ａ，２ｂを配置し、これらを加熱しつつ加圧することにより、一体化したコア基板２自体にチップコンデンサ１０を内蔵することができる。従って、均一なコア基板２によりチップコンデンサ１０を絶縁し且つ気密性を保って当該コア基板２に内蔵できる。尚、前記配線層２０，２６，２１，２７、絶縁層１６，２２，２８，１７，２３，２９、および、フィルドビア導体１８，２４，１９，２５を、公知のビルドアップ技術によって形成することにより、前記図１(Ａ)に示した配線基板１と同様な多層構造の配線基板が得られることも明らかである。
【００４０】
本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記貫通孔５や凹部５ａ，５ｃ内、あるいはコア基板２に内蔵する電子部品は、１つのみでも良い。逆に、多数のコア基板２を含むパネル内における製品単位１個内に、複数の貫通孔５や凹部５ａ，５ｃを形成しても良い。
また、前記コア基板２の貫通孔５内に上端(ＩＣチップ３４)側のみに電極１２を有する前記コンデンサ１０のような電子部品を内蔵することも可能である。
更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔５または凹部５ａ，５ｃ内に挿入し内蔵することもできる。
また、チップ状電子部品には、前記チップコンデンサ１０の他、チップ状にしたインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、メモリ、ローノイズアンプ(ＬＮＡ)などの能動部品も含まれ、且つ互いに異種の電子部品同士を、同じ貫通孔や凹部内またはコア基板に併設して内蔵することも可能である。
尚、コア基板２の表・裏面３，４の両面において、電子部品の電極と配線層とを接続する他、表面および裏面のうちの一方でのみ接続しても良い。
【００４１】
更に、コア基板２の材質は、前記ＢＴ樹脂の他、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布やガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の複合材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなどの３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
また、配線層１４，１５などの材質は、前記銅メッキの他、Ｎｉや、Ｎｉ−Ａｕなどにしても良く、あるいは、金属メッキを用いず、導電性樹脂を塗布するなどの方法によって形成することも可能である。
更に、前記ビア導体１８などは、ビアホール内を埋め尽くす前記フィルドビアの形態に限らず、ビアホールの形状に倣った円錐形状の形態としても良い。
【００４２】
また、絶縁層１６，１７などの材質は、前記エポキシ樹脂を主成分とするものの他、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなどの３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。且つ絶縁層の形成には、液状樹脂をロールコータにより塗布する方法の他、絶縁性のフィルムを熱圧着する方法を用いることもできる。
更に、前記チップコンデンサ１０には、ＢａＴｉＯ_３などを主成分とする高誘電体セラミックを用いたが、ＰｂＴｉＯ_３，ＰｂＺｒＯ_３，ＴｉＯ_２，ＳｒＴｉＯ_３，ＣａＴｉＯ_３，ＭｇＴｉＯ_３，ＫＮｂＯ_３，ＮａＴｉＯ_３，ＫＴａＯ_３，ＰｂＴａＯ_３，(Ｎａ_１／２Ｂｉ_１／２)ＴｉＯ_３，Ｐｂ(Ｍｇ_１／２Ｗ_１／２)Ｏ_３，(Ｋ_１／２Ｂｉ_１／２)ＴｉＯ_３などを主成分とするものを用いても良い。
【００４３】
また、前記コンデンサ１０の電極１２の材質には、Ｃｕを主成分としたが、電子部品との適合性を有するＰｔ，Ａｇ，Ａｇ−Ｐｔ，Ａｇ−Ｐｄ，Ｐｄ，Ａｕ，Ｎｉなどを用いることができる。
加えて、前記電子部品のコンデンサ１０は、高誘電体セラミックを主成分とする誘電体層やＡｇ−Ｐｄなどからなる電極層と、樹脂やＣｕメッキ、Ｎｉメッキなどからなるビア導体や配線層とを複合させたコンデンサとしても良い。
尚、前記配線基板１，１ａ，１ｂの第１主面３０において複数の搭載エリアを形成し、複数のＩＣチップ３４を各エリアに個別に搭載することも可能である。
【００４４】
【発明の効果】
以上において説明した本発明による配線基板の製造方法(請求項１)によれば、電極が突出する電子部品の上端や下端に隣接する薄い樹脂部分またはコア基板の薄肉部分が強化されるため、クラックなどが生じにくい配線基板を確実に提供することができる。
【図面の簡単な説明】
【図１】(Ａ)は本発明により得られる一形態の配線基板における主要部の断面図、(Ｂ)は(Ａ)中の一点鎖線部分Ｂの拡大図。
【図２】(Ａ)〜(Ｄ)は図１(Ａ)の配線基板を製造するための本発明による製造方法の主な工程を示す概略図。
【図３】(Ａ)は図１(Ａ)の配線基板の変形形態における主要部の断面図、(Ｂ)は(Ａ)中の一点鎖線部分Ｂの拡大図。
【図４】(Ａ)は図３(Ａ)の配線基板の変形形態における主要部の断面図、(Ｂ)は(Ａ)中の一点鎖線部分Ｂの拡大図。
【図５】(Ａ)〜(Ｄ)は異なる形態の配線基板を製造する参考形態の製造方法の主な工程を示す概略図。
【図６】従来の配線基板を示す断面図。
【符号の説明】
１，１ａ〜１ｃ…配線基板
２…………………コア基板
３…………………表面
４…………………裏面
５…………………貫通孔
５ａ，５ｃ………凹部
１０………………チップコンデンサ(電子部品)
１２………………電極
１３………………樹脂
ｆ…………………シリカフィラ(無機フィラ)
ｄ…………………シリカフィラの最大粒径(粒径)
ｈ,ｈ１,ｈ２……電極の高さ

Claims

表面および裏面を有するコア基板と、かかる表面および裏面を貫通する貫通孔内あるいは表面側または裏面側に開口する凹部内に樹脂を介して内蔵され且つ上端または下端が該樹脂と隣接する電子部品と、を備える配線基板の製造方法であって、
上端または下端の少なくとも一方に突出する複数の電極を有する電子部品を貫通孔または凹部に挿入する工程と、
粒径が２５μｍ以下の無機フィラを含有している樹脂により上記電子部品を貫通孔または凹部に埋設して内蔵する工程と、
上記樹脂の表面を研磨して整面することにより、該樹脂の表面に上記電極の端面を露出させ且つ上記電子部品の上端または下端に対する該電極の高さを５０μｍ以上とする工程と、を含む、
ことを特徴とする配線基板の製造方法。
前記樹脂がエポキシ樹脂であり、該樹脂中には、最大粒径が２０〜２５μｍで且つ平均粒径が４μｍのシリカフィラが含まれている、
ことを特徴とする請求項１に記載の配線基板の製造方法。