JP2002217544A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2002217544A
JP2002217544A JP2001010860A JP2001010860A JP2002217544A JP 2002217544 A JP2002217544 A JP 2002217544A JP 2001010860 A JP2001010860 A JP 2001010860A JP 2001010860 A JP2001010860 A JP 2001010860A JP 2002217544 A JP2002217544 A JP 2002217544A
Authority
JP
Japan
Prior art keywords
hole
resin
substrate body
concave portion
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001010860A
Other languages
English (en)
Other versions
JP4685978B2 (ja
Inventor
Teruhisa Hayashi
照久 林
Yasutake Hotta
育丈 堀田
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001010860A priority Critical patent/JP4685978B2/ja
Publication of JP2002217544A publication Critical patent/JP2002217544A/ja
Application granted granted Critical
Publication of JP4685978B2 publication Critical patent/JP4685978B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】電子部品を内臓する埋込樹脂と基板本体と密着
性を向上且つ安定させ、電子部品の機能を十分に発揮さ
せ得る配線基板を提供する。 【解決手段】表面4および裏面5を有する基板本体2
と、この基板本体2における表面4と裏面5との間を貫
通する貫通孔6と、この貫通孔6に埋込樹脂13を介し
て内臓されるチップコンデンサ(電子部品)10と、を含
み、上記貫通孔6の内壁6aにおける表面粗さが、中心
線平均粗さRaで0.5〜5.0μmの範囲にあり、且
つ十点平均粗さRzで5.0〜30.0μmの範囲にあ
る、配線基板1。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、基板本体の貫通孔
などに樹脂を介して電子部品を内臓する配線基板に関す
る。
【0002】
【従来の技術】近年における配線基板の小型化および配
線基板内における配線の高密度化に対応するため、配線
基板の第1主面上にICチップなどの電子部品を搭載す
るだけでなく、基板本体の内部に電子部品を内蔵する配
線基板が提案されている。例えば図7(A)に示す配線基
板150は、絶縁性の基板本体(コア基板)151の表・
裏面152,153間を貫通する貫通孔154内に埋込
樹脂155を介して複数のチップ状の電子部品156を
内臓している。かかる電子部品156は、図7(A)に示
すように、一対の側辺から上・下に突出する電極15
7,158をそれぞれ対称に複数個有している。電極1
57,158は、基板本体151の表・裏面152,1
53に形成される図示しない配線層と個別に接続され
る。尚、上記埋込樹脂155は、貫通孔154に充填さ
れ且つ複数の電子部品156を埋設した状態で、脱泡処
理された後に更に加熱する硬化処理を施される。
【0003】ところで、図7(B)に示すように、貫通孔
154の側壁154aの表面粗さが小さい場合、硬化処
理後において基板本体151と埋込樹脂155との密着
性が低くなるため、両者の間に隙間(剥がれ)Sが生じる
ことがある。また、かかる隙間Sに起因して埋込樹脂1
55や基板本体151の上下に形成されるビルドアップ
層にクラックを形成されてしまう、という問題があっ
た。一方、図7(C)に示すように、貫通孔154の側壁
154bの表面粗さが大きい場合、基板本体151と埋
込樹脂155との間に泡Vが付着し易くなる。これによ
り、脱泡工程の後でも泡Vが除去されずに残り、硬化処
理後において泡Vを噛んだままの状態となる。このた
め、基板本体151と埋込樹脂155との密着性が低下
し、上記と同様にクラックを生じ易くなる、という問題
があった。
【0004】
【発明が解決すべき課題】本発明は、以上に説明した従
来の技術における問題点を解決し、電子部品を内臓する
埋込樹脂と基板本体との密着性を向上且つ安定させ、電
子部品の機能を十分に発揮させ得る配線基板を提供す
る、ことを課題とする。
【0005】
【課題を解決するための手段】本発明は、上記課題を解
決するため、電子部品を内蔵する埋込樹脂が充填される
基板本体の貫通孔などの側壁における表面粗さを適正化
する、ことに着目して成されたものである。即ち、本発
明の配線基板は、表面および裏面を有する基板本体と、
この基板本体における表面と裏面との間を貫通する貫通
孔、あるいは基板本体において表面または裏面に開口す
る凹部と、上記貫通孔または凹部に埋込樹脂を介して内
臓される電子部品と、を含み、上記貫通孔の側壁または
上記凹部の側壁および底面における表面粗さが、中心線
平均粗さRaで0.5〜5.0μmの範囲にある、こと
を特徴とする。より好ましくは、上記表面粗さがRaで
2.0〜5.0μmの範囲にあると良い。
【0006】また、本発明の配線基板は、表面および裏
面を有する基板本体と、この基板本体における表面と裏
面との間を貫通する貫通孔、あるいは基板本体において
表面または裏面に開口する凹部と、上記貫通孔または凹
部に埋込樹脂を介して内臓される電子部品と、を含み、
上記貫通孔の側壁または上記凹部の側壁および底面にお
ける表面粗さが、十点平均粗さRzで5.0〜30.0
μmの範囲にある、ことをも特徴とする。より好ましく
は、上記表面粗さがRzで5.0〜10.0μmの範囲
にあると良い。これらによれば、電子部品を内臓する埋
込樹脂と基板本体との密着性が向上するため、従来のよ
うに両者間に隙間や泡が介在しなくなる。このため、内
臓した電子部品と基板内部の配線層との間において、安
定した導通が得られる。従って、内臓した電子部品の機
能を十分に発揮させ得る配線基板とすることができる。
【0007】尚、上記貫通孔または凹部の側壁および底
面における表面粗さが、中心線平均粗さRaで0.5μ
m未満や十点平均粗さRzで5.0μm未満に小さくな
ると、硬化処理後において基板本体と埋込樹脂との密着
性が低くなり、両者の間に隙間が生じるおそれがある。
一方、表面粗さが、中心線平均粗さRaで5.0μmを
越えたり、十点平均粗さRzで30.0μmを越えて大
きくなると、基板本体と埋込樹脂との間に泡が付着し易
くなり、脱泡工程の後でもかかる泡が除去されずに残
り、硬化処理後でもを噛んだ状態となる。この結果、基
板本体と埋込樹脂との密着性が低下し、同様にクラック
を生じ易くなる。これらを防ぐため、表面粗さを前記範
囲としたものである。尚また、埋込樹脂の体積熱膨張係
数は、40ppm/℃以下、好ましくは30ppm/℃
以下、より好ましくは15ppm/℃以下であるのが良
い。このため、埋込樹脂には、例えばエポキシ樹脂に無
機フィラ(シリカ、アルミナ、窒化ケイ素など)を添加し
たものが用いられる。
【0008】尚更に、前記電子部品には、コンデンサ、
インダクタ、抵抗、フィルタ等の受動部品や、ローノイ
ズアンプ(LNA)、トランジスタ、半導体素子、FET
等の能動部品、SAWフィルタ、LCフィルタ、アンテ
ナスイッチモジュール、カプラ、ダイプレクサなどや、
これらをチップ状にしたものが含まれるがこれらに限ら
ない。また、これらのうちで異種の電子部品同士を同じ
貫通孔や凹部内に内蔵しても良い。更に、電子部品に
は、基板本体の表面または裏面の一方にのみ電極を有す
る形態も含まれる。より好ましくは、配線基板は、表面
および裏面を有する基板本体と、この基板本体における
表面と裏面との間を貫通する貫通孔、あるいは基板本体
において表面または裏面に開口する凹部と、上記貫通孔
または凹部に埋込樹脂を介して内臓される電子部品と、
含み、上記貫通孔の側壁または上記凹部の側壁および底
面における表面粗さが、中心線平均粗さRaで0.5〜
5.0μmの範囲にあり、且つ十点平均粗さRzで5.
0〜30.0μmの範囲にある、ものである。これによ
り、密着性が確実に良好となり且つ泡かみも確実に防止
されるので好ましい。
【0009】また、前記貫通孔または凹部は、平面視で
ほぼ矩形状であり、側壁間のコーナにアール面または面
取りが形成されている、配線基板も本発明に含まれる。
これによれば、前記表面粗さと相まって、貫通孔または
凹部の側壁同士間や側壁と底面との間のコーナ部におけ
る基板本体と埋設樹脂との密着性も向上し且つ安定させ
ることができるので、かかるコーナ付近における隙間や
クラックの発生を確実に防止することができる。尚、凹
部における側壁と底面との間にも、アール面ゆ面取りを
形成しても良い。
【0010】更に、前記貫通孔の側壁または凹部の側壁
および底面には、予め有機化合物(カップリング剤)が塗
布されている、配線基板も本発明に含まれる。これによ
れば、前記表面粗さによる物理的作用に化学的作用が加
わって、基板本体と埋設樹脂との密着性をより一層向上
させることができる。尚、有機化合物(カップリング剤)
には、チタン系、アルミニウム系、シラン系の何れかか
らなる有機系化合物、またはこれら有機系化合物の混合
物が含まれる。これらにより、基板本体と埋込樹脂との
界面における両者の密着性と水分不透過性とを一層確実
にすることができる。上記混合物には、チタン系とアル
ミニウム系、チタン系とシラン系、アルミニウム系とシ
ラン系、チタン系とアルミニウム系とシラン系、チタン
系と別のチタン系、アルミニウム系と別のアルミニウム
系、シラン系と別のシラン系、あるいはこれらの3種以
上の組合せによる種類などが含まれる。
【0011】付言すれば、前記基板本体は、絶縁層と配
線層とを交互に積層した多層基板である、配線基板とす
ることも可能である。これによる場合、コア基板を含む
絶縁層と配線層とを交互に積層した多層基板の基板本体
にも、前記表面粗さの貫通孔または凹部を形成すること
により、各種サイズの電子部品を配線基板内の任意の層
間に密着性をもって内臓した配線基板とすることが可能
となる。また、同一の厚みの配線基板で、単一の絶縁層
の基板本体を有する配線基板と比べ、上記のような多層
基板を基板本体とすることにより、内臓する電子部品と
配線基板の表面に実装するICチップ(半導体素子)との
距離を短くできる。このため、かかる導通経路における
ループインダクタンスを減少させ、スイッチングノイズ
やクロストークノイズを低減できるなど、電気的特性を
高めることが可能となる。
【0012】尚、貫通孔は、単一の絶縁層の基板本体ま
たは多層基板の基板本体に対しレーザ加工やドリル加工
することにより形成される。一方、凹部は、単一の絶縁
層からなる基板本体ではエンドミルを用いるルータ加工
により形成され、多層基板の基板本体では上記ルータ加
工に加え、予めレーザ加工などした絶縁層を別の絶縁層
や導体層と積層することによっても形成することができ
る。尚また、単一の絶縁層からなる基板本体(コア基板)
は、ガラス布またはガラス繊維を含むエポキシ樹脂から
形成され、その面積熱膨張係数は、15ppm/℃以下
が推奨される。
【0013】
【発明の実施の形態】以下において本発明の実施に好適
な形態を図面と共に説明する。図1は、本発明の一形態
の配線基板1における主要部の断面を示す。配線基板1
は、図1に示すように、単一の絶縁層からなる基板本体
(コア基板)2と、その表面4上および裏面5下に形成し
た配線層16,22,28,17,23,29と、絶縁
層14,20,26,15,21,27とからなるビル
ドアップ層とを有する多層基板である。上記配線層16
などの厚さは約15μm程度であり、絶縁層14などの
厚さは約30μm程度である。基板本体2は、平面視が
ほぼ正方形で厚さ約0.8mmのガラス布入りのエポキ
シ樹脂からなり、その面積熱膨張係数は、15ppm/
℃以下である。また、基板本体2の中央部をドリル加工
やレーザ加工することにより、図2(A)に示すように、
平面視がほぼ正方形で一辺が12mmの貫通孔6が穿孔
されている。
【0014】貫通孔6における四周の側壁6aの表面粗
さは、中心線平均粗さRaで0.5〜5.0μmの範囲
であって、十点平均粗さRzで5.0〜30.0μmの
範囲に入るように設定される。このため、ドリル加工な
どの後、側壁6aに対し必要に応じて過マンガン酸カリ
ウムやクロム酸による化学的粗化処理が施される。尚、
側壁6aに対して、更に有機化合物(カップリング剤:
チタン系、アルミニウム系、シラン系の何れかからなる
有機系化合物、またはこれら有機系化合物の混合物)を
塗布しても良い。
【0015】また、基板本体2の貫通孔6内には、シリ
カフィラなどの無機フィラを含むエポキシ系の埋込樹脂
13を介して、複数のチップコンデンサ(電子部品)10
が内蔵されている。かかる埋込樹脂13の体積熱膨張係
数は、40ppm/℃以下、好ましくは30ppm/℃
以下、より好ましくは15ppm/℃以下であり、且つ
その下限値としては10ppm/℃以上である。このよ
うにすることで、配線基板1に埋め込まれた電子部品1
0と配線基板1の表面に実装されるICチップ(半導体
素子)との熱膨張係数の差に起因する応力集中を少なく
することが可能となり、クラックの防止に役立つ。尚、
無機フィラとしては、特に制限しないが、結晶性シリ
カ、溶融シリカ、アルミナ、または窒化ケイ素などが用
いられる。また、チップコンデンサ10は、両側面にお
いて上下端に突出し且つ基板本体2の表面4または裏面
5に位置する電極11,12を対称に複数有する。かか
るチップコンデンサ10は、例えばチタン酸バリウムを
主成分とする誘電層と内部電極となるNi層とを交互に
積層したセラミックスコンデンサであって、3.2mm
×1.6mm×0.7mmのサイズを有する。
【0016】図1に示すように、貫通孔6の周囲には、
所要のスペースを置いて基板本体2の表・裏面4,5間
を貫通する複数のスルーホール7,7が穿孔され、その
内部に銅メッキからなるスルーホール導体8,8および
シリカフィラを含む充填樹脂9,9がそれぞれ形成され
ている。尚、充填樹脂9に替え、多量の金属粉末を含む
導電性樹脂、または金属粉末を含む非導電性樹脂を用い
ても良い。図1に示すように、基板本体2の表面4上に
は、銅メッキからなる配線層16と、シリカフィラを含
むエポキシ樹脂からなる絶縁層14とが形成されてい
る。配線層16は、チップコンデンサ10の電極11お
よびスルーホール導体8の上端と接続される。また、図
1に示すように、絶縁層14内の所定の位置には、複数
のフィルドビア導体18が形成され、これらビア導体1
8の上端と絶縁層14との上には配線層22が形成され
ている。同様にして、配線層22の上には絶縁層20が
形成され、且つフィルドビア導体24が上記ビア導体1
8のほぼ真上の位置にスタックドビア(積み上げビア)と
して形成されると共に、フィルドビア導体24の上端と
絶縁層20の上には配線層28が形成されている。
【0017】配線層28の上には、ソルダーレジスト層
(絶縁層)26と、これを貫通し且つ第1主面30よりも
高く突出する複数のハンダバンプ(IC接続端子(Pb−
Sn系、Sn−Ag系、Sn−Sb系、Sn−Zn系な
ど))32とが形成される。かかるハンダバンプ32は、
第1主面30上に追って搭載される図示しないICチッ
プ(半導体素子)の底面に突設された接続端子と個別に接
続される。尚、ICチップの接続端子およびハンダバン
プ32の周囲には、これらを埋設するようにICチップ
と第1主面30との間に図示しないアンダーフィル材が
充填される。
【0018】図1に示すように、基板本体2の裏面5下
にも、銅メッキからなる配線層17とシリカフィラ入り
のエポキシ樹脂からなる絶縁層15とが形成されてい
る。配線層17は、チップコンデンサ10の電極12お
よびスルーホール導体8の下端と接続されている。ま
た、絶縁層15の所定の位置には、複数のフィルドビア
導体19が形成され、かかるビア導体19の下端と絶縁
層15の下には配線層23が形成されている。同様にし
て配線層23の下には絶縁層21およびフィルドビア導
体25が形成されると共に、当該ビア導体25の下端と
絶縁層21の下には配線層29が形成される。この配線
層29の下には、ソルダーレジスト層(絶縁層)27が形
成され、第2主面35側に開口する開口部31内に露出
する配線層29内の配線33は、その表面にNiおよび
Auメッキが被覆され、当該配線基板1自体を搭載する
図示しないプリント基板などのマザーボードとの接続端
子となる。尚、基板本体2を挟んだ上下の配線層16,
17は、スルーホール導体8を介して導通する共に、各
チップコンデンサ10の電極11,12を介しても導通
している。
【0019】図2(B),(C)に示すように、貫通孔6の
コーナには、面取り6bまたはアール面6cを形成する
こともできる。これにより、チップコンデンサ10を埋
設した埋込樹脂13を脱泡処理後に加熱しても、貫通孔
6のコーナに応力集中が発生しにくくなり、かかる面取
り6bまたはアール面6cを含む各側壁6aの前記表面
粗さと相まって、基板本体2と埋込樹脂13との密着性
を更に高められる。また、貫通孔6の面取り6bやアー
ル面6cを含む各側壁6aには、予め有機化合物(カッ
プリング剤)を塗布しても良い。
【0020】上記有機化合物には、チタン系、アルミニ
ウム系、シラン系の何れかからなる有機系化合物、また
はこれら有機系化合物の混合物が含まれる。更に、かか
る有機化合物の厚みは、約0.5μm以下(但し0は含
まず)にして被覆するのが望ましい。厚さを0.5μm
以下としたのは、これよりも厚くなると、表面にゼリー
状の固まりが生じ、有機系化合物による密着性や防水作
用が低下するためである。更に望ましくは、有機系化合
物は、厚さ約0.2μm以下(但し0は含まず)の皮膜に
して被覆するのが望ましい。これにより、表面にゼリー
状の固まりが生じにくくなり、より一層の密着性が得ら
れるためである。かかる有機系化合物は、貫通孔6また
は凹部の側壁6aなどや基板本体2の表・裏面4,5と
共に、内臓されるチップコンデンサ10などの電子部品
の表面にも被覆されていても良い。
【0021】以上のような配線基板1によれば、貫通孔
6の各側壁6aが前記範囲の表面粗さとされているた
め、チップコンデンサ10を埋設する埋込樹脂13と基
板本体2とが確実に密着する。このため、従来のように
埋込樹脂13と基板本体2との間に隙間や泡かみが生じ
にくくなり、これらに起因するクラックの発生を確実に
防ぐことができる。従って、チップコンデンサ(電子部
品)10および配線層16,17の間は基より、チップ
コンデンサ10と第1主面30上に搭載するICチップ
との間や第2主面35側に接続するマザーボードとの導
通も確実に取れるので、当該チップコンデンサ10の機
能を十分に発揮させることが可能となる。
【0022】図3および図4に基づいて、前記配線基板
1の主要な製造工程を説明する。図3(A)に示すよう
に、表・裏面4,5を有する厚さ0.8mmのガラスー
エポキシ樹脂からなる基板本体2を用意する。次に、図
3(B)に示すように、基板本体2の中央部をドリル加工
して、縦12mm×横12mmの貫通孔6を穿設する。
この際、貫通孔6のコーナに前記面取り6bまたはアー
ル面6cを同時に形成しても良い。また、貫通孔6の各
側壁6aに対し、必要に応じて化学的粗化処理を施すこ
とにより、その表面粗さが中心線平均粗さRaで0.5
〜5.0μmの範囲で、且つ十点平均粗さRzで5.0
〜30.0μmの範囲に入るようにされる。より望まし
くはRaで2.0〜5.0μmで且つRzで5.0〜1
0.0μmの範囲である。更に、各側壁6aに対し有機
化合物(カップリング剤)を塗布しても良い。
【0023】次いで、図3(C)に示すように、貫通孔6
の裏面5側に当該基板本体2を含む多数個取り用のパネ
ルにおける複数の製品単位(配線基板1)に渉ってテープ
3を貼り付ける。かかるテープ3の粘着面は、貫通孔6
側に向けられている。更に、図3(D)に示すように、複
数のチップコンデンサ10を図示しないチップマウンタ
を用いて貫通孔6内に挿入すると共に、各チップコンデ
ンサ10の電極12をテープ3の粘着面上における所定
の位置に接着する。図示のように、各チップコンデンサ
10における電極11,12の端面は、基板本体2の表
・裏面4,5と同じ位置に位置している。かかる状態
で、図4(A)に示すように、基板本体2の表面4側から
貫通孔6内に、エポキシ樹脂を主成分とする溶けた埋込
樹脂13を充填した後、脱泡処理および約100℃に加
熱して約60分保持する硬化処理を施す。次いで、埋込
樹脂13の盛り上がった表面13aを、例えばバフ研磨
などにより平坦に整面する。
【0024】この結果、図4(B)に示すように、各チッ
プコンデンサ10の電極11が露出する平坦な表面13
bが形成される。この表面13bは、基板本体2の表面
4と同一平面にある。また、図4(B)に示すように、テ
ープ3を剥離すると、埋込樹脂13の裏面13cには各
チップコンデンサ10の電極12がそれぞれ露出する。
尚、裏面13cも上記同様に整面すると各電極12を確
実に露出させ得る。かかる裏面13cは、基板本体2の
離面5と同一平面にある。更に、図4(C)に示すよう
に、基板本体2における所定の位置にドリルまたはレー
ザを用いて、表・裏面4,5間を貫通する直径約0.3
mmのスルーホール7,7を穿孔する。尚、スルーホー
ル7は、貫通孔6の周囲に沿って、平面視でほぼ正方形
を形成する位置に形成される。
【0025】次に、基板本体2の表・裏面4,5、埋込
樹脂13の表・裏面13b,13c、およびスルーホー
ル7,7内に、予めPdなどのメッキ用触媒を付着し無
電解銅メッキを施した後、更に電解銅メッキを施し、銅
メッキ層を形成する。その後、所定パターンの図示しな
いエッチングレジストを表・裏面4,5の銅メッキ層上
に形成して、紫外線などで露光し且つ現像を施す。この
結果、図4(D)に示すように、基板本体2の表面4上に
は、各チップコンデンサ10の電極11と接続される所
要パターンの配線層16が形成される。また、基板本体
2の裏面4下には、各チップコンデンサ10の電極12
と接続される所要パターンの配線層17が形成される。
また、図4(D)に示すように、スルーホール7内に円筒
形で且つ基板本体2の表・裏面4,5の配線層16,1
7に延びるスルーホール導体8が形成される。かかる導
体8の内側には、上記メッキ工程の後、充填樹脂9が充
填される。
【0026】これ以降は、配線層22,28,23,2
9、絶縁層14,20,26,15,21,27、およ
び、ビア導体18,24,19,25を、公知のビルド
アップ工程(セミアディティブ法、フルアディティブ
法、サブトラクティブ法、フィルム状樹脂材料のラミネ
ートによる絶縁層の形成、フォトリソグラフィ技術、レ
ーザ加工によるビアホールの穿孔など)により形成す
る。これにより、前記図1および図2(A)に示した配線
基板1を得ることができる。
【0027】
【実施例】ここで本発明の具体的な実施例を比較例と共
に説明する。まず厚さ0.8mmのガラス布入りのエポ
キシ樹脂からなる基板本体2を5個用意した。1つの基
板本体2に対し、炭酸ガスレーザにより縦・横12mm
ずつの貫通孔6を形成し、この貫通孔6の側壁6aを過
マンガン酸カリウムで処理して粗化した。その表面粗さ
(Ra,Rz)を測定した後、貫通孔6内に前記埋込樹脂
13と同様のシリカフィラを含むエポキシ系の樹脂を充
填したものを実施例1とした。別の基板本体2の表面4
側から、エンドミルを用いてルータ加工を行って縦・横
12mmずつで深さ0.5mmの凹部を形成し且つその
側壁を上記同様の粗化処理した。かかる凹部の側壁の表
面粗さ(Ra,Rz)を測定した後、凹部内に上記と同じ
樹脂を充填したものを実施例2とした。更に別の基板本
体2に対し、ドリル加工により縦・横12mmずつの貫
通孔6を形成し且つその側壁を上記同様の粗化処理し
た。かかる貫通孔6の側壁6aの表面粗さ(Ra,Rz)
を測定した後、貫通孔6内に上記と同じ樹脂を充填した
ものを実施例3とした。
【0028】また、別個の基板本体2に対し実施例2と
同様のルータ加工を行って前記と同じ凹部を形成し、こ
の凹部の底面を過マンガン酸カリウムで処理して粗化し
た。その表面粗さ(Ra,Rz)を測定した後、凹部内に
前記と同じ樹脂を充填したものを実施例4とした。一
方、別の基板本体2に対し実施例1と同様のレーザ加工
を行って、縦・横12mmずつの貫通孔6を形成し、こ
の貫通孔6の側壁6aを前記同様に粗化処理した。その
表面4の表面粗さ(Ra,Rz)を測定した後、かかる表
面4上に前記と同じ樹脂を被覆したものを比較例1とし
た。以上の各例の表面粗さ(Ra,Rz)を表1に示し
た。また、各例について、固着した樹脂の接着面を含む
位置で切断し、かかる切断面を観察することにより、密
着性(剥がれやクラックの有無と程度)および泡かみの有
無を測定した。その結果も表1に示した。
【0029】
【表1】
【0030】表1によれば、実施例1〜4は密着性およ
び泡かみの点で許容可能な状態にあり、特に実施例2は
密着性と泡かみとの双方において十分であった。これに
対し、比較例1は粗化処理が不十分で表面粗さ(Ra,
Rz)が小さ過ぎたため、固着した樹脂との間に剥がれ
が生じおり、密着性が不足していた。実施例1〜4の結
果から、貫通孔6や凹部の表面粗さを、中心線平均粗さ
Raで0.5〜5.0μmの範囲とし、十点平均粗さR
zで5.0〜30.0μmの範囲とする本発明の効果が
裏付けられた。また、より好ましくはRaで2.0〜
5.0μmで且つRzで5.0〜10.0μmの範囲で
ある。
【0031】図5は、異なる形態の配線基板40におけ
る主要部の断面を示す。図5に示すように、配線基板4
0の基板本体42には、その表面44側に開口し且つ平
面視が略正方形で一辺が12mmの凹部46がエンドミ
ルを用いたルータ加工により形成されている。かかる凹
部46の各側壁と底面は、その表面粗さが中心線平均粗
さRaで0.5〜5.0μmの範囲であって、十点平均
粗さRzで5.0〜30.0μmの範囲に入るようにさ
れる。尚、凹部46の側壁と底面とに化学的粗化処理を
したり、有機化合物(カップリング剤)を塗布しても良
い。また、凹部46には、上端側の電極51のみを有す
る複数のチップコンデンサ50が挿入され、且つ前記同
様のエポキシ系の埋込樹脂53中に埋設されることによ
り、基板本体42に内蔵されている。
【0032】図5に示すように、凹部46の周囲には、
基板本体42の表・裏面44,45間を貫通するスルー
ホール47が穿孔され、その内部にスルーホール導体4
8および充填樹脂49がそれぞれ形成されている。図示
のように、基板本体42の表面44上には、前記同様に
配線層56,62,68、フィルドビア導体58,6
4、および、絶縁層54,60,66が形成されてい
る。配線層68の上には、第1主面70よりも高く突出
するハンダバンプ72が形成され、これらは第1主面7
0上に搭載される図示しないICチップの接続端子と個
別に接続される。
【0033】図5に示すように、基板42の裏面45下
にも、前記同様に配線層57,63,69、フィルドビ
ア導体59,65、および絶縁層55,61が形成され
ている。配線層69の下には、ソルダーレジスト層(絶
縁層)67が形成され、その第2主面75側に開口した
開口部71内に露出する上記配線層69内の配線73
は、表面にNiおよびAuメッキが被覆された接続端子
である。尚、基板本体42を挟んだ上下の配線層56,
57は、スルーホール導体48を介して導通され、チッ
プコンデンサ50の電極51も配線層56およびスルー
ホール導体48を介して裏面45側の配線層57などと
導通される。
【0034】以上の配線基板40にても、チップコンデ
ンサ50を埋設する埋込樹脂53と基板本体42とが確
実に密着するため、従来のように両者間に隙間や泡噛み
が生じにくくなり、これらに起因するクラックの発生を
確実に防ぐことができる。従って、チップコンデンサ
(電子部品)50および配線層56,57の間は基より、
チップコンデンサ50と第1主面70上に搭載するIC
チップや第2主面75側に接続するマザーボードとの導
通も確実に取れるので、チップコンデンサ50の誤動作
が生じにくくなり、所定の動作を正確に行わせることが
できる。
【0035】図6(A)は、前記配線基板1の応用形態で
ある配線基板80の主要部の断面を示す。配線基板80
は、図6(A)に示すように、多層基板の基板本体81
と、その表面84a上と裏面85a下とに形成した配線
層96,102,97,103と、絶縁層98,10
4,99,105とを有する。基板本体81は、ガラス
−エポキシ樹脂からなる絶縁層82と、エポキシ樹脂か
らなる絶縁層84,85と、これらの間に形成した配線
層94,95とからなる多層基板である。かかる基板本
体81を貫通するスルーホール87には、スルーホール
導体88およびその内側の充填樹脂89が形成されてい
る。尚、スルーホール導体88の中間と配線層94,9
5とが接続されると共に、スルーホール導体88の上下
端と配線層96,97とが接続されている。
【0036】また、基板本体81の表・裏面84a,8
5a間には貫通孔86が形成され、その側壁の表面粗さ
は、前記同様の方法で中心線平均粗さRaで0.5〜
5.0μmの範囲で、且つ十点平均粗さRzで5.0〜
30.0μmの範囲に入るようにされている。尚、貫通
孔86の各側壁に対し有機化合物(カップリング剤)を塗
布しても良い。かかる貫通孔86には、チップコンデン
サ(電子部品)90が埋込樹脂93を介して内蔵され、か
かるコンデンサ90の上下端の電極91,92は埋込樹
脂93の表・裏面に露出して、配線層96,97と接続
されている。図6(A)に示すように、絶縁層98,99
には、配線層96,102間または配線層97,103間
を接続するフィルドビア導体100,101が配置さ
れ、配線層102の上には、絶縁層(ソルダーレジスト)
104を貫通し、第1主面106よりも高く突出するハ
ンダバンプ108が形成されている。配線層103のう
ち、絶縁層(ソルダーレジスト)105に設けた開口部1
07から第2主面105a側に露出する配線109に
は、NiおよびAuメッキが被覆されている。
【0037】図6(B)は、前記配線基板40の応用形態
たる配線基板110の主要部の断面を示す。配線基板1
10は、図6(B)に示すように、多層基板の基板本体1
11と、その表面114a上および裏面115a下に形
成した配線層128,134,129,135と、絶縁
層130,136,131,137とを有する。上記基
板本体111も、ガラス−エポキシ樹脂からなる絶縁層
112,114,115と、これらの間に形成した配線
層124,125とからなる多層基板である。かかる基
板本体111を貫通するスルーホール117には、スル
ーホール導体118およびその内側の充填樹脂119が
形成されている。また、スルーホール導体118の中間
と配線層124,125とが接続されると共に、かかる
スルーホール導体118の上下端と配線層128,12
9とが接続されている。
【0038】また、図6(B)に示すように、基板本体1
11には、その表面114a側に開口する凹部116が
ルータ加工により形成され、その側壁および底面の表面
粗さは、前記同様の方法にて中心線平均粗さRaで0.
5〜5.0μmの範囲であり、十点平均粗さRzで5.
0〜30.0μmの範囲に入るように設定されている。
かかる凹部116は、基板本体111のうち、絶縁層1
12,114をルータ加工するか、または予めこれらに
貫通孔を穿孔して積層することにより形成される。尚、
凹部116の側壁および底面に対して、有機化合物(カ
ップリング剤)を更に塗布しても良い。
【0039】図6(B)に示すように、凹部116には、
複数のチップコンデンサ(電子部品)120が埋込樹脂1
23を介して内蔵され、かかるコンデンサ120の上端
の電極121は埋込樹脂123の表面に露出して、配線
層128と接続されている。また、チップコンデンサ1
20の下端の電極122は、凹部116の底面と基板本
体111の裏面115aとの間を貫通するスルーホール
導体126の上端と予め接続され、且つこれを介して配
線層129と導通している。尚、スルーホール導体12
6の内側には、充填樹脂127が形成されている。
【0040】図6(B)に示すように、絶縁層130,1
31には、配線層128,134間または配線層12
9,135間を接続するフィルドビア導体132,13
3が配置され、配線層134の上には、絶縁層(ソルダ
ーレジスト)136を貫通し、第1主面138よりも高
く突出するハンダバンプ140が形成されている。ま
た、配線層135のうち、絶縁層(ソルダーレジスト)1
37に設けた開口部139から第2主面143側に露出
する配線141には、その表面にNiおよびAuメッキ
が被覆されている。尚、チップコンデンサ120に替
え、前記チップコンデンサ50と同様の上端のみに電極
121を有するチップコンデンサにしても良い。この場
合には、凹部116の底面と基板本体111の裏面との
間を貫通するスルーホール導体126が省略される。
【0041】本発明は、以上に説明した各形態や実施例
に限定されるものではない。前記基板本体2,42など
の材質は、前記ガラス−エポキシ樹脂系の複合材料の
他、ビスマレイミド・トリアジン(BT)樹脂、エポキシ
樹脂、同様の耐熱性、機械強度、可撓性、加工容易性な
どを有するガラス織布や、ガラス織布などのガラス繊維
とエポキシ樹脂、ポリイミド樹脂、またはBT樹脂など
の樹脂との複合材料であるガラス繊維−樹脂系の複合材
料を用いても良い。あるいは、ポリイミド繊維などの有
機繊維と樹脂との複合材料や、連続気孔を有するPTF
Eなど3次元網目構造のフッ素系樹脂にエポキシ樹脂な
どの樹脂を含浸させた樹脂−樹脂系の複合材料などを用
いることも可能である。
【0042】また、前記貫通孔6や凹部46に内蔵する
電子部品は、1つのみでも良い。逆に、多数の基板本体
2を含む多数個取りの基板(パネル)内における製品単位
1個内に、複数の貫通孔6や凹部46を形成しても良
い。更に、複数のチップ状電子部品を互いの側面間で予
め接着したユニットとし、これを前記貫通孔6または凹
部46内に挿入し内蔵することもできる。また、チップ
状電子部品には、前記チップコンデンサ10などの他、
チップ状にしたインダクタ、抵抗、フィルタ等の受動部
品や、トランジスタ、半導体素子、FET、ローノイズ
アンプ(LNA)などの能動部品も含まれると共に、互い
に異種の電子部品同士を、基板本体2の同じ貫通孔6ま
たは凹部内に併せて内蔵することも可能である。
【0043】更に、絶縁層14,15などの材質は、前
記エポキシ樹脂を主成分とするもののほか、同様の耐熱
性、パターン成形性等を有するポリイミド樹脂、BT樹
脂、PPE樹脂、あるいは、連続気孔を有するPTFE
など3次元網目構造のフッ素系樹脂にエポキシ樹脂など
の樹脂を含浸させた樹脂−樹脂系の複合材料などを用い
ることもできる。尚、絶縁層の形成には、絶縁性の樹脂
フィルムを熱圧着する方法のほか、液状の樹脂をロール
コータにより塗布する方法を用いることもできる。尚ま
た、絶縁層に混入するガラス布またはガラスフィラの組
成は、Eガラス、Dガラス、Qガラス、Sガラスの何れ
か、またはこれらのうちの2種類以上を併用したものと
しても良い。
【0044】
【発明の効果】以上において説明した本発明の配線基板
によれば、電子部品を内臓する埋込樹脂と基板本体との
密着性が向上するので、従来のように両者間に隙間や泡
が介在しなくなり、内臓した電子部品と基板内部の配線
層との間において、安定した導通が得られる。従って、
内臓した電子部品の機能を十分に発揮させ得る配線基板
とすることができる。また、請求項3の配線基板によれ
ば、前記表面粗さと相まって、貫通孔または凹部の側壁
同士間や側壁と底面との間のコーナ部における基板本体
と埋設樹脂との密着性も向上し、かかるコーナ付近にお
ける隙間やクラックの発生をも確実に防止することがで
きる。更に、請求項4の配線基板によれば、前記表面粗
さによる物理的作用に化学的作用が加わるため、基板本
体と埋設樹脂との密着性をより一層向上させ得る。
【図面の簡単な説明】
【図1】本発明の配線基板における主要部を示す断面
図。
【図2】(A)は図1中のA−A線に沿った視角における
断面図、(B),(C)は(A)と同様な貫通孔におけるコー
ナ付近を示す部分断面図。
【図3】(A)〜(D)は図1,2の配線基板を得るための
製造方法における主要な工程を示す概略図。
【図4】(A)〜(D)は図2(D)に続く前記製造方法にお
ける工程を示す概略図。
【図5】本発明の異なる形態の配線基板における主要部
を示す断面図。
【図6】(A)は図1の配線基板の応用形態を示す部分断
面図、(B)は図5の配線基板の応用形態を示す部分断面
図。
【図7】(A)は従来の配線基板における主要部を示す断
面図、(B),(C)は(A)中の一点鎖線部分B,Cを拡大
して示す異なる状態の断面図。
【符号の説明】
1,40,80,110……………………配線基板 2,42,81,111……………………基板本体 4,44,84a,114a………………表面 5,45,85a,115a………………裏面 6,86………………………………………貫通孔 6a……………………………………………側壁 6b……………………………………………面取り 6c……………………………………………アール面 10,50,90,120…………………チップコンデ
ンサ(電子部品) 13,53,93,123…………………埋込樹脂 46,116…………………………………凹部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小川 幸樹 愛知県名古屋市瑞穂区高辻町14番18号 日 本特殊陶業株式会社内 Fターム(参考) 5E346 AA02 AA12 AA43 CC09 CC32 EE31 EE33 FF01 FF15 GG15 GG17 GG22 GG27 HH07 HH11

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】表面および裏面を有する基板本体と、 上記基板本体における表面と裏面との間を貫通する貫通
    孔、あるいは基板本体において表面または裏面に開口す
    る凹部と、 上記貫通孔または凹部に埋込樹脂を介して内臓される電
    子部品と、を含み、 上記貫通孔の側壁または上記凹部の側壁および底面にお
    ける表面粗さが、中心線平均粗さRaで0.5〜5.0μ
    mの範囲にある、ことを特徴とする配線基板。
  2. 【請求項2】表面および裏面を有する基板本体と、 上記基板本体における表面と裏面との間を貫通する貫通
    孔、あるいは基板本体において表面または裏面に開口す
    る凹部と、 上記貫通孔または凹部に埋込樹脂を介して内臓される電
    子部品と、を含み、 上記貫通孔の側壁または上記凹部の側壁および底面にお
    ける表面粗さが、十点平均粗さRzで5.0〜30.0μ
    mの範囲にある、ことを特徴とする配線基板。
  3. 【請求項3】前記貫通孔または凹部は、平面視でほぼ矩
    形状であり、側壁間のコーナにアール面または面取りが
    形成されている、 ことを特徴とする請求項1または2に記載の配線基板。
  4. 【請求項4】前記貫通孔の側壁または凹部の側壁および
    底面には、予め有機化合物が塗布されている、 ことを特徴とする請求項1乃至3の何れかに記載の配線
    基板。
JP2001010860A 2001-01-18 2001-01-18 配線基板 Expired - Fee Related JP4685978B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001010860A JP4685978B2 (ja) 2001-01-18 2001-01-18 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001010860A JP4685978B2 (ja) 2001-01-18 2001-01-18 配線基板

Publications (2)

Publication Number Publication Date
JP2002217544A true JP2002217544A (ja) 2002-08-02
JP4685978B2 JP4685978B2 (ja) 2011-05-18

Family

ID=18878095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001010860A Expired - Fee Related JP4685978B2 (ja) 2001-01-18 2001-01-18 配線基板

Country Status (1)

Country Link
JP (1) JP4685978B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146545A (ja) * 2010-01-14 2011-07-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012023237A (ja) * 2010-07-15 2012-02-02 Nec Corp 機能素子内蔵基板
JP2012156533A (ja) * 2012-03-26 2012-08-16 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
US9167702B2 (en) 2011-09-28 2015-10-20 Ngk Spark Plug Co., Ltd. Method of manufacturing wiring substrate having built-in component
CN106463494A (zh) * 2014-05-21 2017-02-22 高通股份有限公司 嵌入式封装基板电容器
JP2020150096A (ja) * 2019-03-13 2020-09-17 イビデン株式会社 プリント配線板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184790A (ja) * 1982-04-22 1983-10-28 住友電気工業株式会社 フレキシブル印刷配線板の製造方法
JPH01313998A (ja) * 1988-06-13 1989-12-19 Mitsubishi Plastics Ind Ltd 金属複合積層板の製造方法
JPH11238965A (ja) * 1998-02-20 1999-08-31 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP2000306958A (ja) * 1999-04-16 2000-11-02 Fujitsu Ltd 半導体装置
JP2000332057A (ja) * 1999-05-18 2000-11-30 Ngk Spark Plug Co Ltd 配線基板及び電子部品を搭載した配線基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184790A (ja) * 1982-04-22 1983-10-28 住友電気工業株式会社 フレキシブル印刷配線板の製造方法
JPH01313998A (ja) * 1988-06-13 1989-12-19 Mitsubishi Plastics Ind Ltd 金属複合積層板の製造方法
JPH11238965A (ja) * 1998-02-20 1999-08-31 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP2000306958A (ja) * 1999-04-16 2000-11-02 Fujitsu Ltd 半導体装置
JP2000332057A (ja) * 1999-05-18 2000-11-30 Ngk Spark Plug Co Ltd 配線基板及び電子部品を搭載した配線基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146545A (ja) * 2010-01-14 2011-07-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012023237A (ja) * 2010-07-15 2012-02-02 Nec Corp 機能素子内蔵基板
US9167702B2 (en) 2011-09-28 2015-10-20 Ngk Spark Plug Co., Ltd. Method of manufacturing wiring substrate having built-in component
JP2012156533A (ja) * 2012-03-26 2012-08-16 Dainippon Printing Co Ltd 部品内蔵配線板、部品内蔵配線板の製造方法
CN106463494A (zh) * 2014-05-21 2017-02-22 高通股份有限公司 嵌入式封装基板电容器
JP2020150096A (ja) * 2019-03-13 2020-09-17 イビデン株式会社 プリント配線板の製造方法
JP7278114B2 (ja) 2019-03-13 2023-05-19 イビデン株式会社 プリント配線板の製造方法

Also Published As

Publication number Publication date
JP4685978B2 (ja) 2011-05-18

Similar Documents

Publication Publication Date Title
TW533758B (en) Printed wiring substrate and method for manufacturing the same
JP4392157B2 (ja) 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP4568718B2 (ja) 3次元全有機相互接続構造体の作製方法
US7102085B2 (en) Wiring substrate
KR100567087B1 (ko) 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP2002151846A (ja) 配線基板およびその製造方法
KR101408549B1 (ko) 프린트 배선판
JP2005142178A (ja) 電子部品内蔵多層プリント配線板
JP3441368B2 (ja) 多層配線基板およびその製造方法
JP2002151847A (ja) 配線基板およびその製造方法
JP2002217544A (ja) 配線基板
JP4778148B2 (ja) 多層配線基板
JP2002237683A (ja) 配線基板の製造方法
JP2004095854A (ja) 多層配線基板
JPH0794868A (ja) 多層配線基板及びその製造方法
JP4695289B2 (ja) 配線基板の製造方法
JP2005123547A (ja) インターポーザ、多層プリント配線板
JP4179407B2 (ja) 配線基板
JP2001345559A (ja) 配線基板及びその製造方法
JPH11103165A (ja) 多層配線基板及びその製造方法
JP2003229661A (ja) 配線基板およびその製造方法
JP2001313474A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees