JP4685978B2 - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP4685978B2 JP4685978B2 JP2001010860A JP2001010860A JP4685978B2 JP 4685978 B2 JP4685978 B2 JP 4685978B2 JP 2001010860 A JP2001010860 A JP 2001010860A JP 2001010860 A JP2001010860 A JP 2001010860A JP 4685978 B2 JP4685978 B2 JP 4685978B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate body
- recess
- side wall
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の属する技術分野】
本発明は、基板本体の貫通孔などに樹脂を介して電子部品を内蔵する配線基板に関する。
【0002】
【従来の技術】
近年における配線基板の小型化および配線基板内における配線の高密度化に対応するため、配線基板の第1主面上にICチップなどの電子部品を搭載するだけでなく、基板本体の内部に電子部品を内蔵する配線基板が提案されている。
例えば図7(A)に示す配線基板150は、絶縁性の基板本体(コア基板)151の表・裏面152,153間を貫通する貫通孔154内に埋込樹脂155を介して複数のチップ状の電子部品156を内蔵している。かかる電子部品156は、図7(A)に示すように、一対の側辺から上・下に突出する電極157,158をそれぞれ対称に複数個有している。電極157,158は、基板本体151の表・裏面152,153に形成される図示しない配線層と個別に接続される。尚、上記埋込樹脂155は、貫通孔154に充填され且つ複数の電子部品156を埋設した状態で、脱泡処理された後に更に加熱する硬化処理を施される。
【0003】
ところで、図7(B)に示すように、貫通孔154の側壁154aの表面粗さが小さい場合、硬化処理後において基板本体151と埋込樹脂155との密着性が低くなるため、両者の間に隙間(剥がれ)Sが生じることがある。また、かかる隙間Sに起因して埋込樹脂155や基板本体151の上下に形成されるビルドアップ層にクラックを形成されてしまう、という問題があった。
一方、図7(C)に示すように、貫通孔154の側壁154bの表面粗さが大きい場合、基板本体151と埋込樹脂155との間に泡Vが付着し易くなる。これにより、脱泡工程の後でも泡Vが除去されずに残り、硬化処理後において泡Vを噛んだままの状態となる。このため、基板本体151と埋込樹脂155との密着性が低下し、上記と同様にクラックを生じ易くなる、という問題があった。
【0004】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、電子部品を内蔵する埋込樹脂と基板本体との密着性を向上且つ安定させ、電子部品の機能を十分に発揮させ得る配線基板を提供する、ことを課題とする。
【0005】
【課題を解決するための手段】
本発明は、上記課題を解決するため、電子部品を内蔵する埋込樹脂が充填される基板本体の貫通孔などの側壁における表面粗さを適正化する、ことに着目して成されたものである。
即ち、本発明の配線基板(請求項1)は、表面および裏面を有する基板本体と、この基板本体における表面と裏面との間を貫通する貫通孔、あるいは基板本体において表面または裏面に開口する凹部と、上記貫通孔または凹部に充填した埋込樹脂の中に埋設されることで前記貫通孔または凹部に内蔵される電子部品と、上記基板本体の表面および裏面に形成され、複数の絶縁層および配線層を有するビルドアップ層と、を含み、上記埋込樹脂は、無機フィラを含有し、上記貫通孔の側壁または上記凹部は、平面視でほぼ矩形状であり、かかる側壁間のコーナにアール面または面取りが形成され、かかる側壁および底面における表面粗さが、中心線平均粗さRaで0.5〜5.0μmの範囲にあると共に、上記電子部品は、チタン酸バリウムを主成分とする誘電層と内部電極となるNi層とを交互に積層したセラミックスコンデンサである、ことを特徴とする。
【0006】
また、本発明の配線基板(請求項2)は、表面および裏面を有する基板本体と、この基板本体における表面と裏面との間を貫通する貫通孔、あるいは基板本体において表面または裏面に開口する凹部と、上記貫通孔または凹部に充填した埋込樹脂の中に埋設されることで前記貫通孔または凹部に内蔵される電子部品と、上記基板本体の表面および裏面に形成され、複数の絶縁層および配線層を有するビルドアップ層と、を含み、上記埋込樹脂は、無機フィラを含有し、上記貫通孔の側壁または上記凹部は、平面視でほぼ矩形状であり、かかる側壁間のコーナにアール面または面取りが形成され、かかる側壁および底面における表面粗さが、十点平均粗さRzで5.0〜30.0μmの範囲にあると共に、上記電子部品は、チタン酸バリウムを主成分とする誘電層と内部電極となるNi層とを交互に積層したセラミックスコンデンサである、ことをも特徴とする。
これらによれば、電子部品を内蔵し且つ無機フィラを含有する埋込樹脂と基板本体との密着性が向上するため、従来のように両者間に隙間や泡が介在しなくなる。このため、内蔵した電子部品と基板内部の配線層との間において、安定した導通が得られる。従って、内蔵した電子部品の機能を十分に発揮させ得る配線基板とすることができる。
しかも、前記貫通孔または凹部における側壁間のコーナにアール面または面取りが形成されているので、前記表面粗さと相まって、貫通孔または凹部の側壁同士間や側壁と底面との間のコーナ部における基板本体と埋設樹脂との密着性も向上し且つ安定させることができる。従って、かかるコーナ付近における隙間やクラックの発生を確実に防止することもできる。尚、凹部における側壁と底面との間にも、アール面や面取りを形成しても良い。
【0007】
更に、本発明には、前記貫通孔または凹部の側壁および底面における表面粗さは、Raで2.0〜5.0μmの範囲にあり、あるいはRzで5.0〜10.0の範囲にある、配線基板(請求項3)も含まれる。
尚、上記貫通孔または凹部の側壁および底面における表面粗さが、中心線平均粗さRaで0.5μm未満や十点平均粗さRzで5.0μm未満に小さくなると、硬化処理後において基板本体と埋込樹脂との密着性が低くなり、両者の間に隙間が生じるおそれがある。一方、表面粗さが、中心線平均粗さRaで5.0μmを越えたり、十点平均粗さRzで30.0μmを越えて大きくなると、基板本体と埋込樹脂との間に泡が付着し易くなり、脱泡工程の後でもかかる泡が除去されずに残り、硬化処理後でも泡を噛んだ状態となる。この結果、基板本体と埋込樹脂との密着性が低下し、同様にクラックを生じ易くなる。これらを防ぐため、表面粗さを前記範囲としたものである。
尚また、埋込樹脂の体積熱膨張係数は、40ppm/℃以下、好ましくは30ppm/℃以下、より好ましくは15ppm/℃以下であるのが良い。このため、埋込樹脂には、例えばエポキシ樹脂に前記無機フィラ(シリカ、アルミナ、窒化ケイ素など)を添加したものが用いられる。
【0008】
尚更に、前記セラミックスコンデンサは、基板本体の表面または裏面の一方にのみ電極を有する形態も含まれる。
より好ましい本発明の配線基板は、表面および裏面を有する基板本体と、この基板本体における表面と裏面との間を貫通する貫通孔、あるいは基板本体において表面または裏面に開口する凹部と、上記貫通孔または凹部に埋込樹脂を介して内臓される電子部品と、含み、上記貫通孔の側壁または上記凹部の側壁および底面における表面粗さが、中心線平均粗さRaで0.5〜5.0μmの範囲にあり、且つ十点平均粗さRzで5.0〜30.0μmの範囲にある、ものである。これにより、密着性が確実に良好となり且つ泡かみも確実に防止される。
【0009】
加えて、本発明には、前記貫通孔の側壁または凹部の側壁および底面には、予め有機化合物(カップリング剤)が塗布されている、配線基板(請求項4)も含まれる。
【0010】
これによれば、前記表面粗さによる物理的作用に化学的作用が加わって、基板本体と埋設樹脂との密着性をより一層向上させることができる。尚、有機化合物(カップリング剤)には、チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物が含まれる。これらにより、基板本体と埋込樹脂との界面における両者の密着性と水分不透過性とを一層確実にすることができる。上記混合物には、チタン系とアルミニウム系、チタン系とシラン系、アルミニウム系とシラン系、チタン系とアルミニウム系とシラン系、チタン系と別のチタン系、アルミニウム系と別のアルミニウム系、シラン系と別のシラン系、あるいはこれらの3種以上の組合せによる種類などが含まれる。
【0011】
付言すれば、前記基板本体は、絶縁層と配線層とを交互に積層した多層基板である、配線基板とすることも可能である。これによる場合、コア基板を含む絶縁層と配線層とを交互に積層した多層基板の基板本体にも、前記表面粗さの貫通孔または凹部を形成することにより、各種サイズの電子部品を配線基板内の任意の層間に密着性をもって内蔵した配線基板とすることが可能となる。また、同一の厚みの配線基板で、単一の絶縁層の基板本体を有する配線基板と比べ、上記のような多層基板を基板本体とすることにより、内蔵する電子部品と配線基板の表面に実装するICチップ(半導体素子)との距離を短くできる。このため、かかる導通経路におけるループインダクタンスを減少させ、スイッチングノイズやクロストークノイズを低減できるなど、電気的特性を高めることが可能となる。
【0012】
尚、貫通孔は、単一の絶縁層の基板本体または多層基板の基板本体に対しレーザ加工やドリル加工することにより形成される。一方、凹部は、単一の絶縁層からなる基板本体ではエンドミルを用いるルータ加工により形成され、多層基板の基板本体では上記ルータ加工に加え、予めレーザ加工などした絶縁層を別の絶縁層や導体層と積層することによっても形成することができる。尚また、単一の絶縁層からなる基板本体(コア基板)は、ガラス布またはガラス繊維を含むエポキシ樹脂から形成され、その面積熱膨張係数は、15ppm/℃以下が推奨される。
【0013】
【発明の実施の形態】
以下において本発明の実施に好適な形態を図面と共に説明する。
図1は、本発明の一形態の配線基板1における主要部の断面を示す。
配線基板1は、図1に示すように、単一の絶縁層からなる基板本体(コア基板)2と、その表面4上および裏面5下に形成した配線層16,22,28,17,23,29と、絶縁層14,20,26,15,21,27とからなるビルドアップ層とを有する多層基板である。上記配線層16などの厚さは約15μm程度であり、絶縁層14などの厚さは約30μm程度である。
基板本体2は、平面視がほぼ正方形で厚さ約0.8mmのガラス布入りのエポキシ樹脂からなり、その面積熱膨張係数は、15ppm/℃以下である。
また、基板本体2の中央部をドリル加工やレーザ加工することにより、図2(A)に示すように、平面視がほぼ正方形で一辺が12mmであり、本発明の前提となる参考形態の貫通孔6が穿孔されている。
【0014】
貫通孔6における四周の側壁6aの表面粗さは、中心線平均粗さRaで0.5〜5.0μmの範囲であって、十点平均粗さRzで5.0〜30.0μmの範囲に入るように設定される。このため、ドリル加工などの後、側壁6aに対し必要に応じて過マンガン酸カリウムやクロム酸による化学的粗化処理が施される。
尚、側壁6aに対して、更に有機化合物(カップリング剤:チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物)を塗布しても良い。
【0015】
また、基板本体2の貫通孔6内には、シリカフィラなどの無機フィラを含むエポキシ系の埋込樹脂13を介して、複数のチップコンデンサ(電子部品)10が内蔵されている。かかる埋込樹脂13の体積熱膨張係数は、40ppm/℃以下、好ましくは30ppm/℃以下、より好ましくは15ppm/℃以下であり、且つその下限値としては10ppm/℃以上である。このようにすることで、配線基板1に埋め込まれた電子部品10と配線基板1の表面に実装されるICチップ(半導体素子)との熱膨張係数の差に起因する応力集中を少なくすることが可能となり、クラックの防止に役立つ。尚、無機フィラとしては、特に制限しないが、結晶性シリカ、溶融シリカ、アルミナ、または窒化ケイ素などが用いられる。
また、チップコンデンサ10は、両側面において上下端に突出し且つ基板本体2の表面4または裏面5に位置する電極11,12を対称に複数有する。かかるチップコンデンサ10は、チタン酸バリウムを主成分とする誘電層と内部電極となるNi層とを交互に積層したセラミックスコンデンサであって、3.2mm×1.6mm×0.7mmのサイズを有する。
【0016】
図1に示すように、貫通孔6の周囲には、所要のスペースを置いて基板本体2の表・裏面4,5間を貫通する複数のスルーホール7,7が穿孔され、その内部に銅メッキからなるスルーホール導体8,8およびシリカフィラを含む充填樹脂9,9がそれぞれ形成されている。尚、充填樹脂9に替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
図1に示すように、基板本体2の表面4上には、銅メッキからなる配線層16と、シリカフィラを含むエポキシ樹脂からなる絶縁層14とが形成されている。配線層16は、チップコンデンサ10の電極11およびスルーホール導体8の上端と接続される。
また、図1に示すように、絶縁層14内の所定の位置には、複数のフィルドビア導体18が形成され、これらビア導体18の上端と絶縁層14との上には配線層22が形成されている。同様にして、配線層22の上には絶縁層20が形成され、且つフィルドビア導体24が上記ビア導体18のほぼ真上の位置にスタックドビア(積み上げビア)として形成されると共に、フィルドビア導体24の上端と絶縁層20の上には配線層28が形成されている。
【0017】
配線層28の上には、ソルダーレジスト層(絶縁層)26と、これを貫通し且つ第1主面30よりも高く突出する複数のハンダバンプ(IC接続端子(Pb−Sn系、Sn−Ag系、Sn−Sb系、Sn−Zn系など))32とが形成される。かかるハンダバンプ32は、第1主面30上に追って搭載される図示しないICチップ(半導体素子)の底面に突設された接続端子と個別に接続される。尚、ICチップの接続端子およびハンダバンプ32の周囲には、これらを埋設するようにICチップと第1主面30との間に図示しないアンダーフィル材が充填される。
【0018】
図1に示すように、基板本体2の裏面5下にも、銅メッキからなる配線層17とシリカフィラ入りのエポキシ樹脂からなる絶縁層15とが形成されている。配線層17は、チップコンデンサ10の電極12およびスルーホール導体8の下端と接続されている。また、絶縁層15の所定の位置には、複数のフィルドビア導体19が形成され、かかるビア導体19の下端と絶縁層15の下には配線層23が形成されている。
同様にして配線層23の下には絶縁層21およびフィルドビア導体25が形成されると共に、当該ビア導体25の下端と絶縁層21の下には配線層29が形成される。この配線層29の下には、ソルダーレジスト層(絶縁層)27が形成され、第2主面35側に開口する開口部31内に露出する配線層29内の配線33は、その表面にNiおよびAuメッキが被覆され、当該配線基板1自体を搭載する図示しないプリント基板などのマザーボードとの接続端子となる。尚、基板本体2を挟んだ上下の配線層16,17は、スルーホール導体8を介して導通する共に、各チップコンデンサ10の電極11,12を介しても導通している。
【0019】
図2(B),(C)に示すように、本発明の貫通孔6のコーナには、面取り6bまたはアール面6cが形成されている。これにより、チップコンデンサ10を埋設した埋込樹脂13を脱泡処理後に加熱しても、貫通孔6のコーナに応力集中が発生しにくくなり、かかる面取り6bまたはアール面6cを含む各側壁6aの前記表面粗さと相まって、基板本体2と埋込樹脂13との密着性を更に高められる。
また、貫通孔6の面取り6bやアール面6cを含む各側壁6aには、予め有機化合物(カップリング剤)を塗布しても良い。
【0020】
上記有機化合物には、チタン系、アルミニウム系、シラン系の何れかからなる有機系化合物、またはこれら有機系化合物の混合物が含まれる。更に、かかる有機化合物の厚みは、約0.5μm以下(但し0は含まず)にして被覆するのが望ましい。厚さを0.5μm以下としたのは、これよりも厚くなると、表面にゼリー状の固まりが生じ、有機系化合物による密着性や防水作用が低下するためである。更に望ましくは、有機系化合物は、厚さ約0.2μm以下(但し0は含まず)の皮膜にして被覆するのが望ましい。これにより、表面にゼリー状の固まりが生じにくくなり、より一層の密着性が得られるためである。かかる有機系化合物は、貫通孔6または凹部の側壁6aなどや基板本体2の表・裏面4,5と共に、内蔵されるチップコンデンサ10(電子部品)の表面にも被覆されていても良い。
【0021】
以上のような配線基板1によれば、貫通孔6の各側壁6aが前記範囲の表面粗さとされているため、チップ(セラミックス)コンデンサ10を埋設し且つ無機フィラを含有する埋込樹脂13と基板本体2とが確実に密着する。このため、従来のように埋込樹脂13と基板本体2との間に隙間や泡かみが生じにくくなり、これらに起因するクラックの発生を確実に防ぐことができる。しかも、貫通孔6の側壁6a,6a間のコーナにアール面6bまたは面取り6cが形成されているので、前記表面粗さと相まって、貫通孔6の側壁6a同士間のコーナ部における基板本体2と埋設樹脂13との密着性も向上し且つ安定させられる。従って、チップコンデンサ(電子部品)10および配線層16,17の間は基より、チップコンデンサ10と第1主面30上に搭載するICチップとの間や第2主面35側に接続するマザーボードとの導通も確実に取れるので、当該チップコンデンサ10の機能を十分に発揮させることが可能となる。
【0022】
図3および図4に基づいて、前記配線基板1の主要な製造工程を説明する。
図3(A)に示すように、表・裏面4,5を有する厚さ0.8mmのガラスーエポキシ樹脂からなる基板本体2を用意する。次に、図3(B)に示すように、基板本体2の中央部をドリル加工して、縦12mm×横12mmの貫通孔6を穿設する。この際、貫通孔6のコーナに前記面取り6bまたはアール面6cを同時に形成しても良い。また、貫通孔6の各側壁6aに対し、必要に応じて化学的粗化処理を施すことにより、その表面粗さが中心線平均粗さRaで0.5〜5.0μmの範囲で、且つ十点平均粗さRzで5.0〜30.0μmの範囲に入るようにされる。より望ましくはRaで2.0〜5.0μmで且つRzで5.0〜10.0μmの範囲である。更に、各側壁6aに対し有機化合物(カップリング剤)を塗布しても良い。
【0023】
次いで、図3(C)に示すように、貫通孔6の裏面5側に当該基板本体2を含む多数個取り用のパネルにおける複数の製品単位(配線基板1)に渉ってテープ3を貼り付ける。かかるテープ3の粘着面は、貫通孔6側に向けられている。
更に、図3(D)に示すように、複数のチップコンデンサ10を図示しないチップマウンタを用いて貫通孔6内に挿入すると共に、各チップコンデンサ10の電極12をテープ3の粘着面上における所定の位置に接着する。図示のように、各チップコンデンサ10における電極11,12の端面は、基板本体2の表・裏面4,5と同じ位置に位置している。
かかる状態で、図4(A)に示すように、基板本体2の表面4側から貫通孔6内に、エポキシ樹脂を主成分とする溶けた埋込樹脂13を充填した後、脱泡処理および約100℃に加熱して約60分保持する硬化処理を施す。次いで、埋込樹脂13の盛り上がった表面13aを、例えばバフ研磨などにより平坦に整面する。
【0024】
この結果、図4(B)に示すように、各チップコンデンサ10の電極11が露出する平坦な表面13bが形成される。この表面13bは、基板本体2の表面4と同一平面にある。また、図4(B)に示すように、テープ3を剥離すると、埋込樹脂13の裏面13cには各チップコンデンサ10の電極12がそれぞれ露出する。尚、裏面13cも上記同様に整面すると各電極12を確実に露出させ得る。かかる裏面13cは、基板本体2の離面5と同一平面にある。
更に、図4(C)に示すように、基板本体2における所定の位置にドリルまたはレーザを用いて、表・裏面4,5間を貫通する直径約0.3mmのスルーホール7,7を穿孔する。尚、スルーホール7は、貫通孔6の周囲に沿って、平面視でほぼ正方形を形成する位置に形成される。
【0025】
次に、基板本体2の表・裏面4,5、埋込樹脂13の表・裏面13b,13c、およびスルーホール7,7内に、予めPdなどのメッキ用触媒を付着し無電解銅メッキを施した後、更に電解銅メッキを施し、銅メッキ層を形成する。その後、所定パターンの図示しないエッチングレジストを表・裏面4,5の銅メッキ層上に形成して、紫外線などで露光し且つ現像を施す。
この結果、図4(D)に示すように、基板本体2の表面4上には、各チップコンデンサ10の電極11と接続される所要パターンの配線層16が形成される。また、基板本体2の裏面4下には、各チップコンデンサ10の電極12と接続される所要パターンの配線層17が形成される。また、図4(D)に示すように、スルーホール7内に円筒形で且つ基板本体2の表・裏面4,5の配線層16,17に延びるスルーホール導体8が形成される。かかる導体8の内側には、上記メッキ工程の後、充填樹脂9が充填される。
【0026】
これ以降は、配線層22,28,23,29、絶縁層14,20,26,15,21,27、および、ビア導体18,24,19,25を、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術、レーザ加工によるビアホールの穿孔など)により形成する。これにより、前記図1および図2(A)に示した配線基板1を得ることができる。
【0027】
【実施例】
ここで本発明の具体的な実施例を比較例と共に説明する。まず厚さ0.8mmのガラス布入りのエポキシ樹脂からなる基板本体2を5個用意した。
1つの基板本体2に対し、炭酸ガスレーザにより縦・横12mmずつの貫通孔6を形成し、この貫通孔6の側壁6aを過マンガン酸カリウムで処理して粗化した。その表面粗さ(Ra,Rz)を測定した後、貫通孔6内に前記埋込樹脂13と同様のシリカフィラを含むエポキシ系の樹脂を充填したものを実施例1とした。別の基板本体2の表面4側から、エンドミルを用いてルータ加工を行って縦・横12mmずつで深さ0.5mmの凹部を形成し且つその側壁を上記同様の粗化処理した。かかる凹部の側壁の表面粗さ(Ra,Rz)を測定した後、凹部内に上記と同じ樹脂を充填したものを実施例2とした。更に別の基板本体2に対し、ドリル加工により縦・横12mmずつの貫通孔6を形成し且つその側壁を上記同様の粗化処理した。かかる貫通孔6の側壁6aの表面粗さ(Ra,Rz)を測定した後、貫通孔6内に上記と同じ樹脂を充填したものを実施例3とした。
【0028】
また、別個の基板本体2に対し実施例2と同様のルータ加工を行って前記と同じ凹部を形成し、この凹部の底面を過マンガン酸カリウムで処理して粗化した。その表面粗さ(Ra,Rz)を測定した後、凹部内に前記と同じ樹脂を充填したものを実施例4とした。一方、別の基板本体2に対し実施例1と同様のレーザ加工を行って、縦・横12mmずつの貫通孔6を形成し、この貫通孔6の側壁6aを前記同様に粗化処理した。その表面4の表面粗さ(Ra,Rz)を測定した後、かかる表面4上に前記と同じ樹脂を被覆したものを比較例1とした。以上の各例の表面粗さ(Ra,Rz)を表1に示した。
また、各例について、固着した樹脂の接着面を含む位置で切断し、かかる切断面を観察することにより、密着性(剥がれやクラックの有無と程度)および泡かみの有無を測定した。その結果も表1に示した。
【0029】
【表1】
【0030】
表1によれば、実施例1〜4は密着性および泡かみの点で許容可能な状態にあり、特に実施例2は密着性と泡かみとの双方において十分であった。
これに対し、比較例1は粗化処理が不十分で表面粗さ(Ra,Rz)が小さ過ぎたため、固着した樹脂との間に剥がれが生じおり、密着性が不足していた。
実施例1〜4の結果から、貫通孔6や凹部の表面粗さを、中心線平均粗さRaで0.5〜5.0μmの範囲とし、十点平均粗さRzで5.0〜30.0μmの範囲とする本発明の効果が裏付けられた。また、より好ましくはRaで2.0〜5.0μmで且つRzで5.0〜10.0μmの範囲である。
【0031】
図5は、異なる形態の配線基板40における主要部の断面を示す。
図5に示すように、配線基板40の基板本体42には、その表面44側に開口し且つ平面視が略正方形で一辺が12mmの凹部46がエンドミルを用いたルータ加工により形成されている。かかる凹部46の各側壁と底面は、その表面粗さが中心線平均粗さRaで0.5〜5.0μmの範囲であって、十点平均粗さRzで5.0〜30.0μmの範囲に入るようにされる。尚、凹部46の側壁同士間のコーナおよび側壁と底面とのコーナには、前記同様のアール面または面取りが形成され、該側壁と底面とに化学的粗化処理をしたり、有機化合物(カップリング剤)を塗布しても良い。
また、凹部46には、上端側の電極51のみを有する複数のチップコンデンサ50が挿入され、且つ前記同様の無機フィラを含むエポキシ系の埋込樹脂53中に埋設されることにより、基板本体42に内蔵されている。
【0032】
図5に示すように、凹部46の周囲には、基板本体42の表・裏面44,45間を貫通するスルーホール47が穿孔され、その内部にスルーホール導体48および充填樹脂49がそれぞれ形成されている。
図示のように、基板本体42の表面44上には、前記同様に配線層56,62,68、フィルドビア導体58,64、および、絶縁層54,60,66が形成されている。配線層68の上には、第1主面70よりも高く突出するハンダバンプ72が形成され、これらは第1主面70上に搭載される図示しないICチップの接続端子と個別に接続される。
【0033】
図5に示すように、基板42の裏面45下にも、前記同様に配線層57,63,69、フィルドビア導体59,65、および絶縁層55,61が形成されている。配線層69の下には、ソルダーレジスト層(絶縁層)67が形成され、その第2主面75側に開口した開口部71内に露出する上記配線層69内の配線73は、表面にNiおよびAuメッキが被覆された接続端子である。
尚、基板本体42を挟んだ上下の配線層56,57は、スルーホール導体48を介して導通され、チップコンデンサ50の電極51も配線層56およびスルーホール導体48を介して裏面45側の配線層57などと導通される。
【0034】
以上の配線基板40にても、チップコンデンサ50を埋設する埋込樹脂53と基板本体42とが確実に密着するため、従来のように両者間に隙間や泡噛みが生じにくくなり、これらに起因するクラックの発生を確実に防ぐことができる。従って、チップコンデンサ(電子部品)50および配線層56,57の間は基より、チップコンデンサ50と第1主面70上に搭載するICチップや第2主面75側に接続するマザーボードとの導通も確実に取れるので、チップコンデンサ50の誤動作が生じにくくなり、所定の動作を正確に行わせることができる。
【0035】
図6(A)は、前記配線基板1の応用形態である配線基板80の主要部の断面を示す。配線基板80は、図6(A)に示すように、多層基板の基板本体81と、その表面84a上と裏面85a下とに形成した配線層96,102,97,103と、絶縁層98,104,99,105とを有する。
基板本体81は、ガラス−エポキシ樹脂からなる絶縁層82と、エポキシ樹脂からなる絶縁層84,85と、これらの間に形成した配線層94,95とからなる多層基板である。かかる基板本体81を貫通するスルーホール87には、スルーホール導体88およびその内側の充填樹脂89が形成されている。
尚、スルーホール導体88の中間と配線層94,95とが接続されると共に、スルーホール導体88の上下端と配線層96,97とが接続されている。
【0036】
また、基板本体81の表・裏面84a,85a間には貫通孔86が形成され、その側壁の表面粗さは、前記同様の方法で中心線平均粗さRaで0.5〜5.0μmの範囲で、且つ十点平均粗さRzで5.0〜30.0μmの範囲に入るようにされている。尚、貫通孔86の各側壁同士間のコーナには、前記同様のアール面または面取りが形成され、該側壁に対し有機化合物(カップリング剤)を塗布しても良い。かかる貫通孔86には、チップコンデンサ(電子部品)90が無機フィラを含む埋込樹脂93を介して内蔵され、かかるコンデンサ90の上下端の電極91,92は埋込樹脂93の表・裏面に露出して、配線層96,97と接続されている。
図6(A)に示すように、絶縁層98,99には、配線層96,102間または配線層97,103間を接続するフィルドビア導体100,101が配置され、配線層102の上には、絶縁層(ソルダーレジスト)104を貫通し、第1主面106よりも高く突出するハンダバンプ108が形成されている。配線層103のうち、絶縁層(ソルダーレジスト)105に設けた開口部107から第2主面105a側に露出する配線109には、NiおよびAuメッキが被覆されている。
【0037】
図6(B)は、前記配線基板40の応用形態たる配線基板110の主要部の断面を示す。配線基板110は、図6(B)に示すように、多層基板の基板本体111と、その表面114a上および裏面115a下に形成した配線層128,134,129,135と、絶縁層130,136,131,137とを有する。
上記基板本体111も、ガラス−エポキシ樹脂からなる絶縁層112,114,115と、これらの間に形成した配線層124,125とからなる多層基板である。かかる基板本体111を貫通するスルーホール117には、スルーホール導体118およびその内側の充填樹脂119が形成されている。また、スルーホール導体118の中間と配線層124,125とが接続されると共に、かかるスルーホール導体118の上下端と配線層128,129とが接続されている。
【0038】
また、図6(B)に示すように、基板本体111には、その表面114a側に開口する凹部116がルータ加工により形成され、その側壁および底面の表面粗さは、前記同様の方法にて中心線平均粗さRaで0.5〜5.0μmの範囲であり、十点平均粗さRzで5.0〜30.0μmの範囲に入るように設定されている。かかる凹部116は、基板本体111のうち、絶縁層112,114をルータ加工するか、または予めこれらに貫通孔を穿孔して積層することにより形成される。
尚、凹部116の側壁同士間のコーナおよび側壁と底面とのコーナには、前記同様のアール面または面取りが形成され、上記側壁および底面に対して、有機化合物(カップリング剤)を更に塗布しても良い。
【0039】
図6(B)に示すように、凹部116には、複数のチップコンデンサ(電子部品)120が無機フィラを含む埋込樹脂123を介して内蔵され、かかるコンデンサ120の上端の電極121は埋込樹脂123の表面に露出して、配線層128と接続されている。また、チップコンデンサ120の下端の電極122は、凹部116の底面と基板本体111の裏面115aとの間を貫通するスルーホール導体126の上端と予め接続され、且つこれを介して配線層129と導通している。尚、スルーホール導体126の内側には、充填樹脂127が形成されている。
【0040】
図6(B)に示すように、絶縁層130,131には、配線層128,134間または配線層129,135間を接続するフィルドビア導体132,133が配置され、配線層134の上には、絶縁層(ソルダーレジスト)136を貫通し、第1主面138よりも高く突出するハンダバンプ140が形成されている。また、配線層135のうち、絶縁層(ソルダーレジスト)137に設けた開口部139から第2主面143側に露出する配線141には、その表面にNiおよびAuメッキが被覆されている。尚、チップコンデンサ120に替え、前記チップコンデンサ50と同様の上端のみに電極121を有するチップコンデンサにしても良い。この場合には、凹部116の底面と基板本体111の裏面との間を貫通するスルーホール導体126が省略される。
【0041】
本発明は、以上に説明した各形態や実施例に限定されるものではない。
前記基板本体2,42などの材質は、前記ガラス−エポキシ樹脂系の複合材料の他、ビスマレイミド・トリアジン(BT)樹脂、エポキシ樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはBT樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の複合材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するPTFEなど3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
【0042】
また、前記貫通孔6や凹部46に内蔵する電子部品は、1つのみでも良い。逆に、多数の基板本体2を含む多数個取りの基板(パネル)内における製品単位1個内に、複数の貫通孔6や凹部46を形成しても良い。更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを前記貫通孔6または凹部46内に挿入し内蔵することもできる。
【0043】
更に、絶縁層14,15などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性等を有するポリイミド樹脂、BT樹脂、PPE樹脂、あるいは、連続気孔を有するPTFEなど3次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。尚また、絶縁層に混入するガラス布またはガラスフィラの組成は、Eガラス、Dガラス、Qガラス、Sガラスの何れか、またはこれらのうちの2種類以上を併用したものとしても良い。
【0044】
【発明の効果】
以上において説明した本発明の配線基板によれば、電子部品を内臓する埋込樹脂と基板本体との密着性が向上するので、従来のように両者間に隙間や泡が介在しなくなり、内臓した電子部品と基板内部の配線層との間において、安定した導通が得られる。従って、内臓した電子部品の機能を十分に発揮させ得る配線基板とすることができる。しかも、貫通孔または凹部の側壁間のアール面または面取りにより、前記表面粗さと相まって、貫通孔または凹部の側壁同士間や側壁と底面との間のコーナ部における基板本体と埋設樹脂との密着性も向上し、かかるコーナ付近における隙間やクラックの発生をも確実に防止することができる。
更に、請求項4の配線基板によれば、前記表面粗さによる物理的作用に化学的作用が加わるため、基板本体と埋設樹脂との密着性をより一層向上させ得る。
【図面の簡単な説明】
【図1】本発明の配線基板における主要部を示す断面図。
【図2】(A)は図1中のA−A線に沿った視角における参考形態の貫通孔を含む断面図、(B),(C)は(A)と同様な本発明の貫通孔におけるコーナ付近を示す部分断面図。
【図3】(A)〜(D)は図1,2の配線基板を得るための製造方法における主要な工程を示す概略図。
【図4】(A)〜(D)は図2(D)に続く前記製造方法における工程を示す概略図。
【図5】本発明の異なる形態の配線基板における主要部を示す断面図。
【図6】(A)は図1の配線基板の応用形態を示す部分断面図、(B)は図5の配線基板の応用形態を示す部分断面図。
【図7】 (A)は従来の配線基板における主要部を示す断面図、(B),(C)は(A)中の一点鎖線部分B,Cを拡大して示す異なる状態の断面図。
【符号の説明】
1,40,80,110……………………配線基板
2,42,81,111……………………基板本体
4,44,84a,114a………………表面
5,45,85a,115a………………裏面
6,86………………………………………貫通孔
6a……………………………………………側壁
6b……………………………………………面取り
6c……………………………………………アール面
10,50,90,120…………………チップコンデンサ(電子部品)
13,53,93,123…………………埋込樹脂
46,116…………………………………凹部
Claims (4)
- 表面および裏面を有する基板本体と、
上記基板本体における表面と裏面との間を貫通する貫通孔、あるいは基板本体において表面または裏面に開口する凹部と、
上記貫通孔または凹部に充填した埋込樹脂の中に埋設されることで前記貫通孔または凹部に内蔵される電子部品と、
上記基板本体の表面および裏面に形成され、複数の絶縁層および配線層を有するビルドアップ層と、を含み、
上記埋込樹脂は、無機フィラを含有し、
上記貫通孔の側壁または上記凹部は、平面視でほぼ矩形状であり、かかる側壁間のコーナにアール面または面取りが形成され、かかる側壁および底面における表面粗さが、中心線平均粗さRaで0.5〜5.0μmの範囲にあると共に、
上記電子部品は、チタン酸バリウムを主成分とする誘電層と内部電極となるNi層とを交互に積層したセラミックスコンデンサである、
ことを特徴とする配線基板。 - 表面および裏面を有する基板本体と、
上記基板本体における表面と裏面との間を貫通する貫通孔、あるいは基板本体において表面または裏面に開口する凹部と、
上記貫通孔または凹部に充填した埋込樹脂の中に埋設されることで前記貫通孔または凹部に内蔵される電子部品と、
上記基板本体の表面および裏面に形成され、複数の絶縁層および配線層を有するビルドアップ層と、を含み、
上記埋込樹脂は、無機フィラを含有し、
上記貫通孔の側壁または上記凹部は、平面視でほぼ矩形状であり、かかる側壁間のコーナにアール面または面取りが形成され、かかる側壁および底面における表面粗さが、十点平均粗さRzで5.0〜30.0μmの範囲にあると共に、
上記電子部品は、チタン酸バリウムを主成分とする誘電層と内部電極となるNi層とを交互に積層したセラミックスコンデンサである、
ことを特徴とする配線基板。 - 前記貫通孔または凹部の側壁および底面における表面粗さは、Raで2.0〜5.0μmの範囲にあり、あるいはRzで5.0〜10.0の範囲にある、
ことを特徴とする請求項1または2に記載の配線基板。 - 前記貫通孔の側壁または凹部の側壁および底面には、予め有機化合物が塗布されている、
ことを特徴とする請求項1乃至3の何れかに記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001010860A JP4685978B2 (ja) | 2001-01-18 | 2001-01-18 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001010860A JP4685978B2 (ja) | 2001-01-18 | 2001-01-18 | 配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002217544A JP2002217544A (ja) | 2002-08-02 |
JP4685978B2 true JP4685978B2 (ja) | 2011-05-18 |
Family
ID=18878095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001010860A Expired - Fee Related JP4685978B2 (ja) | 2001-01-18 | 2001-01-18 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4685978B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5411004B2 (ja) * | 2010-01-14 | 2014-02-12 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
JP5540960B2 (ja) * | 2010-07-15 | 2014-07-02 | 日本電気株式会社 | 機能素子内蔵基板 |
JP2013074178A (ja) | 2011-09-28 | 2013-04-22 | Ngk Spark Plug Co Ltd | 部品内蔵配線基板の製造方法 |
JP5882100B2 (ja) * | 2012-03-26 | 2016-03-09 | 大日本印刷株式会社 | 部品内蔵配線板、部品内蔵配線板の製造方法 |
US9502490B2 (en) * | 2014-05-21 | 2016-11-22 | Qualcomm Incorporated | Embedded package substrate capacitor |
JP7278114B2 (ja) * | 2019-03-13 | 2023-05-19 | イビデン株式会社 | プリント配線板の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58184790A (ja) * | 1982-04-22 | 1983-10-28 | 住友電気工業株式会社 | フレキシブル印刷配線板の製造方法 |
JPH01313998A (ja) * | 1988-06-13 | 1989-12-19 | Mitsubishi Plastics Ind Ltd | 金属複合積層板の製造方法 |
JPH11238965A (ja) * | 1998-02-20 | 1999-08-31 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2000306958A (ja) * | 1999-04-16 | 2000-11-02 | Fujitsu Ltd | 半導体装置 |
JP2000332057A (ja) * | 1999-05-18 | 2000-11-30 | Ngk Spark Plug Co Ltd | 配線基板及び電子部品を搭載した配線基板の製造方法 |
-
2001
- 2001-01-18 JP JP2001010860A patent/JP4685978B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58184790A (ja) * | 1982-04-22 | 1983-10-28 | 住友電気工業株式会社 | フレキシブル印刷配線板の製造方法 |
JPH01313998A (ja) * | 1988-06-13 | 1989-12-19 | Mitsubishi Plastics Ind Ltd | 金属複合積層板の製造方法 |
JPH11238965A (ja) * | 1998-02-20 | 1999-08-31 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2000306958A (ja) * | 1999-04-16 | 2000-11-02 | Fujitsu Ltd | 半導体装置 |
JP2000332057A (ja) * | 1999-05-18 | 2000-11-30 | Ngk Spark Plug Co Ltd | 配線基板及び電子部品を搭載した配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002217544A (ja) | 2002-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8546700B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
US9307643B2 (en) | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component | |
JP2007096262A (ja) | 配線基板、埋め込み用セラミックチップ | |
JP2007027683A (ja) | 配線基板及びその製造方法 | |
JP2002043468A (ja) | 表裏導通基板及びその製造方法 | |
JP4740406B2 (ja) | 配線基板およびその製造方法 | |
JP4648230B2 (ja) | 配線基板の製造方法 | |
US9655249B2 (en) | Substrate with built-in capacitor and method for manufacturing substrate with built-in capacitor | |
WO2013037102A1 (zh) | 芯片埋入基板的封装方法及其结构 | |
JP3441368B2 (ja) | 多層配線基板およびその製造方法 | |
JP4685978B2 (ja) | 配線基板 | |
KR102117242B1 (ko) | 배선 기판 | |
JP5078759B2 (ja) | 配線基板内蔵用電子部品及び配線基板 | |
US20040099939A1 (en) | Integrated circuit structure | |
JP2010123829A (ja) | プリント配線板とその製造方法 | |
JP4778148B2 (ja) | 多層配線基板 | |
US10779408B2 (en) | Printed wiring board | |
KR101442423B1 (ko) | 전자부품 내장기판 제조 방법 및 전자부품 내장기판 | |
JP2002151847A (ja) | 配線基板およびその製造方法 | |
JP2002246536A (ja) | 三次元実装パッケージの製造方法、及びその製造用のパッケージモジュール | |
JP5436177B2 (ja) | 配線基板内蔵用部品及びその製造方法、並びに配線基板 | |
JP2004095854A (ja) | 多層配線基板 | |
JPH1174625A (ja) | 配線基板及びその製造方法 | |
JP4695289B2 (ja) | 配線基板の製造方法 | |
JP2005123547A (ja) | インターポーザ、多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110211 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |