JP5540960B2 - 機能素子内蔵基板 - Google Patents

機能素子内蔵基板 Download PDF

Info

Publication number
JP5540960B2
JP5540960B2 JP2010160597A JP2010160597A JP5540960B2 JP 5540960 B2 JP5540960 B2 JP 5540960B2 JP 2010160597 A JP2010160597 A JP 2010160597A JP 2010160597 A JP2010160597 A JP 2010160597A JP 5540960 B2 JP5540960 B2 JP 5540960B2
Authority
JP
Japan
Prior art keywords
functional element
stress relaxation
opening
reinforcing layer
substrate according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010160597A
Other languages
English (en)
Other versions
JP2012023237A (ja
Inventor
嘉樹 中島
新太郎 山道
克 菊池
健太郎 森
秀哉 村井
大輔 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2010160597A priority Critical patent/JP5540960B2/ja
Publication of JP2012023237A publication Critical patent/JP2012023237A/ja
Application granted granted Critical
Publication of JP5540960B2 publication Critical patent/JP5540960B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体素子等の機能素子を内蔵する機能素子内蔵基板に関する。
近年、半導体装置等の電子機器のさらなる高集積化及び高機能化を目的として、半導体素子等の機能素子を内蔵するパッケージ技術、いわゆる機能素子内蔵技術が提案されている。機能素子内蔵基板は、基板内に機能素子を内蔵することにより、当該機能素子の実装面積を抑えることができる。また、それに加え、最外層表面にさらに他の部品を実装することが可能となり、小型化を図ることができる。この技術は、半導体装置のさらなる高集積化及び高機能化を実現し、パッケージの薄型化、低コスト化、高周波対応、低ストレス接続、等を実現する高密度実装技術として期待されている。
そこで、特許文献1では、半導体素子等の機能素子を配線基板中に内蔵する機能素子内蔵技術が開示されている。特許文献1に記載の機能素子内蔵基板では、樹脂からなるコア基板に凹部を形成し、その凹部に半導体素子を端子面を上にして埋設し、該電極端子の上に配線層を形成している。コア基板を用いることにより、基板の反りの発生を抑制している。
また、特許文献2では、基板の反りを低減させるため、機能素子を内蔵する絶縁層中に補強構造体が埋設されている構成について記載されている。また、特許文献2では、半導体素子等の機能素子を内蔵し、両面に配線層を有し、上下配線層間を電気的に接続するインナービアを備えた機能素子内蔵基板が開示されている。上下配線層間を電気的に接続するインナービアを備えた構成とすることにより、さらなる高集積化及び高機能化を図っている。
特開2001−332863号公報 特開2006−261246号公報
上述の特許文献1に示されるように、機能素子内蔵基板の平坦性と剛性を保つためには、基板を補強する役割を果たす補強層を用い、補強層に設けた開口部に機能素子を配置する構成とすることが望ましい。この際、機能素子を補強層中に内蔵するためには、前記開口部に機能素子を配置した後、開口部と機能素子の間隙に充填樹脂を配置する必要がある。また、一般的に機能素子は矩形状なので、開口部も矩形状に形成される。
しかし、この際、充填樹脂の特性上、補強層と充填樹脂との熱膨張係数の差によって応力が発生する。発生した応力は開口部の角部に集中し、その角部から補強層にクラックが生じる原因となる。
また、応力は、断面積の変化が大きい箇所に集中する。機能素子内蔵基板において、機能素子の角部に対向する位置は充填樹脂の断面積の変化が他の領域より大きく、応力が集中する部分である。したがって、機能素子の角部に対向する位置で補強層にクラックが生じ易い。
また、応力の局所的な集中は内蔵基板の反りの発生に繋がる。
そこで、本発明は、補強層に設けた開口部に機能素子を内蔵する場合に、応力の局所的な集中を緩和し、かつ応力の発生を低減できる機能素子内蔵基板を提供することを目的とする。
そこで、本発明は、
電極端子を有する機能素子と、
該機能素子が配置され、かつ該機能素子の角部と対向する部分が湾曲形状となっている開口部を有する補強層と、
前記開口部に配置される前記機能素子と前記補強層との間に配置される充填樹脂と、
前記充填樹脂に形成される応力緩和ビアと、
前記機能素子の前記電極端子が配置されている面側に該電極端子と電気的に接続される第1の配線層と、
を有することを特徴とする機能素子内蔵基板である。
本発明の構成とすることにより、補強層に設けた開口部に機能素子を充填樹脂を用いて配置する場合に、局所的な応力の集中や応力の発生を低減でき、反りやクラックの発生を抑制できる。
本実施形態の機能素子内蔵基板の構成例を示す模式的な垂直断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な平面断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な平面断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な平面断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な平面断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な平面断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な垂直断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な垂直断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な平面断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な垂直断面図である。 本実施形態の機能素子内蔵基板の構成例を示す模式的な平面断面図である。 図1に記載の機能素子内蔵基板の製造方法例を説明するための断面工程図である。 図1に記載の機能素子内蔵基板の製造方法例を説明するための断面工程図である。 図8に記載の機能素子内蔵基板の製造方法例を説明するための断面工程図である。 図10に記載の機能素子内蔵基板の製造方法例を説明するための断面工程図である。
本発明の機能素子内蔵基板は電極端子を有する機能素子を内蔵し、該機能素子は補強層に設けられた開口部に配置される。開口部は、機能素子の角部と対向する部分が湾曲形状となっている。また、開口部内であって補強層と機能素子との間には充填樹脂が配置される。そして、充填樹脂には応力緩和ビアが形成されている。また、本発明の機能素子内蔵基板は、機能素子における電極端子が配置されている面側に該電極端子と電気的に接続される第1の配線層を有する。
図1は、本実施形態の機能素子内蔵基板について説明するための断面図である。また、図2は図1における矢印Xにおける水平断面の概略断面図である。
図1において、機能素子100は裏面絶縁層101の上であって補強層102の開口部内に電極端子を有する面を上側にして配置されている。なお、裏面絶縁層101と機能素子100の間には接着剤(不図示)が配置されていてもよい。また、機能素子100が配置された補強層102の開口部には充填樹脂103が配置されている。つまり、充填樹脂103は機能素子100の側面と補強層102の開口部の側壁との間に充填されている。また、図1では、充填樹脂103は補強層102の上にも配置されており、充填樹脂103の上には第1の配線層106が形成されている。また、充填樹脂103には第1の配線層106と機能素子100の電極端子とを電気的に接続する素子用ビア105が形成されている。
また、図2に示すように、機能素子100はその面方向の断面が矩形状であり、補強層102の開口部は機能素子100を収容できるように形成されている。また、開口部は、角部が円弧形状となっている矩形状に形成されており、この角部の円弧形状部分が機能素子100の角部と対向している。すなわち、図2において、開口部の角部は円弧形状となっており、機能素子100の角部と開口部の角部はそれぞれ対向する位置に配置されている。
また、図1及び2に示すように、開口部の充填樹脂103には、発生する応力を緩和する応力緩和ビア104が形成されている。応力緩和ビア104は、機能素子100と開口部側壁との間の充填樹脂103に貫通して形成されている。また、図2において、応力緩和ビア104は、機能素子100の角部周辺と側面に対向する位置とに形成されている。
本発明において、開口部の角部を円弧形状のような湾曲形状とすることにより、充填樹脂と補強層との熱膨張係数の差により生ずる応力の局所的な集中を緩和することができ、クラックの発生を抑制することができる。
また、本発明において、充填樹脂に応力緩和ビアを形成することにより、充填樹脂と補強層との熱膨張係数の差から生じる応力を小さくすることができ、反りやクラックの発生を抑制することができる。
また、図1において、上述のように、充填樹脂103の上(補強層102の上側)には第1の配線層106が設けられている。第1の配線層106は、信号配線、電源配線又はグランド配線等の配線を含む。なお、本明細書において、機能素子の電極端子面側に配置される配線層(図1では第1の配線層106)を表面側配線層とも称す。
第1の配線層106は第1の配線絶縁層107に被覆され、第1の配線絶縁層107の上にはソルダーレジスト110が設けられている。ソルダーレジスト110内には外部基板等との接続に用いられる外部接続用端子109が設けられている。また、第1の配線絶縁層107中には、第1の配線層106と外部接続用端子109とを電気的に接続する第1の配線ビア108が設けられている。
外部接続用端子109は、例えばBGAボールが配置され、マザーボードなどの外部基板と接続される。また、外部接続用端子109は、信号配線やグランド配線がソルダーレジスト110に開口する構成であってもよい。つまり、配線絶縁層107の上にグランド配線や信号配線を有する第2の配線層を設け、該グランド配線及び信号配線の上にそれらの一部が開口するようにソルダーレジスト110を形成することができる。また、外部接続用端子は、例えば半田が流れないように表面を保護することができる。なお、本明細書において、外部接続用端子109を表面側外部接続用端子、ソルダーレジスト110を表面側ソルダーレジストとも称す。
以下、本発明の構成についてより詳細に説明する。
補強層は、充填樹脂の熱膨張係数より小さい熱膨張係数を有する材料からなり、例えば、金属材料若しくは樹脂材料又はこれらの複合体を用いて形成することができる。金属材料としては、例えば、銅、鉄若しくはニッケル等の金属またはこれらを用いた合金等が挙げられる。樹脂材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、又はポリノルボルネン樹脂等が挙げられる。また、これらの樹脂は単体で用いても良いが、剛性を向上させるため、無機材料のフィラーを含有させたり、ガラスクロスに含浸させたりすることができる。補強層は複数層から形成されていても良い。また、金属材料及び樹脂材料の複合体としては、配線基板を挙げることができる。配線基板は、配線、絶縁層、配線ビアを組み合わせて構成された回路を有し、複数層で構成されてもよい。補強層が配線基板となる場合、その熱膨張係数は主な材料である樹脂材料を用いて算出される。
補強層は機能素子を配置する開口部を有する。また、開口部は、矩形状の機能素子の角部が対向する部分が湾曲形状となっている。開口部の機能素子角部と対向する部分を湾曲形状とすることにより、充填樹脂と補強層との熱膨張係数の差により生ずる応力の局所的な集中を緩和することができ、クラックの発生を抑制することができる。
開口部は、機能素子を配置可能な形状に形成されている。機能素子は一般的に矩形状を有するため、開口部は角部が円弧形状となっている矩形状(以下、略矩形状とも称す)に形成されていることが好ましい。つまり、開口部の面方向の断面形状は、角部が円弧形状となっている矩形状に形成されていることが好ましい。また、円弧形状の半径Rを調整することにより、効果的に応力の集中を緩和することができる。半径Rを大きくすることにより、応力の集中を緩和することができる。
また、開口部は、角部が円弧形状となっている矩形状に限定されるものではなく、応力をより緩和可能という観点から、円形状や楕円形状であることも好ましい。開口部を円形状や楕円形状とすることにより、応力の局所的な集中をより低減することができ、クラックの発生をより抑制することができる。
また、補強層の厚みは、機能素子の厚みに比べて例えば50〜150%の範囲内とすることができ、80〜120%の範囲内とすることが好ましい。
また、本発明において、機能素子が配置された開口部内に配置される充填樹脂に応力緩和ビアが形成されている。本発明において、開口部の充填樹脂に応力緩和ビアを形成することにより、充填樹脂と補強層との熱膨張係数の差から生じる応力を小さくすることができ、反りやクラックの発生を抑制することができる。
応力緩和ビアは、充填樹脂の熱膨張係数よりも小さい材料を用いて形成することができる。充填樹脂の熱膨張係数よりも小さい材料を用いて応力緩和ビアを充填樹脂に形成することにより、充填樹脂と補強層との熱膨張係数の差を実質的に小さくすることができる。つまり、充填樹脂はその特性上熱膨張係数が補強層に比べて高いため、充填樹脂に熱膨張係数が小さい材料で構成される応力緩和ビアを形成することにより、充填樹脂と補強層との熱膨張係数の差を実質的に小さくすることができる。そのため、充填樹脂と補強層との界面で発生する応力を低減することができ、反りやクラックの発生を抑制することができる。また、応力を緩和することで、半導体素子等の機能素子の損傷を防ぐこともできる。
応力緩和ビアの材料としては、導体材料や絶縁材料を用いることができる。
導体材料としては、例えば、Au、Cu、Al、Ag、Fe、Ti、Ni、Pt若しくはPd等の金属又はこれらの合金等が挙げられる。これらのうち、AuやCuが好ましく用いられる。また、SUSのような剛性の大きな導体も好ましい。応力緩和ビアの材料を導体とすれば、応力緩和ビアを上下の配線層間を電気的に繋ぐ層間ビアとしても利用することができる。また、応力緩和は層間ビアの材料と同じものを用いることもできる。この場合、応力緩和ビアは層間ビアの形成方法と同様にめっきにより形成することができる。この場合は、いわゆるフィルドビアと呼ばれる、ビア開口が金属導体で充填された構造が好ましい。他の形成方法としては、あらかじめ柱状の応力緩和ビアを開口部内に配置しておき、それらを充填樹脂に埋設する方法が挙げられる。
絶縁体材料としては、例えば樹脂やセラミック等が挙げられる。応力緩和ビアの材料としては充填樹脂よりも熱膨張係数が小さく、剛性が高いことが好ましいため、セラミックなどの剛性の大きな絶縁体を用いることが好ましい。応力緩和ビアを絶縁体材料で形成すれば、機能素子の電極端子面側又はその反対側に形成する配線層の配線設計を妨げずに、応力緩和ビアを充填樹脂に形成することができる。
応力緩和ビアは、補強層と充填樹脂の間に発生する応力を緩和できるものであれば特に制限されないが、上述のように、充填樹脂よりも熱膨張係数が小さい材料を用いて形成することが好ましい。また、応力緩和ビアは、補強層の熱膨張係数の50〜150%の熱膨張係数を有する材料を用いて形成することが好ましい。補強層の熱膨張係数としては、2〜25(ppm/K)であることが好ましい。例えば、補強層の材料及びその熱膨張係数CTE(ppm/K)としては、Cu(CTE;17),Fe(CTE;12),Pt(CTE;9),SUS(CTE;17.3),Kovar(CTE;5.2)である。また、例えば樹脂含浸ガラスクロス(Resin−GC)として例えばCTE;19のものがある。したがって、応力緩和ビアの材料の熱膨張係数は、1〜37.5(ppm/K)であることが好ましい。また、この際、充填樹脂の熱膨張係数は、例えば、5〜200(ppm/K)であり、5〜150(ppm/K)であることが好ましい。また、補強層、応力緩和ビア及び充填樹脂のそれぞれの熱膨張係数が、それぞれ2〜25(ppm/K)、1〜37.5(ppm/K)、40〜200(ppm/K)の範囲になることが好ましい。
また、充填樹脂は、補強層の開口部側壁と機能素子との間に配置される樹脂である。
充填樹脂の材料としては、絶縁性を有する樹脂を用いることができ、通常の配線基板に用いられる絶縁体を用いることができる。充填樹脂の材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、又はポリノルボルネン樹脂等を挙げることができる。また、その他にも、BCB(Benzocyclobutene)、PBO(Polybenzoxazole)等を挙げることができる。これらの中でもポリイミド樹脂及びPBOは、膜強度、引張弾性率及び破断伸び率等の機械的特性に優れているため好ましい。
応力緩和ビアの配置位置としては、充填樹脂に形成されていれば特に制限されるものではないが、応力が集中する箇所に配置することが好ましい。例えば、角部が円弧形状である矩形状の開口部の場合、応力は角部に集中するため、開口部の角部周辺に配置することが好ましい。また、通常、開口部は配置する機能素子の形状に沿って形成される。そのため、機能素子の角部と開口部の角部は対向する位置で配置される。図3に示すように、面方向の断面において、応力緩和ビア104は、機能素子100の対角線の延長線上に配置されることが好ましく、応力緩和ビアの中心が機能素子の対角線の延長線上にくるように配置されることがより好ましい。開口部の角部周辺の充填樹脂に応力緩和ビアを形成することで、角部付近での充填樹脂の断面積の急な変化を少なくすることができるため、応力の集中を緩和することができる。
また、応力緩和ビアは、より応力を低減するために、機能素子の側面に対向する位置に配置させることが好ましい。また、応力緩和ビアは、図2に示すように一列に形成することもできるが、複数列に形成してもよく、特に限定されるものではない。
応力緩和ビアは、なるべく高密度に充填樹脂に形成することが好ましい。例えば、補強層、機能素子及び応力緩和ビアを通る水平面の全ての断面において、応力緩和ビアの面積が充填樹脂の面積に対して20%以上であることが好ましく、30%以上であることがより好ましい。
応力緩和ビア同士が接触して形成されていても構わない。
応力緩和ビアの厚さとしては、応力を緩和可能な厚さで形成されていれば特に制限されるものではないが、形成の容易性の観点から、充填樹脂を貫通して設けられていることが好ましい。また、応力緩和ビアの厚さは、より有効に充填樹脂と補強層との熱膨張係数の差による応力を低減するため、機能素子の厚み以上であることが好ましい。
図では応力緩和ビアの例として円柱状のものが示されているが、応力緩和ビアの形状はこれに制限されるものではない。応力緩和ビアは、例えば、円柱状、楕円柱状、又は多角柱状とすることができる。応力緩和ビアが円柱状の場合、その水平断面の直径は例えば10〜500μmであり、20〜300μmが好ましい。また、応力緩和ビアの垂直断面がテーパ状又は逆テーパ状に形成されていても構わない。
また、開口部を略矩形状に形成する場合、基板強度の観点から、開口部側壁と機能素子側面との距離(図2のd)は、内蔵する機能素子の厚みの50〜150%の範囲内とすることが好ましい。また、この際、応力緩和ビアの径は距離dの半分以上であることが好ましい。
機能素子としては、半導体素子等の能動部品やコンデンサ等の受動部品が挙げられる。半導体素子としては、例えばトランジスタ、IC又はLSI等が挙げられる。半導体素子として、特に制限されるものではないが、例えばCMOS(Complementary Metal Oxide Semiconductor)を選択することができる。機能素子の厚さとしては、半導体素子の場合、例えば5〜200μmである。チップ型の受動部品の場合、例えば200〜400μmである。また、薄膜形状の受動部品の場合、例えば100〜200μmである。本発明では、機能素子として半導体素子を好ましく用いることができ、また、厚さが5〜200μmの半導体素子をより好ましく用いることができる。
また、機能素子としての半導体素子は、その端子面が例えばフルグリッド又は周辺パッドのものを用いることができる。また、配線層との接続方法についても特に限定されるものではなく、フリップチップ接続、銅ポスト接続、レーザービア接続などを用いることができる。
配線や配線ビア、層間ビア等に用いられる導体としては、特に制限されるものではないが、例えば、銅、銀、金、ニッケル、アルミニウムおよびパラジウムからなる群から選択される少なくとも1種を含む金属又はこれらを主成分とする合金を用いることができる。これらのうち、電気抵抗値及びコストの観点から、導体としてCuが好ましく用いられる。
また、配線層は複数層形成することができる。配線層間に配置される配線絶縁層としては、絶縁性を有する樹脂を用いることができ、通常の配線基板に用いられる絶縁体を用いることができる。配線絶縁層の材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、又はポリノルボルネン樹脂等を挙げることができる。また、その他にも、BCB(Benzocyclobutene)、PBO(Polybenzoxazole)等を挙げることができる。これらの中でもポリイミド樹脂及びPBOは、膜強度、引張弾性率及び破断伸び率等の機械的特性に優れているため、高い信頼性を得ることができる。配線絶縁層の材料は、感光性、非感光性のいずれであっても構わない。
以下、本発明の実施形態について図面を参照して詳細に説明する。なお、以下の実施形態では機能素子として半導体素子を用いた場合について説明するが、特に本発明はこれに限定されない。
(実施形態1)
図2は、本実施形態の構成例を示し、図1の矢印Xにおける水平断面図である。図2において、角部が円弧形状を有する矩形状を有する開口部に機能素子100が配置されている。また、開口部の円弧形状の角部は機能素子100の角部と対向している。また、開口部に配置された充填樹脂103には、応力緩和ビア104が形成されている。応力緩和ビア104は、開口部の角部周辺と機能素子の側面に対向する位置とに形成されている。
本実施形態では、開口部の角部を円弧形状とすることにより、応力の局所的な集中を緩和することができる。さらに、応力が集中し易い開口部の角部周辺に応力緩和ビアを形成することにより、応力を低減することができる。また、開口部の角部周辺の他にも、機能素子の側面と対向する位置に応力緩和ビアを形成することにより、応力を低減することができる。
図2において、機能素子側面と開口部側壁との距離dは、例えば40〜200μmとすることができ、50〜150μmとすることが好ましい。
また、応力緩和ビア104の直径は、例えば10〜30μmとすることができる。
(実施形態2)
図4は、本実施形態の構成例を示し、図1の矢印Xにおける水平断面図である。実施形態1に示した構成と比べると、開口部の角部の円弧形状のRが大きく形成されている。また、応力緩和ビアは、機能素子の側面に対向する位置に形成されており、開口部(機能素子)の角部周辺には形成されていない。本実施形態では、実施形態1に示す構成に比べて、円弧形状のRを大きくした分、より有効に角部に集中する応力を低減することができる。また、機能素子の角部から開口部の円弧形状までの最短距離を実施形態1と同じにしたまま円弧形状のRを大きくすると、機能素子側面と開口部側壁との距離dが大きくなってしまう。しかし、本実施形態では開口部の角部周辺に応力緩和ビアを形成していないため、機能素子の角部から開口部の円弧形状までの最短距離を小さくすることができ、dを大きくせずに円弧形状のRを大きくすることができる。
(実施形態3)
図5又は6は、本実施形態の構成例を示し、図1の矢印Xにおける水平断面図である。図5又は6に示すように、開口部は円形状又は楕円形状とすることができる。その際、開口部を円形状又は楕円形状とすることにより、機能素子の側面から開口部側壁までの領域が広くなってしまう。したがって、開口部を円形状や楕円形状とすると、応力の局所的な集中をより効果的に緩和することができる一方で、補強層に比べて熱膨張係数が大きい材料で構成される充填樹脂の配置領域が広くなり、基板の強度が低下する場合がある。そこで、本実施形態では、開口部を円形状や楕円形状とすることで広くなる充填樹脂の配置領域に応力緩和ビアを形成することで、基板強度を向上することができる。つまり、本発明における応力緩和ビアの材料は充填樹脂よりも熱膨張係数が小さく、充填樹脂に応力緩和ビアを配置することにより、応力の発生を抑制する効果と同時に、基板を補強する効果も奏することになる。したがって、本実施形態では、基板強度を維持しつつ、応力の局所的な集中をより効果的に緩和することができる形態であり、反りやクラックの発生を有効に抑制することができる。
また、応力緩和ビアを導体材料を用いて構成することにより、応力緩和ビアを上下の配線層を電気的に接続する層間ビアとして用いることができる。そのため、開口部を円形状や楕円形状としても、配線のレイアウトの自由度を低下させないで、内蔵基板を形成することができる。
(実施形態4)
図7は、本実施形態の機能素子内蔵基板の垂直断面図である。図7に示すように、補強層は、機能素子の支持体としての機能を有しても良い。つまり、補強層に凹部を形成し、該凹部に機能素子を配置する構成としてもよい。この際、凹部が上述の開口部となる。
図7に示す構成とする場合、補強層102の材料としては、基板の反りを抑制する観点及び製造プロセスの容易性の観点から、金属板を用いることが好ましい。
金属板の材料としては、特に制限されるものではないが、例えば、銅、銀、金、ニッケル、アルミニウムおよびパラジウムからなる群から選択される少なくとも1種を含む金属又はこれらを主成分とする合金を用いることができる。これらのうち、電気抵抗値及びコストの観点から、金属板の材料として銅を用いることが好ましい。また、金属板は、電磁シールドとしても機能するため、不要電磁放射を低減することが期待される。
また、補強層として金属板を用い、応力緩和ビアとして導体材料を用い、該応力緩和ビアを第1の配線層106のグランド配線と接続することにより、補強層をグランド層として機能させることができ、信号伝達を向上させることができる。
(実施形態5)
図8は、本実施形態の機能素子内蔵基板の垂直断面図である。図8に示すように、機能素子の電極端子面の反対の面側(裏面側)にも配線層を形成することができる。なお、機能素子の電極端子面の反対の面側に形成する配線層を裏面側配線層とも称す。裏面側配線層は1層に限定されるものではなく、2層以上としてもよい。機能素子の表面側(電極端子面側)及び裏面側(電極端子面と反対の面側)の両方向に配線層を設けることにより、配線設計の自由度を向上することができる。また、構造の対称性が向上するため、基板の反りをより低減することができる。
図8は図1に記載の構成において、機能素子の電極端子面と反対側の面側、つまり裏面側に第1の裏面側配線層111及び第2の裏面側配線層114を設けた形態である。裏面側配線層111は、補強層102内に設けられた層間ビア119を介して第1の表面側配線層106と電気的に接続されている。また、図8に示した構成において、応力緩和ビア104は導体材料を用いて構成することができ、応力緩和ビア104を用いて第1の裏面側配線層111と第1の表面側配線層106とを電気的に接続することができる。また、第1の裏面側配線層111は層間ビア119及び第1の表面側配線層106、又は応力緩和ビア104及び第1の表面側配線層106を介して機能素子の電極端子と電気的に接続している。
図9は、図8に示した構成の矢印X’における水平断面図である。図9に示すように、層間ビア119を補強層102に設けることができる。
(実施形態6)
図10は、本実施形態の機能素子内蔵基板の垂直断面図である。図10に示す構成では、補強層102に形成する層間ビア119の周囲に充填樹脂が配置されている。このような構成とすることにより、補強層102と開口部に配置される充填樹脂との間に生ずる応力を低減することができる。つまり、補強層中に充填樹脂を配置することにより、補強層と開口部に配置させる充填樹脂との熱膨張係数の差を実質的に小さくすることができ、応力を低減することができる。
また、本実施形態において、補強層102としては金属板を用いて構成することが好ましい。金属板を用いて補強層を構成することにより、基板の強度を向上することができる。また、充填樹脂は、熱膨張係数の差を低減する効果を奏すると同時に、層間ビアと補強層との絶縁性を維持する役割を果たすことができる。
図11は、図10の矢印X’’における水平断面図である。図10に示すように、層間ビアの周囲に充填樹脂を配置することができる。層間ビアの配置位置は、特に限定されるものではないが、例えば格子状又は千鳥状に配置することができる。格子状又は千鳥状に層間ビアを配置することで、補強層中に多くの層間ビア及びその周囲の充填樹脂を形成することができ、より有効に熱膨張係数の差を小さくすることができる。
(実施形態7)
次に、図1に記載の機能素子内蔵基板の作製方法例について、図12を参照して説明する。図12は、図1の実施形態の機能素子内蔵基板の製造工程を模式的に示した工程断面図である。以下の説明では機能素子として半導体素子を用いる。また、本発明は以下の製造方法に限定されるものではない。
まず、図12(a)に示すように、裏面絶縁層101の上に開口部を有する補強層102を形成する。
補強層としては、上述のように、金属材料や樹脂材料を用いることができる。
次に、図12(b)に示すように、半導体素子100を裏面絶縁層101の上であって補強層102の開口部内に配置する。
半導体素子100は電極端子(不図示)が上側になるように配置する。また、半導体素子100と裏面絶縁層101との間に接着剤(不図示)を介して搭載してもよい。接着剤としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などを用いることができる。
次に、図12(c)に示すように、充填樹脂103を少なくとも半導体素子と開口部側壁との間に充填する。図12においては、補強層102の上面まで配置されている。
充填樹脂103は、例えば、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などを用いても設けることができる。
次に、図12(d)に示すように、開口部内の充填樹脂103に貫通するように応力緩和ビア104を形成する。また、充填樹脂103に電極端子と接続する素子用ビア105も形成する。
応力緩和ビア104は、充填樹脂に開口を設け、該開口に導体材料や絶縁体材料を配置することにより形成することができる。応力緩和ビアとして導体材料を用いる場合、例えばめっき法を用いて開口内に配置することができる。必要に応じて、CMP法等で研磨処理を施しても良い。
応力緩和ビアの開口は、充填樹脂が感光性を有する場合はフォトリソグラフィ法により形成することができる。充填樹脂が非感光性の場合又はパターン解像度が低い場合、開口は、レーザ法、ドライエッチング法又はブラスト法により形成することができる。
次に、図12(e)に示すように、配線層106、配線絶縁層107を形成する。
次に、図12(f)に示すように、配線ビア108を形成する。
次に、図12(g)に示すように、外部接続用端子109及びソルダーレジスト110を形成する。
配線絶縁層の形成方法は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などを挙げることができる。
ビア開口は、材料が感光性を有する場合はフォトリソグラフィ法により形成することができる。材料が非感光性の場合又はパターン解像度が低い場合、ビア開口は、レーザ法、ドライエッチング法又はブラスト法により形成することができる。
また、素子用ビア又は配線ビアの形成方法としては、電解めっき、無電解めっき、印刷法、溶融金属吸引法等を用いることができる。
また、半導体素子の電極端子に接続する素子用ビアとしては、電極端子上に予め通電用の金属ポストを設けておき、充填樹脂103を形成した後、研磨等により充填樹脂の表面を削って金属ポストの表面を露出させてビアを形成する方法でも構わない。研削方法は、例えば、バフ研磨、CMP等が挙げられる。
配線層は、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により、例えばCu、Ni、Sn又はAu等の金属を用いて形成することができる。
サブトラクティブ法は、例えば特開平10−51105号公報に開示されている。サブトラクティブ法は、基板又は樹脂上に設けられた銅箔を所望のパターンに形成したレジストをエッチングマスクとし、エッチング後にレジストを除去することにより、所望の配線パターンを得る方法である。セミアディティブ法は、例えば特開平9−64493号公報に開示されている。セミアディティブ法は、給電層を形成した後、所望のパターンにレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去後に給電層をエッチングすることにより、所望の配線パターンを得る方法である。給電層は、例えば無電解めっき、スパッタ法、CVD法等で形成できる。フルアディティブ法は、例えば特開平6−334334号公報に開示されている。フルアディティブ法では、まず、基板又は樹脂の表面に無電解めっき触媒を吸着させた後にレジストでパターンを形成する。そして、このレジストを絶縁層として残したまま触媒を活性化して無電解めっき法により絶縁層の開口部に金属を析出させ、所望の配線パターンを得る。
外部接続用端子109は、信号配線やグランド配線を兼ねていてもよく、この場合は該信号配線やグランド配線の一部を露出するようにソルダーレジストをエッチングすることで外部接続用端子を形成できる。
(実施形態8)
図12に示す工程では、開口部内に配置した充填樹脂に応力緩和ビアを形成する製造方法例を示したが、図13に示すように、予め応力緩和ビア104を設けておいてから充填樹脂を配置することができる。
まず、図13(a)に示すように、裏面絶縁層101の上に応力緩和ビア104を形成する。
応力緩和ビア104は、例えば、セミアディティブ法やサブトラクティブ法を用いて形成することができる。応力緩和ビア104の配置位置は、後工程で配置する機能素子や補強層の開口部を考慮して設計する。
次に、図13(b)に示すように、半導体素子100及び補強層102を配置する。半導体素子100は電極端子(不図示)が上側になるように配置する。
次に、図13(c)に示すように、半導体素子100を被覆するように充填樹脂103を配置する。充填樹脂103は、応力緩和ビア104が露出するまで又は所定の高さになるまで研磨して平坦化する。
後工程は、図12(d)〜(g)と同様である。
(実施形態9)
また、機能素子の裏面側にも配線層を形成する方法例について図14を参照して説明する。図14は、図8に記載の機能素子内蔵基板の製造方法例を説明するための断面工程図である。
まず、図14(a)に示すように、支持板Aの上に開口部を有する補強層102を配置する。
次に、図14(b)に示すように、支持板Aの上であって開口部に機能素子100を配置し、機能素子を被覆するように充填樹脂103を開口部内に配置する。
次に、図14(c)に示すように、開口部内の充填樹脂103を貫通するように応力緩和ビア104を形成する。また、充填樹脂103に機能素子の電極端子と接続する素子用ビア105も形成する。また、補強層102に表面側及び裏面側に形成される配線層間を電気的に接続する層間ビア119を形成する。
次に、図14(d)に示すように、上述の方法と同様に、第1の表面側配線層106と、第1の表面側配線絶縁層107、第1の表面側配線ビア108、表面側外部接続用端子109、表面側ソルダーレジスト110を形成する。
次に、図14(e)に示すように、支持板Aを除去する。
次に、図14(f)に示すように、第1の裏面側配線層111、第1の裏面側配線絶縁層112、第1の裏面側配線ビア113、第2の裏面側配線層114、第2の裏面側配線絶縁層115、第2の裏面側配線ビア116、裏面側外部接続用端子117、裏面側ソルダーレジスト118を形成する。
(実施形態10)
また、補強層に形成した層間ビアの周囲に充填樹脂を配置する方法例について図15を参照して説明する。図15は、図10に記載の機能素子内蔵基板の製造方法例を説明するための断面工程図である。
まず、図15(a)に示すように、機能素子を配置するための開口部と、層間ビアを配置するための開口を有する補強層102を支持板Aの上に配置する。
補強層に金属材料が用いられる場合、これらの開口部及び開口の形成には、エッチングプロセス等が好適に用いることができる。また、層間ビア用の開口の形成方法としては、エッチングプロセスに加え、レーザ法やドリル法等も好適に用いることができる。
次に、機能素子100を開口部に配置した後、充填樹脂103を機能素子用の開口部及び層間ビア用の開口に配置する。充填樹脂は配置後必要に応じて硬化することができる。
層間ビア用の開口に配置された充填樹脂に対しては、レーザ法やドリル法を用いてビア開口を形成することができる。ビア開口の径は、補強層に設けていた層間ビア用の開口より小さくする。
以降の工程は、実施形態9に示した方法と同様である。また、応力緩和ビア104と層間ビア119に同じ導体材料を用いることにより、応力緩和ビアと層間ビアを同時に形成することができる。
100 機能素子(又は半導体素子)
101 裏面絶縁層
102 補強層
103 充填樹脂
104 応力緩和ビア
105 素子用ビア
106 第1の配線層(第1の表面側配線層)
107 第1の配線絶縁層(第1の表面側配線層)
108 第1の配線ビア(第1の表面側配線ビア)
109 外部接続用端子(表面側外部接続用端子)
110 ソルダーレジスト(表面側ソルダーレジスト)
111 第1の裏面側配線層
112 第1の裏面側配線絶縁層
113 第1の裏面側配線ビア
114 第2の裏面側配線層
115 第2の裏面側配線絶縁層
116 第2の裏面側配線ビア
117 裏面側外部接続用端子
118 裏面側ソルダーレジスト
119 層間ビア

Claims (16)

  1. 電極端子を有する機能素子と、
    該機能素子が配置され、かつ該機能素子の角部と対向する部分が湾曲形状となっている開口部を有する補強層と、
    前記開口部に配置される前記機能素子と前記補強層との間に配置される充填樹脂と、
    前記充填樹脂に形成される応力緩和ビアと、
    前記機能素子の前記電極端子が配置されている面側に該電極端子と電気的に接続される第1の配線層と、
    を有し、
    前記応力緩和ビアは絶縁体材料からなることを特徴とする機能素子内蔵基板。
  2. 前記応力緩和ビアは、前記充填樹脂よりも熱膨張係数が小さい材料からなる請求項1に記載の機能素子内蔵基板。
  3. 前記応力緩和ビアは、前記補強層の50〜150%の熱膨張係数を有する材料からなる請求項2に記載の機能素子内蔵基板。
  4. 前記充填樹脂の熱膨張係数は40〜200(ppm/K)であり、
    前記補強層の熱膨張係数は2〜25(ppm/K)である請求項3に記載の機能素子内蔵基板。
  5. 前記応力緩和ビアは前記充填樹脂を貫通するように形成されている請求項1乃至4のいずれかに記載の機能素子内蔵基板。
  6. 前記機能素子は矩形状である請求項1乃至5のいずれかに記載の機能素子内蔵基板。
  7. 前記開口部は角部が円弧形状となっている矩形状であり、
    該円弧形状の部分が前記機能素子の角部と対向する位置に配置されている請求項6に記載の機能素子内蔵基板。
  8. 前記応力緩和ビアは、少なくとも前記開口部の角部周辺に配置されている請求項7に記載の機能素子内蔵基板。
  9. 前記開口部は円形状又は楕円形状である請求項6に記載の機能素子内蔵基板。
  10. 前記応力緩和ビアは、少なくとも前記機能素子の側面に対向する位置に配置されている請求項9に記載の機能素子内蔵基板。
  11. 前記補強層、前記機能素子及び前記応力緩和ビアを通る水平面における全ての断面において、前記応力緩和ビアの断面積が前記充填樹脂の断面積に対して20%以上である請求項1乃至9のいずれかに記載の機能素子内蔵基板。
  12. 前記補強層は、金属材料若しくは樹脂材料又はこれらの複合体からなる請求項1乃至11のいずれかに記載の機能素子内蔵基板。
  13. さらに、前記機能素子の前記電極端子が形成されている面と反対側の面側に第2の配線層と、前記補強層を貫通し、前記第1の配線層と前記第2の配線層との電気的な接続を介する層間ビアと、を有する請求項1乃至12のいずれかに記載の機能素子内蔵基板
  14. さらに、前記補強層であって前記層間ビアの周囲にも前記充填樹脂が配置されている請求項13に記載の機能素子内蔵基板。
  15. 前記応力緩和ビア及び前記層間ビアは、格子状又は千鳥状に配置されている請求項13又は14に記載の機能素子内蔵基板。
  16. 前記機能素子は半導体素子である請求項1乃至15のいずれかに記載の機能素子内蔵基板。
JP2010160597A 2010-07-15 2010-07-15 機能素子内蔵基板 Expired - Fee Related JP5540960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010160597A JP5540960B2 (ja) 2010-07-15 2010-07-15 機能素子内蔵基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010160597A JP5540960B2 (ja) 2010-07-15 2010-07-15 機能素子内蔵基板

Publications (2)

Publication Number Publication Date
JP2012023237A JP2012023237A (ja) 2012-02-02
JP5540960B2 true JP5540960B2 (ja) 2014-07-02

Family

ID=45777243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010160597A Expired - Fee Related JP5540960B2 (ja) 2010-07-15 2010-07-15 機能素子内蔵基板

Country Status (1)

Country Link
JP (1) JP5540960B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012117872A1 (ja) * 2011-02-28 2014-07-07 株式会社村田製作所 部品内蔵樹脂基板
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
JP6171583B2 (ja) * 2013-05-31 2017-08-02 富士通株式会社 電子装置及びその製造方法
JP6798895B2 (ja) * 2017-01-25 2020-12-09 京セラ株式会社 配線基板
WO2019111874A1 (ja) 2017-12-05 2019-06-13 株式会社村田製作所 モジュール
JP7265443B2 (ja) * 2019-07-31 2023-04-26 日本航空電子工業株式会社 配線板組立体
CN114375097B (zh) * 2021-12-24 2023-08-22 江苏普诺威电子股份有限公司 传感器用封装基板的加工工艺
WO2024009554A1 (ja) * 2022-07-06 2024-01-11 株式会社村田製作所 基板及びモジュール

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4685978B2 (ja) * 2001-01-18 2011-05-18 日本特殊陶業株式会社 配線基板
JP3935090B2 (ja) * 2003-01-28 2007-06-20 京セラ株式会社 配線基板
JP2006253669A (ja) * 2005-02-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板
JP4954824B2 (ja) * 2007-08-02 2012-06-20 日本特殊陶業株式会社 部品内蔵配線基板、配線基板内蔵用コンデンサ
JP4551468B2 (ja) * 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板
JP5286072B2 (ja) * 2008-12-25 2013-09-11 日本特殊陶業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2012023237A (ja) 2012-02-02

Similar Documents

Publication Publication Date Title
JP5540960B2 (ja) 機能素子内蔵基板
JP5692217B2 (ja) 機能素子内蔵基板
US8929090B2 (en) Functional element built-in substrate and wiring substrate
WO2011122228A1 (ja) 半導体内蔵基板
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
US10028393B2 (en) Wiring substrate and semiconductor package
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
TWI487450B (zh) 佈線基板及其製造方法
JP5451719B2 (ja) 配線基板及び半導体パッケージ
JP5617846B2 (ja) 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板
US11430725B2 (en) Wiring board and method of manufacturing the same
JP2006261245A (ja) 配線基板の製造方法
JP5673673B2 (ja) 機能素子内蔵基板
JP6606331B2 (ja) 電子装置
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2007096198A (ja) 半導体装置及びその製造方法並びに電子装置
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP2011253879A (ja) 半導体素子及び半導体内蔵基板
JP5644107B2 (ja) 半導体装置
JP2009267149A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP7539820B2 (ja) 配線基板及び半導体装置
CN112951793A (zh) 层叠基板结构及包括该层叠基板结构的电子装置
JP2007088142A (ja) 半導体装置及びその製造方法並びに電子装置
CN112954892A (zh) 层叠基板结构及包括该层叠基板结构的电子装置
JP2016225473A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R150 Certificate of patent or registration of utility model

Ref document number: 5540960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees