JP5540960B2 - 機能素子内蔵基板 - Google Patents
機能素子内蔵基板 Download PDFInfo
- Publication number
- JP5540960B2 JP5540960B2 JP2010160597A JP2010160597A JP5540960B2 JP 5540960 B2 JP5540960 B2 JP 5540960B2 JP 2010160597 A JP2010160597 A JP 2010160597A JP 2010160597 A JP2010160597 A JP 2010160597A JP 5540960 B2 JP5540960 B2 JP 5540960B2
- Authority
- JP
- Japan
- Prior art keywords
- functional element
- stress relaxation
- opening
- reinforcing layer
- substrate according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
電極端子を有する機能素子と、
該機能素子が配置され、かつ該機能素子の角部と対向する部分が湾曲形状となっている開口部を有する補強層と、
前記開口部に配置される前記機能素子と前記補強層との間に配置される充填樹脂と、
前記充填樹脂に形成される応力緩和ビアと、
前記機能素子の前記電極端子が配置されている面側に該電極端子と電気的に接続される第1の配線層と、
を有することを特徴とする機能素子内蔵基板である。
図2は、本実施形態の構成例を示し、図1の矢印Xにおける水平断面図である。図2において、角部が円弧形状を有する矩形状を有する開口部に機能素子100が配置されている。また、開口部の円弧形状の角部は機能素子100の角部と対向している。また、開口部に配置された充填樹脂103には、応力緩和ビア104が形成されている。応力緩和ビア104は、開口部の角部周辺と機能素子の側面に対向する位置とに形成されている。
図4は、本実施形態の構成例を示し、図1の矢印Xにおける水平断面図である。実施形態1に示した構成と比べると、開口部の角部の円弧形状のRが大きく形成されている。また、応力緩和ビアは、機能素子の側面に対向する位置に形成されており、開口部(機能素子)の角部周辺には形成されていない。本実施形態では、実施形態1に示す構成に比べて、円弧形状のRを大きくした分、より有効に角部に集中する応力を低減することができる。また、機能素子の角部から開口部の円弧形状までの最短距離を実施形態1と同じにしたまま円弧形状のRを大きくすると、機能素子側面と開口部側壁との距離dが大きくなってしまう。しかし、本実施形態では開口部の角部周辺に応力緩和ビアを形成していないため、機能素子の角部から開口部の円弧形状までの最短距離を小さくすることができ、dを大きくせずに円弧形状のRを大きくすることができる。
図5又は6は、本実施形態の構成例を示し、図1の矢印Xにおける水平断面図である。図5又は6に示すように、開口部は円形状又は楕円形状とすることができる。その際、開口部を円形状又は楕円形状とすることにより、機能素子の側面から開口部側壁までの領域が広くなってしまう。したがって、開口部を円形状や楕円形状とすると、応力の局所的な集中をより効果的に緩和することができる一方で、補強層に比べて熱膨張係数が大きい材料で構成される充填樹脂の配置領域が広くなり、基板の強度が低下する場合がある。そこで、本実施形態では、開口部を円形状や楕円形状とすることで広くなる充填樹脂の配置領域に応力緩和ビアを形成することで、基板強度を向上することができる。つまり、本発明における応力緩和ビアの材料は充填樹脂よりも熱膨張係数が小さく、充填樹脂に応力緩和ビアを配置することにより、応力の発生を抑制する効果と同時に、基板を補強する効果も奏することになる。したがって、本実施形態では、基板強度を維持しつつ、応力の局所的な集中をより効果的に緩和することができる形態であり、反りやクラックの発生を有効に抑制することができる。
図7は、本実施形態の機能素子内蔵基板の垂直断面図である。図7に示すように、補強層は、機能素子の支持体としての機能を有しても良い。つまり、補強層に凹部を形成し、該凹部に機能素子を配置する構成としてもよい。この際、凹部が上述の開口部となる。
図8は、本実施形態の機能素子内蔵基板の垂直断面図である。図8に示すように、機能素子の電極端子面の反対の面側(裏面側)にも配線層を形成することができる。なお、機能素子の電極端子面の反対の面側に形成する配線層を裏面側配線層とも称す。裏面側配線層は1層に限定されるものではなく、2層以上としてもよい。機能素子の表面側(電極端子面側)及び裏面側(電極端子面と反対の面側)の両方向に配線層を設けることにより、配線設計の自由度を向上することができる。また、構造の対称性が向上するため、基板の反りをより低減することができる。
図10は、本実施形態の機能素子内蔵基板の垂直断面図である。図10に示す構成では、補強層102に形成する層間ビア119の周囲に充填樹脂が配置されている。このような構成とすることにより、補強層102と開口部に配置される充填樹脂との間に生ずる応力を低減することができる。つまり、補強層中に充填樹脂を配置することにより、補強層と開口部に配置させる充填樹脂との熱膨張係数の差を実質的に小さくすることができ、応力を低減することができる。
次に、図1に記載の機能素子内蔵基板の作製方法例について、図12を参照して説明する。図12は、図1の実施形態の機能素子内蔵基板の製造工程を模式的に示した工程断面図である。以下の説明では機能素子として半導体素子を用いる。また、本発明は以下の製造方法に限定されるものではない。
図12に示す工程では、開口部内に配置した充填樹脂に応力緩和ビアを形成する製造方法例を示したが、図13に示すように、予め応力緩和ビア104を設けておいてから充填樹脂を配置することができる。
また、機能素子の裏面側にも配線層を形成する方法例について図14を参照して説明する。図14は、図8に記載の機能素子内蔵基板の製造方法例を説明するための断面工程図である。
また、補強層に形成した層間ビアの周囲に充填樹脂を配置する方法例について図15を参照して説明する。図15は、図10に記載の機能素子内蔵基板の製造方法例を説明するための断面工程図である。
101 裏面絶縁層
102 補強層
103 充填樹脂
104 応力緩和ビア
105 素子用ビア
106 第1の配線層(第1の表面側配線層)
107 第1の配線絶縁層(第1の表面側配線層)
108 第1の配線ビア(第1の表面側配線ビア)
109 外部接続用端子(表面側外部接続用端子)
110 ソルダーレジスト(表面側ソルダーレジスト)
111 第1の裏面側配線層
112 第1の裏面側配線絶縁層
113 第1の裏面側配線ビア
114 第2の裏面側配線層
115 第2の裏面側配線絶縁層
116 第2の裏面側配線ビア
117 裏面側外部接続用端子
118 裏面側ソルダーレジスト
119 層間ビア
Claims (16)
- 電極端子を有する機能素子と、
該機能素子が配置され、かつ該機能素子の角部と対向する部分が湾曲形状となっている開口部を有する補強層と、
前記開口部に配置される前記機能素子と前記補強層との間に配置される充填樹脂と、
前記充填樹脂に形成される応力緩和ビアと、
前記機能素子の前記電極端子が配置されている面側に該電極端子と電気的に接続される第1の配線層と、
を有し、
前記応力緩和ビアは絶縁体材料からなることを特徴とする機能素子内蔵基板。 - 前記応力緩和ビアは、前記充填樹脂よりも熱膨張係数が小さい材料からなる請求項1に記載の機能素子内蔵基板。
- 前記応力緩和ビアは、前記補強層の50〜150%の熱膨張係数を有する材料からなる請求項2に記載の機能素子内蔵基板。
- 前記充填樹脂の熱膨張係数は40〜200(ppm/K)であり、
前記補強層の熱膨張係数は2〜25(ppm/K)である請求項3に記載の機能素子内蔵基板。 - 前記応力緩和ビアは前記充填樹脂を貫通するように形成されている請求項1乃至4のいずれかに記載の機能素子内蔵基板。
- 前記機能素子は矩形状である請求項1乃至5のいずれかに記載の機能素子内蔵基板。
- 前記開口部は角部が円弧形状となっている矩形状であり、
該円弧形状の部分が前記機能素子の角部と対向する位置に配置されている請求項6に記載の機能素子内蔵基板。 - 前記応力緩和ビアは、少なくとも前記開口部の角部周辺に配置されている請求項7に記載の機能素子内蔵基板。
- 前記開口部は円形状又は楕円形状である請求項6に記載の機能素子内蔵基板。
- 前記応力緩和ビアは、少なくとも前記機能素子の側面に対向する位置に配置されている請求項9に記載の機能素子内蔵基板。
- 前記補強層、前記機能素子及び前記応力緩和ビアを通る水平面における全ての断面において、前記応力緩和ビアの断面積が前記充填樹脂の断面積に対して20%以上である請求項1乃至9のいずれかに記載の機能素子内蔵基板。
- 前記補強層は、金属材料若しくは樹脂材料又はこれらの複合体からなる請求項1乃至11のいずれかに記載の機能素子内蔵基板。
- さらに、前記機能素子の前記電極端子が形成されている面と反対側の面側に第2の配線層と、前記補強層を貫通し、前記第1の配線層と前記第2の配線層との電気的な接続を介する層間ビアと、を有する請求項1乃至12のいずれかに記載の機能素子内蔵基板。
- さらに、前記補強層であって前記層間ビアの周囲にも前記充填樹脂が配置されている請求項13に記載の機能素子内蔵基板。
- 前記応力緩和ビア及び前記層間ビアは、格子状又は千鳥状に配置されている請求項13又は14に記載の機能素子内蔵基板。
- 前記機能素子は半導体素子である請求項1乃至15のいずれかに記載の機能素子内蔵基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010160597A JP5540960B2 (ja) | 2010-07-15 | 2010-07-15 | 機能素子内蔵基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010160597A JP5540960B2 (ja) | 2010-07-15 | 2010-07-15 | 機能素子内蔵基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012023237A JP2012023237A (ja) | 2012-02-02 |
JP5540960B2 true JP5540960B2 (ja) | 2014-07-02 |
Family
ID=45777243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010160597A Expired - Fee Related JP5540960B2 (ja) | 2010-07-15 | 2010-07-15 | 機能素子内蔵基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5540960B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2012117872A1 (ja) * | 2011-02-28 | 2014-07-07 | 株式会社村田製作所 | 部品内蔵樹脂基板 |
US9171794B2 (en) | 2012-10-09 | 2015-10-27 | Mc10, Inc. | Embedding thin chips in polymer |
JP6171583B2 (ja) * | 2013-05-31 | 2017-08-02 | 富士通株式会社 | 電子装置及びその製造方法 |
JP6798895B2 (ja) * | 2017-01-25 | 2020-12-09 | 京セラ株式会社 | 配線基板 |
WO2019111874A1 (ja) | 2017-12-05 | 2019-06-13 | 株式会社村田製作所 | モジュール |
JP7265443B2 (ja) * | 2019-07-31 | 2023-04-26 | 日本航空電子工業株式会社 | 配線板組立体 |
CN114375097B (zh) * | 2021-12-24 | 2023-08-22 | 江苏普诺威电子股份有限公司 | 传感器用封装基板的加工工艺 |
WO2024009554A1 (ja) * | 2022-07-06 | 2024-01-11 | 株式会社村田製作所 | 基板及びモジュール |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4685978B2 (ja) * | 2001-01-18 | 2011-05-18 | 日本特殊陶業株式会社 | 配線基板 |
JP3935090B2 (ja) * | 2003-01-28 | 2007-06-20 | 京セラ株式会社 | 配線基板 |
JP2006253669A (ja) * | 2005-02-09 | 2006-09-21 | Ngk Spark Plug Co Ltd | 配線基板 |
JP4954824B2 (ja) * | 2007-08-02 | 2012-06-20 | 日本特殊陶業株式会社 | 部品内蔵配線基板、配線基板内蔵用コンデンサ |
JP4551468B2 (ja) * | 2007-09-05 | 2010-09-29 | 太陽誘電株式会社 | 電子部品内蔵型多層基板 |
JP5286072B2 (ja) * | 2008-12-25 | 2013-09-11 | 日本特殊陶業株式会社 | 配線基板及びその製造方法 |
-
2010
- 2010-07-15 JP JP2010160597A patent/JP5540960B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012023237A (ja) | 2012-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5540960B2 (ja) | 機能素子内蔵基板 | |
JP5692217B2 (ja) | 機能素子内蔵基板 | |
US8929090B2 (en) | Functional element built-in substrate and wiring substrate | |
WO2011122228A1 (ja) | 半導体内蔵基板 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
US10028393B2 (en) | Wiring substrate and semiconductor package | |
JP5258045B2 (ja) | 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法 | |
TWI487450B (zh) | 佈線基板及其製造方法 | |
JP5451719B2 (ja) | 配線基板及び半導体パッケージ | |
JP5617846B2 (ja) | 機能素子内蔵基板、機能素子内蔵基板の製造方法、及び、配線基板 | |
US11430725B2 (en) | Wiring board and method of manufacturing the same | |
JP2006261245A (ja) | 配線基板の製造方法 | |
JP5673673B2 (ja) | 機能素子内蔵基板 | |
JP6606331B2 (ja) | 電子装置 | |
JP2001177010A (ja) | 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法 | |
JP2007096198A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP4890959B2 (ja) | 配線基板及びその製造方法並びに半導体パッケージ | |
JP2011253879A (ja) | 半導体素子及び半導体内蔵基板 | |
JP5644107B2 (ja) | 半導体装置 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP7539820B2 (ja) | 配線基板及び半導体装置 | |
CN112951793A (zh) | 层叠基板结构及包括该层叠基板结构的电子装置 | |
JP2007088142A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
CN112954892A (zh) | 层叠基板结构及包括该层叠基板结构的电子装置 | |
JP2016225473A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5540960 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |