JP5673673B2 - 機能素子内蔵基板 - Google Patents

機能素子内蔵基板 Download PDF

Info

Publication number
JP5673673B2
JP5673673B2 JP2012509326A JP2012509326A JP5673673B2 JP 5673673 B2 JP5673673 B2 JP 5673673B2 JP 2012509326 A JP2012509326 A JP 2012509326A JP 2012509326 A JP2012509326 A JP 2012509326A JP 5673673 B2 JP5673673 B2 JP 5673673B2
Authority
JP
Japan
Prior art keywords
layer
wiring
ground
functional element
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012509326A
Other languages
English (en)
Other versions
JPWO2011125354A1 (ja
Inventor
大輔 大島
大輔 大島
森　健太郎
健太郎 森
中島　嘉樹
嘉樹 中島
菊池　克
克 菊池
山道　新太郎
新太郎 山道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012509326A priority Critical patent/JP5673673B2/ja
Publication of JPWO2011125354A1 publication Critical patent/JPWO2011125354A1/ja
Application granted granted Critical
Publication of JP5673673B2 publication Critical patent/JP5673673B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、１個以上の半導体チップ等の機能素子を内蔵する機能素子内蔵基板、及び該機能素子内蔵基板を含む電子機器に関する。
情報処理能力の向上の要求が高まり、半導体素子の動作速度の高速化やスイッチング数の増加が進むにつれ、信号配線には、特性インピーダンスの整合や信号配線間におけるクロストークノイズの低減等の電気特性の向上が求められてきた。そこで、このような要求に対応するため、特許文献１では、信号配線の配線構造をストリップ線路構造とし、信号配線の上下に絶縁層を介して広面積のグランド層を形成している。
また、従来の配線回路基板は、同一の層上にある信号配線が近接することでお互いの信号配線間にクロストークノイズが発生し、回路の駆動素子に動作不良を発生させることがある。また、これは動作周波数が高い回路（例えば１００ＭＨｚ以上）になる程、顕著に現れている。同一の層上にある信号配線間のクロストークノイズを防止するため、従来は信号配線の間にグランド層を配置するなどの手段を用いてきた。
一方、半導体装置等の電子機器のさらなる高集積化及び高機能化を目的として、半導体素子等の機能素子を内蔵するパッケージ技術、いわゆる機能素子内蔵技術が提案されている。機能素子内蔵基板は、基板内に機能素子を内蔵することにより、当該機能素子の実装面積を抑えることができる。この技術は、半導体装置のさらなる高集積化及び高機能化を実現し、パッケージの薄型化、低コスト化、高周波対応、低ストレス接続等を実現する高密度実装技術として期待されている。
例えば、特許文献２では、支持体となる金属板１００１の上に半導体チップ１００２を回路面を上側にして接着剤１００３を介して配置し、該半導体チップを絶縁層１００４内に埋め込み、該絶縁層の上に配線層１００５を積層した半導体素子内蔵基板が開示されている（図２０参照）。この特許文献２によれば、金属板１００１を半導体チップ１００２の支持体として用いることにより、半導体チップの反りを低減でき、また放熱特性の優れた半導体素子内蔵基板を提供することができる。
特開２００８−２６３２３９号公報 特許第３２７７９９７号明細書
上述のように、機能素子内蔵基板は高集積化及び高機能化の観点から有利であり、特許文献２に記載のような、金属からなる支持板上に半導体チップ等の機能素子を配置し内蔵する技術は、機能素子及び基板自体の反りや放熱特性の観点からも優れている。
また、電子機器の高機能化に伴い、高クロック周波数化が進んでおり、基板回路の特性インピーダンス整合が益々重要になってきている。
そこで、本発明は、金属板上に機能素子を有する機能素子内蔵基板において、信号配線間のクロストークノイズを低減させ、さらなる特性インピーダンスの整合を図ることができる機能素子内蔵基板を提供することを目的とする。
そこで、第一の本発明は、
凹部を有し、グランドとなる金属板と、
前記凹部に配置され、電極端子を有する機能素子と、
前記機能素子を被覆し、前記金属板に接して配置される第１の絶縁層と、
該第１の絶縁層を間にして前記金属板と対向する第１の信号配線を含む第１の配線層と、
該第１の配線層を被覆する第２の絶縁層と、
該第２の絶縁層を間にして前記第１の配線層と対向するグランドプレーンからなるグランド層と、
を含むことを特徴とする機能素子内蔵基板である。
また、第二の本発明は、
電極端子を有する機能素子と、
該機能素子を支持し、グランドとなる金属板と、
前記機能素子を被覆し、前記金属板に接して配置される第１の絶縁層と、
該第１の絶縁層を間にして前記金属板と対向する第１の信号配線を含む第１の配線層と、
該第１の配線層を被覆する第２の絶縁層と、
該第２の絶縁層を間にして前記第１の配線層と対向するグランドプレーンからなるグランド層と、
を含み、
前記金属板と前記第１の信号配線との最短距離をｄ１、前記第１の信号配線と前記グランド層との距離をｄ２、前記第１の絶縁層の誘電率をε１、前記第２の絶縁層の誘電率をε２とした場合、ε１／ｄ１はε２／ｄ２以上であることを特徴とする機能素子内蔵基板である。
本発明により、金属板上に機能素子を有する機能素子内蔵基板であって、信号配線間のクロストークノイズを低減させ、特性インピーダンスの整合を図ることができる機能素子内蔵基板を提供することができる。
第一発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第一発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第一発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第一発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第二発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第二発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第二発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第二発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第二発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第二発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第二発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 第二発明の実施形態に係る機能素子内蔵基板の構成例を示す概略断面図である。 図１に示す第一発明の機能素子内蔵基板の製造工程を説明するための断面工程図である。 図５に示す第二発明の機能素子内蔵基板の製造工程を説明するための断面工程図である。 図１に示す機能素子内蔵基板において矢印Ａにおける水平断面の模式図である。 図１に示す機能素子内蔵基板において矢印Ｂにおける水平断面の模式図である。 図１に示す機能素子内蔵基板において矢印Ｃにおける水平断面の模式図である。 図１に示す機能素子内蔵基板において矢印Ｄにおける水平断面の模式図である。 図４に示す機能素子内蔵基板において矢印Ｅにおける水平断面の模式図である。 従来の機能素子内蔵基板の構成例を示す概略断面図である。
本発明について以下に説明する。
（実施形態１）
本発明の第一発明について、以下に実施形態を示して説明する。
図１に本実施形態の機能素子内蔵基板の構成例を示す。図１は、本実施形態の機能素子内蔵基板の構造を模式的に示した断面概略図である。
図１において、グランド及び支持体として機能する金属板１には凹部が設けられており、該凹部に接着剤３を介して半導体チップ等の機能素子２が配置されている。機能素子２は、回路面側（図１の上側）の面に複数の電極端子（不図示）を有しており、該回路面を上にして金属板１上に配置されている。金属板１は、機能素子２を支持するものであり、機能素子２の裏面側（図１の下側）の面と接着層３を介して接合されている。機能素子２は第１の絶縁層４によって被覆され、金属板１の凹部と第１の絶縁層４中に内蔵されている。第１の絶縁層４の上には第１の信号配線７を有する第１の配線層が設けられ、第１の信号配線７と機能素子２を電気的に接続する素子用ビア６が第１の絶縁層４中に設けられている。
第１の配線層は、第１の信号配線７を主に含む配線層である。第１の信号配線は、機能素子の電極端子と接する素子用ビア上に設けられ、機能素子への入出力用信号を担う役割を有し、面方向に展開している。したがって、第１の信号配線７は第１の絶縁層４を間にして金属板１と対向する。また、第１の配線層は、第１の信号配線の他に、電源配線を含むことができる。
第１の配線層は第２の絶縁層８に被覆され、第２の絶縁層８上にはベタ構造のグランド配線であるグランドプレーンからなるグランド層１０と、第２の信号配線１１を含む第２の配線層とが設けられている。グランド層１０は、第２の配線層が設けられる領域以外は第２の絶縁層８の上にほぼ全面に亘って設けられている。また、第２の絶縁層８中には第２層ビア９が設けられており、図１において、第２層ビア９は第２層信号用ビア９ａと第２層グランド用ビア９ｂを含む。第２層信号用ビア９ａは、第２の信号配線１１と第１の信号配線７を電気的に接続するビアである。また、本発明において金属板１はグランドとしても機能する。図１において、第１の絶縁層４中には、グランド用ビアとしての第１層ビア５が設けられており、グランド層１０と金属板１は、少なくとも第１層ビア５と第２層グランド用ビア９ｂとを介して電気的に接続され、同電位のグランドを構成している。
本発明において、グランドとなる金属板１とグランド層１０との間に第１の信号配線７を配置する構成とする。また、本発明では、金属板１に凹部を設け、該凹部に機能素子２を配置する構成とする。金属板１に凹部を設け、機能素子を配置する構成とすることで、凹部の深さによって金属板１と第１の信号配線７との距離を調整することができる。したがって、グランドとした金属板１と第１の信号配線７との間の静電容量を調整することができ、第１の信号配線７の特性インピーダンス整合を図ることができる。つまり、従来では配線基板中のグランド層を設けて特性インピーダンス整合を図っていたが、本発明では金属板に凹部を設けてグランドとすることにより、金属板を有効に利用して第１の信号配線の特性インピーダンス整合を図ることができる。また、第１の信号配線の特性インピーダンスの整合性を保ったまま、基板中に設けるグランド層の面積を低減することができる。さらに、本発明では、グランドとなる金属板１と第１の信号配線７とグランド層１０とでストリップ線路構造を構成するように凹部の深さを調整することにより、さらなる特性インピーダンス整合を図ることができる。例えば、凹部の深さを調整することにより、特性インピーダンスを約５０Ωに整合させることができる。
本発明において、凹部の形状により、第１の信号配線７と金属板１との距離を制御することができる。例えば、図２に示すように、図１に比べて凹部を深く形成することにより第１の絶縁層２４の厚さ、つまり第１の信号配線７と金属板１との距離を図１に比べて小さくすることができる。また、図２において、第２の絶縁層２８の厚さを調整して形成することにより、グランド層１０と第１の信号配線７との距離と第１の信号配線７と金属板１との距離とを同程度とすることができ、ストリップ線路構造を形成し易くなる。したがって、本発明は、金属板１と第１の信号配線７との距離を調整できるため、機能素子が厚い場合に特に有効である。なお、金属板１と第１の信号配線７との距離は、図１において、凹部以外の領域の金属板平面部分と第１の信号配線７との最短距離のことを言う。また、第１の信号配線７とグランド層１０との距離は、第１の信号配線７の上面とグランド層１０の下面との最短距離を言う。
図１において、グランド層１０は、第２の信号配線１１を囲むように配置され、第２の絶縁層８上のほぼ全面に広がった平板状となっている。第２の配線層の第２の信号配線１１は、上下に配置されるビアを接続するランドが主であるが、とくにこれに制限されるものではなく、配線線路部を有していてもよい。とくに、本発明では、金属板１がグランドとして機能することにより第１の信号配線７の特性インピーダンス整合を金属板を用いて有効に図ることができるため、グランド層１０の配置領域を低減することができ、その分配線線路部を有する第２の信号配線１１を設けることができる。
また、図１において、グランド層１０と第２の信号配線１１を含む第２の配線層とを被覆するように第３の絶縁層１２が設けられている。第３の絶縁層１２の上にはソルダーレジスト１４が設けられている。ソルダーレジスト１４には外部基板等との接続に用いられる外部接続用端子１５が設けられている。また、第３の絶縁層１２中には第３層ビア１３が設けられており、第３層ビア１３は第３層信号用ビア１３ａと第３層グランド用ビア１３ｂを含む。第３層信号ビア１３ａは第２の信号配線１１と接し、第３層グランド用ビアはグランド層１０と接している。また、外部接続用端子１５は、信号用端子１５ａとグランド用端子１５ｂを含む。信号用端子１５ａは第３層信号用ビア１３ａと接し、グランド用端子１５ｂは第３層グランド用ビア１３ｂと接する。外部接続用端子は例えばＢＧＡボールが配置され、外部基板と接続される。
また、図１においては、外部接続用端子１５は、信号配線やグランド配線がソルダーレジスト１４に開口する構成であってもよい。つまり、第３の絶縁層１２の上にグランド配線や第３の信号配線を有する第３の配線層を設け、該グランド配線及び第３の信号配線の上にそれらの一部が開口するようにソルダーレジスト１４を形成することができる。また、外部接続用端子は、例えば半田が流れないように表面を保護することができる。
機能素子としては、半導体チップ等の能動部品やコンデンサ等の受動部品が挙げられる。半導体チップとしては、例えばトランジスタ、ＩＣ又はＬＳＩ等が挙げられる。半導体チップとして、特に制限されるものではないが、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）を選択することができる。
ここで、機能素子の厚さとしては、半導体チップの場合、例えば５０〜１００μｍである。チップ型の受動部品の場合、例えば２００〜４００μｍである。また、薄膜形状の受動部品の場合、例えば１００〜２００μｍである。
機能素子は、機能素子内蔵基板内に１又は２以上設けられる。機能素子が複数設けられる場合は、１つの凹部に１つの機能素子を内蔵することが好ましいが、特にこれに制限されるものではなく、１つの凹部に複数の機能素子を並べて内蔵しても構わない。
配線層やグランド層、ビアに用いられる導体としては、特に制限されるものではないが、例えば、銅、銀、金、ニッケル、アルミニウムおよびパラジウムからなる群から選択される少なくとも１種を含む金属又はこれらを主成分とする合金を用いることができる。これらのうち、電気抵抗値及びコストの観点から、導体としてＣｕが好ましく用いられる。
また、ビアの材料としては、導電性を有するものであれば特に限定されないが、上述以外にも、例えば、ハンダ材料や、熱硬化性樹脂と銅や銀等の導電性金属粉とを含む導電性樹脂ペーストを用いることができる。導電性樹脂ペーストとしては、導電性粒子としてナノ粒子を含むペースト材料であることが好ましい。また、導電性樹脂ペーストとしては、樹脂成分が揮発する材料や、加熱して焼結体に近づける際に樹脂成分が昇華する材料であることがより好ましい。ビアは、更に好ましくは、安定して剛性のある蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、無電解めっき法、電解めっき法などで設けられる。製造方法の例としては、蒸着法、スパッタ法、ＣＶＤ法、ＡＬＤ法、無電解めっき法などで給電層を設けた後に電解めっき法や無電解めっき法により所望の膜厚とする方法が挙げられる。また、ビア開口径は、ビア膜厚の１倍程度が好適だが、この限りではない。ビア径に対するビア高さのアスペクト比は０．３以上３以下とすることが好ましく、０．５以上１．５以下とすることがより好ましく、１前後であることがさらに好ましい。
第１の信号配線の厚さは、例えば３〜４０μｍである。また、信号配線の特性インピーダンスを５０Ωに整合させ易いという観点から、１５〜２０μｍとすることが好ましい。また、第１の信号配線の配線線路部の幅は、第１及び第２の絶縁層の比誘電率を考慮して、適宣設定することが望ましい。また、第１の信号配線の配線線路部の幅は、特性インピーダンス整合の観点から、第１の配線層全体にわたって略同一幅であることが好ましい。また、第１の配線層のライン幅・スペース幅は、配線厚みと同等程度以上が望ましいが、この限りではない。
金属板の材料としては、特に制限されるものではないが、例えば、銅、銀、金、ニッケル、アルミニウムおよびパラジウムからなる群から選択される少なくとも１種を含む金属又はこれらを主成分とする合金を用いることができる。これらのうち、電気抵抗値及びコストの観点から、金属板の材料として銅を用いることが好ましい。
また、金属板は、電磁シールドとしても機能するため、不要電磁放射を低減することが期待される。
また、金属板１上に金属層からなるビアランドが設けられても構わない。その場合、第１の絶縁層４に設けられる第１層ビア５と金属板１との密着力を向上させることができる。
さらに、金属板１の凹部が設けられた面の反対面は平面であることから、この面にヒートシンクや他の部品を設けてもよい。
絶縁層の材料は、絶縁性を有する樹脂であり、通常の配線基板に用いられる絶縁体と同様のものを用いることができる。絶縁層の材料としては、例えば、有機材料を用いることができ、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、又はポリノルボルネン樹脂等を挙げることができる。また、その他にも、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（Ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）等を挙げることができる。これらの中でもポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性に優れているため、高い信頼性を得ることができる。絶縁層の材料は、感光性、非感光性のいずれであっても構わない。また、絶縁層はガラスクロスまたはアラミド不織布を含有してもよい。
絶縁層は、層によって異なる絶縁材料であってもよいし、同じ絶縁材料であってもよい。
また、図１又は２では、３つの絶縁層と最外層のソルダーレジストを有する構成を示したが、とくにこれに限るものではなく、図や実施形態に示される層数に限定されるものではない。
また、図３に示すように、グランド層７０及び第１の信号配線７１を含む第２の配線層の上層にさらに１又は２以上の配線層を設けることができる。つまり、グランド層の外側にさらに別の配線層を設けることができる。例えば、図３（ａ）に示すように、第３の信号配線７２を含む第３の配線層、第４の信号配線７３を含む第４の配線層を設け、外部接続用端子７４を設けることができる。また、配線層は上下層に設けたグランド層で挟まれる構成とすることができる。例えば図３（ｂ）に示すように、第３の信号配線７２を含む第３の配線層をグランド層７０と７０’で挟むようにすることもできる。つまり、第２の信号配線７１及び第１のグランド層７０を被覆するように第３の絶縁層７５を形成し、該第３の絶縁層７５の上に第３の信号配線７２を含む第３の配線層を形成する。この第３の配線層を被覆するように第４の絶縁層７６を形成し、この第４の絶縁層７６の上に第２のグランド層７０’と第４の信号配線７３を含む第４の配線層を形成する。第２のグランド層７０’は第４の配線層が形成される領域以外の部分の第４の絶縁層７６上にほぼ全面に亘って形成される。
また、図１又は２では、素子用ビア６を用いて第１の信号配線７と機能素子の電極端子とを電気的に接続しているが、特にこれに限定されるものではなく、素子用ビアの代わりに電極端子上に設けたポスト電極を用いることもできる。
また、外部接続用端子とソルダーレジストは略平面に形成することができるが、図１では外部接続用端子１５がソルダーレジスト１４よりも窪んで形成されている。外部接続用端子１５がソルダーレジスト１４の表面よりも窪んでいる場合、この面に半田ボール等を形成する際に有利である。また、外部接続用端子１５がソルダーレジスト１４よりも突出していても構わない。
外部接続用端子は、例えば、金、銀、銅、錫及び半田材料からなる群から選ばれる少なくとも１種の金属又は合金で形成することができる。外部接続用端子は、例えば厚み３μｍのニッケルおよび０．５μｍの金を順に積層することができる。外部接続用端子において、そのピッチは例えば５０〜１０００μｍであり、より好ましくは５０〜５００μｍである。
また、図４に、薄型化の観点から特に好ましい本実施形態を示す。
図４において、グランド及び支持体として機能する金属板３１には凹部が設けられており、該凹部に接着剤３３を介して半導体チップ等の機能素子３２が配置されている。機能素子２は、回路面側（図４の上側）の面に複数の電極端子（不図示）を有しており、該回路面を上にして金属板３１上に配置されている。金属板３１は、機能素子３２を支持するものであり、機能素子３２の裏面側（図４の下側）の面と接着層３３を介して接合されている。機能素子３２は第１の絶縁層３４によって被覆され、金属板３１の凹部と第１の絶縁層３４中に内蔵されている。第１の絶縁層３４の上には第１の信号配線３７を含む第１の配線層が設けられ、第１の信号配線３７と機能素子３２を電気的に接続する素子用ビア３６が第１の絶縁層３４中に設けられている。第１の信号配線３７は、機能素子への入出力用信号を担う役割を有し、第１の絶縁層３４上で面方向に展開している。
第１の配線層は第２の絶縁層３８に被覆され、第２の絶縁層３８上にはベタ構造のグランド配線であるグランドプレーンからなるグランド層４０と、第２の信号配線４１を含む第２の配線層が設けられている。グランド層４０は、第２の配線層が設けられる領域以外は第２の絶縁層３８の上にほぼ全面に亘って設けられている。また、第２の絶縁層３８中には第２層ビア３９が設けられており、図４において、第２層ビア３９は第２層信号用ビア３９ａと第２層グランド用ビア３９ｂを含む。第２層信号用ビア３９ａは、第２の信号配線４１と第１の信号配線３７を電気的に接続するビアである。また、本発明において金属板３１はグランドとしても機能する。図４において、第１の絶縁層３４中には、グランド用ビアとしての第１層ビア３５が設けられており、グランド層４０と金属板３１は、少なくとも第１層ビア３５と第２層グランド用ビア３９ｂとを介して電気的に接続され、同電位のグランドを構成している。
また、グランド層４０と第２の信号配線４１を被覆するように第３の絶縁層４２が設けられている。第３の絶縁層４２は例えばソルダーレジストである。また、図４においては、外部接続用端子は、第２の配線層及びグランド層４０の一部が第３の絶縁層４２に開口することにより構成されている。例えば、第２の配線層及びグランド層４０の上に第３の絶縁層４２を配置し、第２の配線層及びグランド層４０の一部が露出するように第３の絶縁層４２をエッチングすることにより、外部接続用端子を形成することができる。図４において、４０’はグランド層４０の一部が第３の絶縁層４２に開口した部分を表し、グランド用端子を構成する。４１’は第２の配線層の一部が第３の絶縁層４２に開口した部分を表し、信号用端子や電源用端子を構成する。外部接続用端子は例えばＢＧＡボールが配置され、外部基板と接続される。また、外部接続用端子は、例えば半田が流れないように表面を保護することができる。
ここで、特性インピーダンスを整合させるための指針について説明する。大抵の場合、機能素子の信号配線は特性インピーダンスが５０Ωになるように設計されるため、機能素子に接続される配線基板の特性インピーダンスも５０Ωになるように設計される。本発明では、上述のように、凹部を設けた金属板をグランドとして用い、凹部の深さによって金属板と第１の信号配線との距離を調整することにより、第１の信号配線の特性インピーダンス整合を図ることができる。その際、グランドとなる金属板、信号配線及びグランドプレーンとでストリップ線路構造を形成することが好ましい。ストリップ線路構造は配線収容性が高く、特性インピーダンス整合も比較的容易であるためである。また、信号配線がグランドで挟まれるため、外来ノイズ耐性も向上する。特性インピーダンスを整合させるには、線路幅と絶縁層の厚み、絶縁層の誘電率を変化させることで実現できる。
ストリップ線路構造として効果を発揮するためには、信号配線を挟んで上下に配置される２層の絶縁層の材料が同一であり、信号配線からグランドとなる金属板までの距離と、信号配線からグランド層までの距離とが等しいことが望ましい。以上のことを踏まえ、本発明では、第１の絶縁層と第２の絶縁層は同じ材料を用い、信号配線からグランドとなる金属板までの距離と、信号配線からグランド層までの距離とが等しくなるように金属板に凹部を設けることが好ましい。
本実施形態における、図１に示す矢印Ａ，Ｂ，Ｃ，Ｄにおける水平方向の断面図（以下、水平断面図と省略する）の例をそれぞれ図１５〜１８に示す。また、図４に示す矢印Ｅにおける水平断面図を図１９に示す。図１６〜１９において、点線２’は機能素子の配置位置を示す。
図１の矢印Ｂにおける水平断面図である図１６に示すように、第１の信号配線７は、ランドと配線線路部から構成されており、面方向に展開している。図１の矢印Ｃにおける水平断面図である図１７に示すように、グランド層１０はベタ構造のグランド配線であるグランドプレーンからなり、第２の配線層が設けられる領域以外は第２の絶縁層上にほぼ全面に亘って設けられている。図１の矢印Ｄにおける水平断面図である図１８に示すように、最上層であるソルダーレジスト１４内に、信号配線１６（黒塗りで表示）やグランド層１７が形成されている。ソルダーレジスト１４中の信号配線１６やグランド層１７が露出するようにソルダーレジスト１４に開口を設けることで、外部接続用端子を形成することができる。
図４の矢印Ｅにおける水平断面図である図１９に示すように、最上層であるソルダーレジスト４２内に、信号配線４１（黒塗りで表示）やグランド層４０が形成されている。ソルダーレジスト１４中の信号配線４１やグランド層４０が露出するようにソルダーレジスト４２に開口を設けることで、信号用端子４１’やグランド用端子４０’等の外部接続用端子を形成することができる。
なお、これらの水平断面図はあくまで一例であり、本発明をなんら限定するものではない。
本実施形態では、例えば、半導体チップの厚みが５０μｍのものを用いた場合、凹部の深さを２０μｍ、半導体チップと銅板との接着材３の厚みを５μｍ、第１の絶縁層の厚みを３５μｍ、第２の絶縁層の厚みを３５μｍ、第１の信号配線の幅及び高さをそれぞれ２０μｍ及び１０μｍ、第１の絶縁層及び第２の絶縁層が同じ材料で比誘電率が約４、とすることで、ストリップ線路構造を形成し、特性インピーダンスを約５０Ωとすることができる。
次に、本発明の機能素子内蔵基板の製造方法について図１３を参照して説明する。図１３は、本発明の機能素子内蔵基板の製造工程を模式的に示した工程断面図である。以下の説明では機能素子として半導体チップを用いる。また、本発明は以下の製造方法に限定されるものではない。
まず、図１３（ａ）に示すように、凹部を有する金属板１を用意する。
ここで、金属板１には、半導体チップ２を搭載するための位置マークを設けることができる。位置マークの形成方法としては、例えば、金属板１上に金属を析出させる方法、ウェットエッチングや機械加工により窪みを設ける方法等が挙げられる。
次に、図１３（ｂ）に示すように、金属板１凹部に、半導体チップ２を電極端子（不図示）が上側になるように接着剤３を介して搭載する。
接着剤としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂などを用いることができる。
次に、図１３（ｃ）に示すように、第１の絶縁層４、第１層ビア５、素子用ビア６及び第１の信号配線７を含む第１の配線層を形成する。より具体的には、半導体チップ２の電極端子側の面と側壁の一部を被覆するように、金属板１上に第１の絶縁層４を形成する。また、電極端子と接続する素子用ビア６と、金属板１と接続する第１層ビア５を第１の絶縁層４中に形成する。また、図１３（ｃ）に示すように、素子用ビア６と第１層ビア５を含む第１の絶縁層４の上に第１の信号配線７を含む第１の配線層を形成する。
第１の絶縁層の形成方法は、トランスファーモールディング法、圧縮形成モールド法、印刷法、真空プレス、真空ラミネート、スピンコート法、ダイコート法、カーテンコート法などで設けられる。
下穴は、第１の絶縁層４が感光性の材料である場合、フォトリソグラフィ法により形成することができる。第１の絶縁層４が非感光性の材料又はパターン解像度が低い材料である場合、下穴は、レーザー加工法、ドライエッチング法又はブラスト法により形成することができる。
また、ビアの形成方法としては、電解めっき、無電解めっき、印刷法、溶融金属吸引法等を用いることができる。
また、半導体チップの電極端子に接続する素子用ビアとしては、電極端子上に予め通電用の金属ポストを設けておき、第１の絶縁層４の材料を配置した後、研磨等により絶縁材料の表面を削って金属ポストの表面を露出させてビアを形成する方法でも構わない。その場合、第１層ビア５を形成した後に、第１の絶縁層の表面を削って金属ポストの表面を露出させる方法でも、第１の絶縁層の材料の表面を削って金属ポストの表面を露出させた後に、第１層ビア５を形成する方法のどちらでも構わない。研削方法は、例えば、バフ研磨、ＣＭＰ等が挙げられる。
信号配線や電極配線を含む配線は、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法等により、例えばＣｕ、Ｎｉ、Ｓｎ又はＡｕ等の金属を用いて形成することができる。
サブトラクティブ法は、例えば特開平１０−５１１０５号公報に開示されている。サブトラクティブ法は、基板又は樹脂上に設けられた銅箔を所望のパターンに形成したレジストをエッチングマスクとし、エッチング後にレジストを除去することにより、所望の配線パターンを得る方法である。
セミアディティブ法は、例えば特開平９−６４４９３号公報に開示されている。セミアディティブ法は、給電層を形成した後、所望のパターンにレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去後に給電層をエッチングすることにより、所望の配線パターンを得る方法である。給電層は、例えば無電解めっき、スパッタ法、ＣＶＤ法等で形成できる。
フルアディティブ法は、例えば特開平６−３３４３３４号公報に開示されている。フルアディティブ法では、まず、基板又は樹脂の表面に無電解めっき触媒を吸着させた後にレジストでパターンを形成する。そして、このレジストを絶縁層として残したまま触媒を活性化して無電解めっき法により絶縁層の開口部に金属を析出させ、所望の配線パターンを得る。
次に、図１３（ｄ）に示すように、第２の絶縁層８、第２層ビア９、グランド層１０及び第２の信号配線１１を含む第２の配線層を形成する。より具体的には、第１の信号配線７を含む第１の配線層を被覆するように第２の絶縁層８を形成し、第２の絶縁層８に第２層ビア９を形成する。また、第２の絶縁層８の上にグランド層１０と第２の信号配線１１を含む第２の配線層とを形成する。
グランド層は、例えば、スパッタリング法，真空蒸着法またはメッキ法により金属膜を形成した後、フォトリソグラフィ法により所定の形状に形成することができる。
次に、図１３（ｅ）に示すように、第３の絶縁層１２、第３層ビア１３、ソルダーレジスト１４、外部接続用端子１５を形成する。より具体的には、第２の信号配線１１を含む第２の配線層とグランド層１０を被覆するように第３の絶縁層１２を形成し、第３の絶縁層１２に第３層ビア１３を形成する。また、第３の絶縁層１２の上に外部接続用端子１５及びソルダーレジスト１４を形成する。
外部接続用端子１５は、信号配線やグランド配線を兼ねていてもよく、この場合は該信号配線やグランド配線の一部を露出するようにソルダーレジストをエッチングすることで外部接続用端子を形成できる。
また、以下に、具体的な寸法や材料について実施例として記載する。
まず、図１３（ａ）に示すように、凹部を有する金属板１を用意する。金属板１は厚さ０．５ｍｍの銅板を用い、凹部は深さ２０μｍ、縦１０ｍｍ、横１０ｍｍとした。
次に、図１３（ｂ）に示すように、金属板１凹部に、半導体チップ２を電極端子（不図示）が上側になるように接着剤３を介して搭載した。半導体チップ２は、厚さ５０μｍ、縦９．５ｍｍ、横９．５ｍｍのＬＳＩチップを用いた。接着剤はエポキシ系接着剤を用い、厚さは５μｍとした。
次に、図１３（ｃ）に示すように、第１の絶縁層４、第１層ビア５、素子用ビア６及び第１の信号配線７を含む第１の配線層を形成した。第１の絶縁層４にエポキシ樹脂を用い、真空ラミネート法により厚さを３５μｍとして形成した。第１の配線層はＣｕを用いたセミアディティブ法により、厚さを１０μｍ、幅を２０μｍとして形成した。また、第１の配線層のライン幅・スペース幅は、配線の厚み以上とした。
次に、図１３（ｄ）に示すように、第２の絶縁層８、第２層ビア９、グランド層１０及び第２の信号配線１１を含む第２の配線層を形成した。第２の絶縁層８にエポキシ樹脂を用い、真空ラミネート法により厚さを３５μｍとして形成した。第２の配線層及びグランド層はＣｕを用いたサブトラクティブ法により、厚さを１５μｍとして形成した。また、第２の配線層のライン幅・スペース幅は、配線の厚み以上とした。グランド層については、第２の配線層以外の第２の絶縁層８上の領域にほぼ全面に亘ってグランドプレーンを形成した。
次に、図１３（ｅ）に示すように、第３の絶縁層１２、第３層ビア１３、ソルダーレジスト１４、外部接続用端子１５を形成した。第３の絶縁層１２は、エポキシ樹脂を用い、真空ラミネート法により厚さを３５μｍとして形成した。
（実施形態２）
本発明の第二発明について、以下に実施形態を示して説明する。
図５に本実施形態の機能素子内蔵基板の構成例を示す。図５は、本実施形態の機能素子内蔵基板の構造を模式的に示した断面概略図である。図５において、グランド及び支持体として機能する金属板１０１上に接着剤１０３を介して半導体チップ等の機能素子１０２が設けられている。機能素子１０２は、回路面側（図５の上側）の面に複数の電極端子（不図示）を有しており、該回路面を上にして金属板１０１上に配置されている。金属板１０１は、機能素子１０２を支持するものであり、機能素子１０２の裏面側（図５の下側）の面と接着層１０３を介して接合されている。機能素子１０２は第１の絶縁層１０４によって被覆され、絶縁層中に内蔵されている。第１の絶縁層１０４の上には第１の信号配線１０７を含む第１の配線層が設けられ、第１の信号配線１０７と機能素子１０２を電気的に接続する素子用ビア１０６が第１の絶縁層１０４中に設けられている。
第１の配線層は第２の絶縁層１０８に覆われ、第２の絶縁層１０８上にはベタ構造のグランド配線であるグランドプレーンからなるグランド層１１０と第２の信号配線１１１を含む第２の配線層とが設けられている。また、第２の絶縁層１０８中には第２層ビア１０９が設けられており、図５において、第２層ビアは第２層信号用ビア１０９ａと第２層グランド用ビア１０９ｂを含む。第２層信号用ビア１０９ａは、第２の信号配線１１１と第１の信号配線１０７を電気的に接続するビアである。また、本発明において金属板１０１はグランドとしても機能する。図５において、第１の絶縁層１０４中には、グランド用ビアとしての第１層ビア１０５が設けられており、グランド層１１０と金属板１０１は、少なくとも第１層ビア１０５と第２層グランド用ビア１０９ｂとを介して電気的に接続され、同電位のグランドを構成している。
本発明において、グランドとなる金属板１０１とグランド層１１０との間に第１の信号配線１０７が配置される構成となる。また、本発明は、金属板１０１と第１の信号配線１０７との距離をｄ１、第１の信号配線１０７とグランド層１１０との距離をｄ２、第１の絶縁層１０４の誘電率をε１、第２の絶縁層の誘電率１０８をε２とした場合、ε１／ｄ１はε２／ｄ２以上である。この構成とすることにより、第１の配線層中の第１の信号配線の特性インピーダンス整合を図りつつ、配線設計の自由度を向上することができる。
従来では、配線基板中にグランドプレーンからなるグランド層を設けることにより、上下の層に配置される信号配線の特性インピーダンス整合を図っていた。しかし、グランド層を広く設けることは信号配線を配置可能な面積を低減させることになる。そこで、本発明ではε１／ｄ１がε２／ｄ２以上となるようにする。この構成とすることにより、機能素子の周辺領域の金属板部分の上方に位置する第１の信号配線１０７は、グランド層１１０と同等に又はそれ以上に金属板１０１とマイクロストリップ線路構造を構成することができる。したがって、機能素子の周辺領域の金属板部分の上方に位置する領域においてグランド層を設ける面積を低減させることができ、この部分にさらに信号配線や電源配線を設けることができる。つまり、第１の配線層中の第１の信号配線の特性インピーダンス整合を図りつつ、配線設計の自由度を向上することができる。
本発明において、距離ｄ１は、金属板１０１と第１の信号配線１０７との最短距離のことを示す。この最短距離は、金属板１０１の上面と第１の信号配線１０７の下面の距離を表す。また、距離ｄ２は、第１の信号配線１０７とグランド層１１０との距離を示し、該距離は、第１の信号配線１０７の上面とグランド層１１０の下面との距離を表す。
図５において、グランド層１１０は、第２の信号配線１１１を囲むように配置され、全面に広がった平板状となっている。第２の配線層の第２の信号配線１１１は、上下に配置されるビアを接続するランドが主であるが、とくにこれに制限されるものではなく、配線線路部を有していてもよい。とくに、本発明では、機能素子の周辺領域の金属板部分の上方に位置する第１の信号層１０７はグランドとなる金属板とマイクロストリップ線路構造をグランド層１１０と同等又はそれ以上に構成することができる。そのため、機能素子の周辺領域の金属板部分の上方に位置する領域においてグランド層の面積を低減することができ、その分信号配線の面積を増やすことができる。また、第２の配線層において配線線路部を有する信号配線を設ける際も、該信号配線はグランド層に囲まれるように形成されることが望ましい。
また、図５において、グランド層１１０と第２の信号配線１１１を被覆するように第３の絶縁層１１２が設けられている。第３の絶縁層１１２の上にはソルダーレジスト１１４が設けられている。ソルダーレジスト１１４には外部基板等との接続に用いられる外部接続用端子１１５が設けられている。また、第３の絶縁層１１２中には第３層ビア１１３が設けられており、第３層ビア１１３は第３層信号用ビア１１３ａと第３層グランド用ビア１１３ｂを含む。第３層信号ビア１１３ａは第２の信号配線１１１と接し、第３層グランド用ビアはグランド層１１０と接している。また、外部接続用端子１１５は、信号用端子１１５ａとグランド用端子１１５ｂを含む。信号用端子１１５ａは第３層信号用ビア１１３ａと接し、グランド用端子１１５ｂは第３層グランド用ビア１１３ｂと接する。外部接続用端子は例えばＢＧＡボールが配置され、外部基板と接続される。
また、図５においては、外部接続用端子１１５は、信号配線やグランド配線がソルダーレジスト１１４に開口する構成であってもよい。つまり、第３の絶縁層１１２の上にグランド配線や第３の信号配線を含む第３の配線層を設け、該グランド配線及び第３の配線層の上にそれらの一部が開口するようにソルダーレジスト１１４を形成することができる。また、外部接続用端子は、例えば半田が流れないように表面を保護することができる。
本発明の構成を有する機能素子内蔵基板は、特性インピーダンス整合がとれた、良好な伝送特性を有する。ここで、配線の特性インピーダンスについて以下に説明する。
特性インピーダンスは、配線と基準面との距離に依存する。それは、以下の理由による。
配線の特性インピーダンスＺ０は、単位長さあたりのインダクタンスをＬ０、基準面および配線間の単位長さあたりのキャパシタンスをＣ０として、次式で与えられる。
〔数式１〕
Ｚ０＝√（Ｌ０／Ｃ０） ［Ω］
ここで、基準面とは、固定電位を有する導電体を意味する。
基準面および配線間のキャパシタンスＣは、真空の誘電率をε０、配線と基準面との間にある絶縁体の比誘電率をεｒ、基準面と配線間の距離をｄ、基準面と配線の対向面積をＳとすると、次式で与えられる。
〔数式２〕
Ｃ＝ε０εｒＳ／ｄ ［Ｆ］
特性インピーダンスの算出においては、単位長さあたりのキャパシタンスが必要である。配線幅をｗ［ｍｍ］、配線と基準面との距離をｈ［ｍｍ］とすると、配線長さ１ｃｍあたりのキャパシタンスＣ０は、次式で与えられる。
〔数式３〕
Ｃ０＝１０−２×ε０εｒｗ／ｈ ［Ｆ］
また、配線長さ１ｃｍあたりのインダクタンスは、マイクロストリップ線路の式として次式で与えられる。
〔数式４〕
Ｌ０＝１．９７×１０−９×ｌｎ（２πｈ／ｗ） ［Ｈ］
以上より、配線の特性インピーダンスＺ０は、（数３）、（数４）の計算結果を（数１）に代入することにより求められる。したがって、配線の特性インピーダンスは、配線と基準面との距離ｈに依存する。より詳細には、配線の特性インピーダンスは、配線と基準面との距離ｈが大きいほど大きくなる。
ここで、本発明において、ε１／ｄ１はε２／ｄ２以上である。つまり、金属板と第１の信号配線とで構成する静電容量が、第１の信号配線とグランド層とで構成する静電容量と同等又はそれ以上となる条件とする。数式３及び４より、この条件とすることにより、機能素子の周辺領域の金属板部分の上方に位置する第１の信号配線は、グランド層と同等又はそれ以上に金属板とマイクロストリップ線路構造を構成することができる。
ｄ１及びｄ２はそれぞれ第１の絶縁層及び第２の絶縁層の厚さにより制御することができる。例えば図６に示すように第１の絶縁層２０４の厚さと第２の絶縁層２０８の厚さを調整することで、ｄ１とｄ２の距離を選択することができる。
図５に示すように、第１の絶縁層１０４及び第２の絶縁層１０８を同じ厚さでかつ同じ材料で形成することにより、ε１／ｄ１はε２／ｄ２と等しくすることができる。この場合、機能素子の周辺領域の金属板部分の上方に位置する第１の信号配線１０７は金属板とグランド層とでストリップ線路構造を構成し易くなり、より特性インピーダンス整合を図ることができるため好ましい。また、特性インピーダンスは約５０Ωに整合させることが望ましい。
図５は、第１の絶縁層１０４と第２の絶縁層１０８が同じ材料で構成され、ｄ１とｄ２が等しい場合について示した。また、例えば図６に示すように、第１の絶縁層２０４と第２の絶縁層２０８に同じ材料を用い、ｄ１よりもｄ２の方が大きくなる構成とすることにより、ε１／ｄ１をε２／ｄ２よりも大きくすることができる。
また、ｄ１を調整する方法として、図７に示すように、金属板３０１に凹部を形成し、該凹部に機能素子３０２を配置する手段を挙げることができる。金属板３０１に凹部を形成し、該凹部に機能素子を配置することにより、第１の信号配線３０７と金属板３０１との距離ｄ１を小さくすることができる。さらに、図８に示すように、図７に比べて凹部を深く形成することにより、第１の信号配線４０７と金属板４０１との距離ｄ１を図７に比べて小さくすることができる。とくに、本発明では、グランドとなる金属板と第１の信号配線とグランド層１０とでストリップ線路構造を構成するように凹部の深さを調整することにより、ε１／ｄ１とε２／ｄ２を同等にすることが好ましい。また、凹部の深さを調整することにより、特性インピーダンスを約５０Ωに整合させることが望ましい。
また、図９に示すように、機能素子５０２を薄膜化することで第１の絶縁層５０４の厚さを小さくすることによりｄ１を小さくすることもできる。
また、ε１及びε２はそれぞれ第１の絶縁層及び第２の絶縁層の材料により制御することができる。図１０に示すように、第１の絶縁層６０４と第２の絶縁層６０８に異なる材料を用いることができる。
また、第１の信号配線のうちのランド間を繋ぐ配線線路部は、第１の配線層に亘って略同一幅であることが好ましい。
また、図１１に示すように、グランド層７１０及び第１の信号配線７１１を含む第２の配線層の上層にさらに１又は２以上の配線層を設けることができる。つまり、グランド層の外側にさらに別の配線層を設けることができる。例えば、図１１（ａ）に示すように、第３の信号配線７１２を含む第３の配線層、第４の信号配線７１３を含む第４の配線層を設け、外部接続用端子７１４を設けることができる。
また、配線層は上下層に設けたグランド層で挟まれる構成とすることができる。例えば図１１（ｂ）に示すように、第３の信号配線７１２を含む第３の配線層をグランド層７１０と７１０’で挟むようにすることもできる。つまり、第２の信号配線７１１及び第１のグランド層７１０を被覆するように第３の絶縁層７１５を形成し、該第３の絶縁層７１５の上に第３の信号配線７１２を含む第３の配線層を形成する。この第３の配線層を被覆するように第４の絶縁層７１６を形成し、この第４の絶縁層７１６の上に第２のグランド層７１０’と第４の信号配線７１３を含む第４の配線層を形成する。第２のグランド層７１０’は第４の配線層が形成される領域以外の部分の第４の絶縁層７１６上に全面に亘って形成される。
また、図１２に、薄型化の観点から特に好ましい本実施形態を示す。
図１２において、グランド及び支持体として機能する金属板８０１上に接着剤８０３を介して半導体チップ等の機能素子８０２が設けられている。機能素子８０２は、回路面側（図１２の上側）の面に複数の電極端子（不図示）を有しており、該回路面を上にして金属板８０１上に配置されている。金属板８０１は、機能素子８０２を支持するものであり、機能素子８０２の裏面側（図１２の下側）の面と接着層８０３を介して接合されている。機能素子８０２は第１の絶縁層８０４によって被覆され、絶縁層中に内蔵されている。第１の絶縁層８０４の上には第１の信号配線８０７を含む第１の配線層が設けられ、第１の信号配線８０７と機能素子８０２を電気的に接続する素子用ビア８０６が第１の絶縁層８０４中に設けられている。
第１の配線層は第２の絶縁層８０８に覆われ、第２の絶縁層８０８上にはベタ構造のグランド配線であるグランドプレーンからなるグランド層８１０と第２の信号配線８１１を含む第２の配線層とが設けられている。グランド層８１０は、第２の配線層が設けられる領域以外は第２の絶縁層８０８の上にほぼ全面に亘って設けられている。また、第２の絶縁層８０８中には第２層ビア８０９が設けられている。第２層ビアは第２層信号用ビアと第２層グランド用ビアを含む。第２層信号用ビアは、第２の信号配線８１１と第１の信号配線８０７を電気的に接続するビアである。また、本発明において金属板８０１はグランドとしても機能する。図１２において、第１の絶縁層８０４中には、グランド用ビアとしての第１層ビア８０５が設けられており、グランド層８１０と金属板８０１は、少なくとも第１層ビア８０５と第２層グランド用ビアとを介して電気的に接続され、同電位のグランドを構成している。また、金属板８０１と第１の信号配線８０７との距離をｄ１、第１の信号配線８０７とグランド層８１０との距離をｄ２、第１の絶縁層８０４の誘電率をε１、第２の絶縁層の誘電率８０８をε２とした場合、ε１／ｄ１はε２／ｄ２以上である。この構成とすることにより、第１の配線層中の第１の信号配線の特性インピーダンス整合を図りつつ、配線設計の自由度を向上することができる。
また、グランド層８１０と第２の信号配線８１１を被覆するように第３の絶縁層８１２が設けられている。第３の絶縁層８１２は例えばソルダーレジストである。また、図１２においては、外部接続用端子は、第２の配線層及びグランド層８１０の一部が第３の絶縁層８１２に開口することにより構成されている。例えば、第２の配線層及びグランド層８１０の上に第３の絶縁層８１２を配置し、第２の配線層及びグランド層８１０の一部が露出するようにエッチングすることにより、外部接続用端子を形成することができる。図１２において、８１０’はグランド層８１０の一部が第３の絶縁層８１２に開口した部分を表し、グランド用端子を構成する。８１１’は第２の配線層の一部が第３の絶縁層８１２に開口した部分を表し、信号用端子や電源用端子を構成する。外部接続用端子は例えばＢＧＡボールが配置され、外部基板と接続される。また、外部接続用端子は、例えば半田が流れないように表面を保護することができる。
次に、本発明の機能素子内蔵基板の製造方法について図１４を参照して説明する。図１４は、本発明の機能素子内蔵基板の製造工程を模式的に示した工程断面図である。以下の説明では機能素子として半導体チップを用いる。また、本発明は以下の製造方法に限定されるものではない。
まず、図１４（ａ）に示すように、金属板１０１を用意する。
次に、図１４（ｂ）に示すように、金属板１０１に、半導体チップ１０２を電極端子（不図示）が上側になるように接着剤１０３を介して搭載する。
次に、図１４（ｃ）に示すように、第１の絶縁層１０４、第１層ビア１０５、素子用ビア１０６及び第１の信号配線１０７を含む第１の配線層を形成する。より具体的には、半導体チップ１０２の電極端子側の面と側壁を被覆するように、金属板１０１上に第１の絶縁層１０４を形成する。また、電極端子と接続する素子用ビア１０６と、金属板１０１と接続する第１層ビア１０５を第１の絶縁層１０４中に形成する。また、図１４（ｃ）に示すように、素子用ビア１０６と第１層ビア１０５を含む第１の絶縁層１０４の上に第１の信号配線１０７を含む第１の配線層を形成する。
次に、図１４（ｄ）に示すように、第２の絶縁層１０８、第２層ビア１０９、グランド層１１０及び第２の信号配線１１１を含む第２の配線層を形成する。より具体的には、第１０１の信号配線１０７を含む第１の配線層を被覆するように第２の絶縁層１０８を形成し、第２の絶縁層１０８に第２層ビア１０９を形成する。また、第２の絶縁層１０８の上にグランド層１１０と第２の信号配線１１１を含む第２の配線層とを形成する。
次に、図１４（ｅ）に示すように、第３の絶縁層１１２、第３層ビア１１３、ソルダーレジスト１１４、外部接続用端子１１５を形成する。より具体的には、第２の信号配線１１１を含む第２の配線層とグランド層１１０を被覆するように第３の絶縁層１１２を形成し、第３の絶縁層１１２に第３層ビア１３を形成する。また、第３の絶縁層１１２の上に外部接続用端子１１５及びソルダーレジスト１１４を形成する。
この出願は、２０１０年４月６日に出願された日本出願特願２０１０−０８７８０４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
以上、実施形態及び実施例を参照して本願発明を説明したが、本願発明は上記実施形態及び実施例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
１、３１ 金属板
２、３２ 機能素子
３、３３ 接着剤
４、２４、３４ 第１の絶縁層
５、３５ 第１層ビア
６、３６ 素子用ビア
７、３７ 第１の信号配線
８、２８、３８ 第２の絶縁層
９、３９ 第２層ビア
９ａ、３９ａ 第２層信号用ビア
９ｂ、３９ｂ 第２層グランド用ビア
１０、４０、７０ グランド層（第１のグランド層）
７０’ 第２のグランド層
１１、４１、７１ 第２の信号配線
７２ 第３の信号配線
７３ 第４の信号配線
１２、４２、７５ 第３の絶縁層
７６ 第４の絶縁層
１３ 第３層ビア
１３ａ 第３層信号用ビア
１３ｂ 第３層グランド用ビア
１４ ソルダーレジスト
１５、７４ 外部接続用端子
１５ａ 信号用端子
１５ｂ グランド用端子
４０’ グランド用端子
４１’ 信号用端子
１０１、３０１、４０１、８０１ 金属板
１０２、３０２、５０２、８０２ 機能素子
１０３、８０３ 接着剤
１０４、２０４、５０４、６０４、８０４ 第１の絶縁層
１０５、８０５ 第１層ビア
１０６、８０６ 素子用ビア
１０７、３０７、４０７、８０７ 第１の信号配線
１０８、２０８、６０８、８０８ 第２の絶縁層
１０９、８０９ 第２層ビア
１０９ａ 第２層信号用ビア
１０９ｂ 第２層グランド用ビア
１１０、７１０、８１０ グランド層
１１１、７１１、８１１ 第２の信号配線
７１２ 第３の信号配線
７１３ 第４の信号配線
１１２、７１５ 第３の絶縁層
７１６ 第４の絶縁層
１１３ 第３層ビア
１１３ａ 第３層信号用ビア
１１３ｂ 第３層グランド用ビア
１１４ ソルダーレジスト
１１５、７１４ 外部接続用端子
１１５ａ 信号用端子
１１５ｂ グランド用端子
８１０’ グランド用端子
８１１’ 信号用端子

Claims (9)

  1. 電極端子を有する機能素子と、
    該機能素子を支持し、グランドとなる金属板と、
    前記機能素子を被覆し、前記金属板に接して配置される第１の絶縁層と、
    該第１の絶縁層を間にして前記金属板と対向する第１の信号配線を含む第１の配線層と、
    該第１の配線層を被覆する第２の絶縁層と、
    該第２の絶縁層を間にして前記第１の配線層と対向するグランドプレーンからなるグランド層と、
    を含み、
    前記金属板と前記第１の信号配線との最短距離をｄ１、前記第１の信号配線と前記グランド層との距離をｄ２、前記第１の絶縁層の誘電率をε１、前記第２の絶縁層の誘電率をε２とした場合、ε１／ｄ１はε２／ｄ２以上であることを特徴とする機能素子内蔵基板。
  2. 前記金属板は凹部を有し、該凹部に前記機能素子が配置され支持されている請求項１に記載の機能素子内蔵基板。
  3. 前記グランド層と前記金属板とは電気的に接続されて同電位のグランドを構成している請求項１又は２に記載の機能素子内蔵基板。
  4. さらに、前記第１の信号配線と電気的に接続する第２の信号配線を含み、かつ前記グランド層に囲まれるように前記第２の絶縁層に接して配置される第２の配線層と、
    を含む請求項１乃至３のいずれか１項に記載の機能素子内蔵基板。
  5. 前記グランド層の外側にさらに一層以上の別の配線層を有する請求項１乃至４のいずれか１項に記載の機能素子内蔵基板。
  6. さらに、外部接続用端子を備え、該外部接続用端子の少なくとも一つは前記電極端子と電気的に接続されている請求項１乃至５のいずれか１項に記載の機能素子内蔵基板。
  7. 前記外部接続用端子は、前記機能素子と少なくとも前記第１の信号配線を介して電気的に接続される信号用端子と、前記グランド層と電気的に接続されるグランド用端子と、を含む請求項６に記載の機能素子内蔵基板。
  8. さらに、前記グランド層及び前記第２の信号配線を被覆する第３の絶縁層を含み、
    前記グランド層の一部及び前記第２の信号配線の一部が前記第３の絶縁層から開口し、外部接続用端子として機能する請求項４に記載の機能素子内蔵基板。
  9. 請求項１乃至８のいずれか１項に記載の機能素子内蔵基板を含む電子機器。
JP2012509326A 2010-04-06 2011-01-19 機能素子内蔵基板 Expired - Fee Related JP5673673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012509326A JP5673673B2 (ja) 2010-04-06 2011-01-19 機能素子内蔵基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010087804 2010-04-06
JP2010087804 2010-04-06
JP2012509326A JP5673673B2 (ja) 2010-04-06 2011-01-19 機能素子内蔵基板
PCT/JP2011/050874 WO2011125354A1 (ja) 2010-04-06 2011-01-19 機能素子内蔵基板

Publications (2)

Publication Number Publication Date
JPWO2011125354A1 JPWO2011125354A1 (ja) 2013-07-08
JP5673673B2 true JP5673673B2 (ja) 2015-02-18

Family

ID=44762321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012509326A Expired - Fee Related JP5673673B2 (ja) 2010-04-06 2011-01-19 機能素子内蔵基板

Country Status (3)

Country Link
US (1) US20130088841A1 (ja)
JP (1) JP5673673B2 (ja)
WO (1) WO2011125354A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129891A (ko) * 2019-05-10 2020-11-18 한국전자기술연구원 감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5897956B2 (ja) * 2012-03-29 2016-04-06 京セラ株式会社 部品内蔵基板および実装構造体
CN103843467B (zh) 2011-09-30 2016-11-23 京瓷株式会社 布线基板、部件内置基板以及安装结构体
DE102011089415A1 (de) 2011-12-21 2013-06-27 Siemens Aktiengesellschaft Schaltungsträger mit einem Leitpfad und einer elektrischen Schirmung und Verfahren zu dessen Herstellung
US9888568B2 (en) 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US9123780B2 (en) 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
KR20150070810A (ko) * 2013-12-17 2015-06-25 삼성전기주식회사 캐패시터 내장 기판 및 그 제조 방법
US10453795B2 (en) 2015-12-26 2019-10-22 Intel Corporation Microprocessor package with first level die bump ground webbing structure
JP6761592B2 (ja) * 2016-03-31 2020-09-30 大日本印刷株式会社 電子デバイス及びその製造方法
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
EP4044221A1 (en) * 2021-02-10 2022-08-17 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Heat removal architecture for stack-type component carrier with embedded component
KR20230153369A (ko) * 2021-03-05 2023-11-06 가부시키가이샤 메이코 부품 내장 기판, 및 이의 제조 방법
US20240172367A1 (en) * 2021-06-30 2024-05-23 Honor Device Co., Ltd. Terminal Device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302960A (ja) * 1993-04-19 1994-10-28 Toshiba Chem Corp 多層板
JP2001144245A (ja) * 1999-11-12 2001-05-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2007115772A (ja) * 2005-10-18 2007-05-10 Nec Corp 印刷配線板及びその電源雑音抑制方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
KR100726240B1 (ko) * 2005-10-04 2007-06-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
JPWO2010041630A1 (ja) * 2008-10-10 2012-03-08 日本電気株式会社 半導体装置及びその製造方法
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302960A (ja) * 1993-04-19 1994-10-28 Toshiba Chem Corp 多層板
JP2001144245A (ja) * 1999-11-12 2001-05-25 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
JP2007115772A (ja) * 2005-10-18 2007-05-10 Nec Corp 印刷配線板及びその電源雑音抑制方法
WO2008056499A1 (en) * 2006-11-06 2008-05-15 Nec Corporation Semiconductor device and method for manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200129891A (ko) * 2019-05-10 2020-11-18 한국전자기술연구원 감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법
KR102386468B1 (ko) 2019-05-10 2022-04-15 한국전자기술연구원 감광성 라미네이트를 이용한 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
WO2011125354A1 (ja) 2011-10-13
JPWO2011125354A1 (ja) 2013-07-08
US20130088841A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
JP5673673B2 (ja) 機能素子内蔵基板
US8569892B2 (en) Semiconductor device and manufacturing method thereof
US7821795B2 (en) Multilayer wiring board
JP5692217B2 (ja) 機能素子内蔵基板
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
US8929090B2 (en) Functional element built-in substrate and wiring substrate
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP4728708B2 (ja) 配線基板及びその製造方法
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US20080230892A1 (en) Chip package module
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
US20140091440A1 (en) System in package with embedded rf die in coreless substrate
KR101454419B1 (ko) 전자 장치 및 그 제조 방법과, 배선 기판 및 그 제조 방법
US10340243B2 (en) Circuit substrate and method for manufacturing circuit substrate
JP2012023237A (ja) 機能素子内蔵基板
TWI678772B (zh) 電子封裝件及其製法
US11948891B2 (en) Semiconductor package and manufacturing method thereof
JP4329524B2 (ja) 半導体装置およびその製造方法
JP4073305B2 (ja) 回路装置
JP2023114212A (ja) 配線基板
US20150364539A1 (en) Package board and package using the same
JP2008028406A (ja) 半導体素子実装用の多層基板及び半導体素子実装多層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141215

R150 Certificate of patent or registration of utility model

Ref document number: 5673673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees