JP4073305B2 - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP4073305B2
JP4073305B2 JP2002352138A JP2002352138A JP4073305B2 JP 4073305 B2 JP4073305 B2 JP 4073305B2 JP 2002352138 A JP2002352138 A JP 2002352138A JP 2002352138 A JP2002352138 A JP 2002352138A JP 4073305 B2 JP4073305 B2 JP 4073305B2
Authority
JP
Japan
Prior art keywords
layer
conductive wiring
interlayer insulating
circuit device
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002352138A
Other languages
English (en)
Other versions
JP2004186458A (ja
Inventor
良輔 臼井
秀樹 水原
優助 五十嵐
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002352138A priority Critical patent/JP4073305B2/ja
Publication of JP2004186458A publication Critical patent/JP2004186458A/ja
Application granted granted Critical
Publication of JP4073305B2 publication Critical patent/JP4073305B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、回路装置に関し、特に各導電配線層を絶縁する層間絶縁層を熱可塑性樹脂で形成することにより、高温時に於いて層間絶縁層が応力緩和・緩衝材として機能する回路装置に関するものである。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。絶縁樹脂シートの一例としてフレキシブルシートであるポリイミド樹脂シートを採用した半導体装置に関する技術がある（例えば、特許文献１参照）。
【０００３】
図１２は、フレキシブルシート５０をインターポーザー基板として採用する半導体装置を示すものである。図１２（Ａ）はこの半導体装置の平面図であり、図１２（Ｂ）は、図１２（Ａ）のＡ−Ａ線における断面図である。以下にてこの半導体装置の製造方法を説明する。
【０００４】
先ず、フレキシブルシート５０の上には、接着剤を介して銅箔パターン５１が貼り合わされて用意されている。この銅箔パターン５１は、実装される半導体素子がトランジスタ、ＩＣにより、そのパターンが異なるが、一般には、ボンディングパッド５１Ａ、アイランド５１Ｂが形成されている。また符号５２は、フレキシブルシート５０の裏面から電極を取り出すための開口部であり、前記銅箔パターン５１が露出している。続いて、このフレキシブルシート５０は、ダイボンダーに搬送され、半導体素子５３が実装される。その後、このフレキシブルシート５０は、ワイヤーボンダーに搬送され、ボンディングパッド５１Ａと半導体素子５３のパッドが金属細線５４で電気的に接続されている。
【０００５】
最後に、図１２（Ａ）の如く、フレキシブルシート５０の表面に封止樹脂５５が設けられて封止される。ここでは、ボンディングパッド５１Ａ、アイランド５１Ｂ、半導体素子５３および金属細線５４を被覆するようにトランスファーモールドされる。その後、図１２（Ｂ）に示すように、半田や半田ボール等の接続手段５６が設けられ、半田リフロー炉を通過することで開口部５２を介してボンディングパッド５１Ａと融着した球状の半田５６が形成される。その後、フレキシブルシート５０には、半導体素子５３がマトリックス状に形成されるため、ダイシングされ、個々に分離される。
【０００６】
しかしながら、図１２を参照して説明した半導体装置の製造方法は、フレキシブルシート５０を採用しているために、様々な問題を有していた。即ち、フレキシブルシート５０自身が有る程度の厚みを有しているので装置の薄型化に限界があり、製造工程に於いてフレキシブルシート５０にクラックが発生したり、フレキシブルシート５０に反りが発生してしまうという数々の問題を有していた。
【０００７】
上記のような問題を解決するために、フレキシブルシート５０等のようなインターポーザー基板を不要にした薄型の回路装置およびその製造方法が提案されている（例えば特許文献２を参照）。
【０００８】
図１３を参照して、この回路装置６０の概要を説明する。回路装置６０は、フレキシブルシート等のインターポーザを不要にして構成されている。そして、絶縁樹脂６２の表裏にシート状に接着された導電膜をエッチングすることにより、第１の導電配線層６３および第２の導電配線層６４から成る多層配線構造が実現されている。第１の導電配線層６３および第２の導電配線層６４は、層間絶縁層６２により絶縁され、多層接続手段７２により所望の箇所で電気的に接続されている。また、第２の導電配線層６４の所望の箇所には外部電極７４が形成され、これは実装基板等との接続電極となる。第１の導電配線層６３上には、絶縁性接着剤６８を介して半導体素子６７が固着されており、半導体素子６７の電極と第１の導電配線層６３とは金属細線７１により電気的に接続されている。封止樹脂７３は、半導体素子６７および金属細線７１を封止して全体の機械的な支持を行う働きを有する。
【０００９】
上記した回路装置６０は、フレキシブルシート等のインターポーザを不要にして構成されており、このことにより、装置全体が薄型化されている等の利点を有する。
【００１０】
【特許文献１】
特開２０００−１３３６７８号公報（第５頁、第２図）
【特許文献２】
特願２００１−１８５４２０（第１図）
【００１１】
【発明が解決しようとする課題】
上記した回路装置６０では、構成要素である半導体素子６７、導電配線層および熱硬化性樹脂で形成される封止樹脂７３が、それぞれ熱膨張係数が異なる。特に半導体素子６７と、有機性材料である封止樹脂７３とでは大きく熱膨張係数が相違するので、使用状況下の温度変化で熱応力が発生し、接続信頼性に問題が発生する。
【００１２】
更に、回路装置６０と同様の構成で、半導体素子やその他の回路素子が複数個実装される大型の回路装置を構成した場合、上記した原理と同じ理由で、更に大きな熱応力が作用し、接続信頼性に問題が発生する。
【００１３】
本発明は、上記した問題を鑑みて成されたものであり、本発明の主な目的は、回路装置の構成要素同士の熱膨張係数が異なることに起因して発生する熱応力を、内部で緩衝することができる構成を有する回路装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の回路装置は、複数の層間絶縁層を介して多層に積層された導電配線層と、最上層の前記導電配線層と電気的に接続された回路素子と、前記回路素子を被覆する封止樹脂層と、前記導電配線層同士を所望の個所で前記層間絶縁層を貫通して接続する多層接続手段とを有し、前記複数の層間絶縁層のうち、最上層の前記層間絶縁層は熱可塑性樹脂から成り、前記最上層の層間絶縁層よりも下層の前記層間絶縁層は熱硬化性樹脂から成ることを特徴とする。
【００１５】
層間絶縁層として熱可塑性樹脂を採用することにより、本発明では、回路装置が高温になった場合でも、各構成要素の熱膨張率の相違に起因する内部応力の発生を抑制することができる。
【００１７】
複数層の層間絶縁層により多数層の導電配線層が形成された回路装置に於いても、少なくとも最上層の最上層の層間絶縁層を熱可塑性樹脂で形成することにより、内部応力の発生を抑制することができる。
【００１８】
【発明の実施の形態】
（回路装置１０の構成を説明する第１の実施の形態）
図１を参照して、本発明の回路装置１０の構成を説明する。回路装置１０は、層間絶縁層１１を介して積層された第１の導電配線層１２Ａおよび第２の導電配線層１２Ｂと、第１の導電配線層１２Ａ上に固着された回路素子１３と、第１の導電配線層１２Ａおよび回路素子１３を被覆する封止樹脂層１７と、前記両導電配線層１２同士を所望の個所で層間絶縁層１１を貫通して接続する多層接続手段１４と、第２の導電配線層１２Ｂの所望個所に設けた外部電極１６とを有し、層間絶縁層１１は熱可塑性樹脂から成る構成と成っている。このような構成要素を以下にて説明する。
【００１９】
図１（Ａ）を参照して、第１の導電配線層１２Ａおよび第２の導電配線層１２Ｂは、層間絶縁層１１の表裏に形成された導電膜をエッチングすることにより形成されている。導電膜の材料は、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で層間絶縁層１１に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。また、第１の導電配線層１２Ａおよび第２の導電配線層１２Ｂは、オーバーコート樹脂１８で被覆されている。
【００２０】
層間絶縁層１１は、第１の導電配線層１２Ａと第２の導電配線層１２Ｂとを絶縁する働きを有し、両導電配線層１２の間の層として設けられている。層間絶縁層１１の材料としては、高温時に軟化する特性を有する熱可塑性樹脂が採用される。本発明に適用可能な熱可塑性樹脂としては、例えば、ＡＢＳ樹脂、ポリプロピレン、ポリエチレン、ポリスチレン、アクリル、ポリエチレンテレフタレート、ポリフェニレンエーテル、ナイロン、ポリアミド、ポリカーボネイト、ポリアセタール、ポリブチレンテレフタレート、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、液晶ポリマー、フッ素樹脂、ウレタン樹脂およびエラストマーが挙げられる。特に液晶ポリマーは、熱膨張係数がシリコンから成る回路素子１３に近く、ガスバリヤー性が高いために、層間絶縁層に採用される熱可塑性樹脂として好適な材料である。
【００２１】
回路素子１３は、絶縁性接着剤等を介して第１の導電配線層１２Ａ上に固着されており、第１の導電配線層１２Ａとは金属細線１５を介して電気的に接続されている。本実施の形態では、回路素子１３としては、２つの半導体素子が固着されている。また、回路素子１３としては、半導体素子以外の回路素子を採用することも可能であり、チップコンデンサ、チップ抵抗またはトランジスタチップ等も回路素子１３として採用することができる。
【００２２】
多層接続手段１４は第１の導電配線層１２Ａと第２の導電配線層１２Ｂとを所望の個所で層間絶縁層１１を貫通して接続している。多層配線手段１４としては具体的には銅のメッキ膜が適している。また金、銀、パラジュウム等のメッキ膜でも良い。
【００２３】
封止樹脂層１７は第１の導電配線層１２Ａおよび回路素子１３を被覆している。この封止樹脂層１７は完成した回路装置全体の機械的支持の働きも兼用している。また、封止樹脂層１７はトランスファーモールドにより形成される熱硬化性樹脂から形成されている。本発明に適用可能な熱硬化性樹脂としては、例えば、ユリア、フェノール、メラミン、フラン、アルキド、不飽和ポリエステル、ジアリルフタレート、エポキシ、ケイ素樹脂およびポリウレタンを挙げることができる。
【００２４】
外部電極１６は第２の導電配線層１２Ｂの所望個所に設けられる。すなわち、第２の導電配線層１２Ｂの大部分はオーバーコート樹脂１８で被覆され、露出した第２の導電配線層１２Ｂ上に半田等のロウ材で形成された外部電極１６を設ける。
【００２５】
図１（Ｂ）を参照して、他の形態の回路装置１０の構成を説明する。同図に示す回路装置１０の構成は、図１（Ａ）に示すものと基本的な構成は同じであり、第１の導電配線層１２Ａに回路素子１３Ａが実装されている。即ち、回路装置１０の中央部に半導体素子である回路素子１３が固着され、最外周部の第１の導電配線層１２Ａ上に、回路素子１３Ａが実装されている。回路素子１３Ａとしては、チップ抵抗やチップコンデンサ等の受動部品や、ベアのトランジスタチップやダイオード等の能動部品を採用することができる。このように、最外周部に回路素子１３Ａを実装することにより、装置全体の実装密度を向上させることができる。
【００２６】
図１（Ｃ）を参照して、更に他の形態の回路装置１０の構成を説明する。同図に示す回路装置１０の構成は、図１（Ａ）に示すものと基本的な構成は同じであり、ここでは回路素子１３がフェイスダウンで実装され、バンプ電極１５Ａを介して第１の導電配線層１２Ａに電気的に接続されている。
【００２７】
上記のように回路素子１３Ａがフェイスダウンで実装される場合に於いて、熱可塑性樹脂から成る層間絶縁層１１を用いる利点を説明する。表面に電気回路が形成された半導体素子である回路素子１３Ａがフェイスダウンで導電配線層１２上に実装された場合、フェイスアップで回路素子１３が実装された場合と比較して、その電気回路と導電配線層１２との距離が近くなる。また、回路素子１３Ａと導電配線層との間には樹脂層が介在していることから、回路素子１３Ａおよび導電配線層１２の両者に電気信号が流れた場合、配線容量が発生して悪影響を及ぼす。更に、この配線容量の大きさは、回路素子１３Ａの電気回路と導電配線層１２との距離に反比例するので、フェイスダウンで回路素子１３Ａを実装した場合は、配線容量の問題が大きくなる。本発明では、誘電率が低い液晶ポリマー等の熱可塑性樹脂から成る層間絶縁層１１を、導電配線層１２間に有する。従って回路素子１３Ａがフェイスダウンで実装された場合に於いても、配線容量の発生を抑制することができる。ここで、液晶ポリマーの誘電率は３程度である。
【００２８】
図２を参照して、本発明の回路装置１０の平面的な構造の一例を説明する。まず、実線で示すパターンは第１の導電配線層１２Ａであり、点線で示すパターンは第２の導電配線層１２Ｂである。第１の導電配線層１２Ａは回路素子１３を取り巻くようにボンディングパッドを形成し、一部では２段に配置されて多パッドを有する回路素子１３に対応している。第１の導電配線層１２Ａは回路素子１３の対応する電極パッドと金属細線１５で接続され、ファインパターンに形成された第１の導電配線層１２Ａが回路素子１３の下に多数延在されて、黒丸で示す多層接続手段１４で第２の導電配線層１２Ｂと接続されている。
【００２９】
斯かる構造であれば、２００以上パッドを有する半導体素子でも、第１の導電配線層１２Ａのファインパターンを利用して所望の第２の導電配線層１２Ｂまで多層配線構造で延在でき、第２の導電配線層１２Ｂに設けられた外部電極から外部回路への接続が行える。
【００３０】
本発明の特徴は、層間絶縁層１１の材料として熱可塑性樹脂を採用したことにある。本発明の回路装置１０は熱硬化性樹脂から成る封止樹脂１７にて装置全体が支持されている。また、有機性の素材から成る封止樹脂１７と、シリコンである回路素子１３とでは熱膨張係数が大きく異なるので、使用状況下の温度変化により、両者は異なる膨張量を示す。具体的には、封止樹脂１７の熱膨張係数は２０〜６０ｐｐｍ／℃であるのに対し、回路素子１３の熱膨張係数は４ｐｐｍ／℃である。そこで、本実施の形態では、第１の導電配線層１２Ａおよび第２の導電配線層１２Ｂの間に形成される層間絶縁層１１を、高温時に柔軟性を有する熱可塑性樹脂で形成することにより、回路装置１０の内部に内部応力が発生するのを抑制している。具体的には、回路素子１３の下方に位置する層間絶縁層１１は、回路装置１３の膨張量に応じて膨張し、封止樹脂１７の下方に位置する層間絶縁層１１は、封止樹脂１９の膨張量に応じて膨張する。従って、熱応力による回路装置１０の信頼性の低下を防止することができる。
【００３１】
更に、本発明の特徴は、層間絶縁層１１の材料である熱可塑性樹脂として液晶ポリマーを採用した点にある。液晶ポリマーの熱膨張係数は４ｐｐｍ／℃に形成することが可能であり、回路素子１３である半導体素子を形成するシリコンと同等であるので、高温時に於いても層間絶縁層１１が回路素子１３と同じ膨張量を示す。従って、回路素子１３と他の構成要素との間に発生する熱応力を更に緩和することができる。また、液晶ポリマーは、ガスバリヤー性に優れた材料であるので、装置の外部から水分等が内部に侵入するのを防止することができる。
【００３２】
図３を参照して、他の形態の回路装置の構成を説明する。同図に示す回路装置１０は、複数の層間絶縁層１１を介して多層に積層された導電配線層１２と、最上層の導電配線層１２上に固着された回路素子１３と、最上層の導電配線層１２および回路素子１３を被覆する封止樹脂層１７と、導電配線層１２同士を所望の個所で層間絶縁層１１を貫通して接続する多層接続手段１４と、最下層の導電配線層１２の所望個所に設けた外部電極１６とを有し、少なくとも最上層の層間絶縁層１１は熱可塑性樹脂から成ることを特徴としている。ここでは、一実施例として、第１の導電配線層１２Ａ〜第３の導電配線層１２Ｃを有する３層構造の回路装置を説明する。また、導電配線層１２の配線構造以外の構造は、図１に示した回路装置と同様であるので、その説明は割愛する。
【００３３】
多層の配線構造を形成する第１の導電配線層１２Ａ、第２の導電配線層１２Ｂおよび第３の導電配線層１２Ｃは、第１の層間絶縁層１１Ａおよび第２の層間絶縁層１１Ｂを層間に有している。そして、最上層の層間絶縁層である第１の層間絶縁層１１Ａは、熱可塑性樹脂から形成されている。このことから、回路素子１３と封止樹脂層１７の熱膨張係数の違いにより、高温時に両者が異なる膨張率を示しても、第１の層間絶縁層が高温時に於いては柔軟性を有するので、熱応力を緩和することができる。ここで使用する熱可塑性樹脂としては、液晶ポリマーが好ましい。
【００３４】
また、多層の配線層の間に形成される層間絶縁層１１の全てを熱可塑性樹脂で形成することにより、熱応力の緩和の効果を増大させることができる。具体的には、第１の層間絶縁層１２Ａおよび第２の層間絶縁層１２Ｂを熱可塑性で形成することにより、封止樹脂１７と回路素子１３との熱膨張係数の相違に起因する内部応力を抑制できる上に、導電配線層１２と層間絶縁層１１との熱膨張係数の相違に起因する内部応力の発生も抑制することができる。
【００３５】
更にまた、最下層の層間絶縁層である第２の層間絶縁層１１Ｂは熱硬化性樹脂で形成することができる。ここでは、第１の層間絶縁層１１Ａを熱可塑性樹脂で形成し、最下層の絶縁層である第２の層間絶縁層１２Ｂを熱硬化性樹脂で形成している。このように、第２の層間絶縁層１２Ｂを熱硬化性樹脂で形成することにより、熱硬化性樹脂は高温時に於いても軟化しないので、装置全体の剛性を確保することができる。
【００３６】
（回路装置の製造方法を説明する第２の実施の形態）
本発明の回路装置の製造方法について、図４〜図１１を参照して説明する。本実施の形態では、図１に示す回路装置の製造方法を説明する。また、図３に示す回路装置の製造方法は、多層の配線を形成する工程以外の工程は同様である。
【００３７】
本発明の回路装置の製造方法は、第１の導電膜２３と第２の導電膜２４を層間絶縁層２２で接着した絶縁樹脂シート２１を準備する工程と、絶縁樹脂シート２１の所望個所に第１の導電膜２３および層間絶縁層２２に貫通孔３１を形成する工程と、前記貫通孔３１に多層接続手段１４を形成し、第１の導電膜２３と第２の導電膜２４を電気的に接続する工程と、第１の導電膜２３を所望のパターンにエッチングして第１の導電配線層１２Ａを形成する工程と、第１の導電配線層１２Ａ上に電気的に絶縁して回路素子１３を固着する工程と、第１の導電配線層１２Ａおよび回路素子１３を封止樹脂層１７で被覆する工程と、第２の導電膜２４を所望のパターンにエッチングして第２の導電配線層１２Ｂを形成する工程とから構成されている。各工程を以下にて説明する。
【００３８】
本発明の第１の工程は、図４に示すように、第１の導電膜２３と第２の導電膜２４を層間絶縁層２２で接着した絶縁樹脂シート２１を準備することにある。
【００３９】
絶縁シート２１の表面は、実質全域に第１の導電膜２３が形成され、裏面にも実質全域に第２の導電膜２４が形成されるものである。層間絶縁層２２の材料は、液晶ポリマー等の熱可塑性樹脂から成る絶縁材料で成る。また、第１の導電膜２３および第２の導電膜２４は、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で層間絶縁層２２に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。また絶縁シート２１は、キャスティング法で形成されても良い。以下に簡単にその製造方法を述べる。まず平膜状の第１の導電膜２３の上に糊状の熱可塑性樹脂を塗布し、また平膜状の第２の導電膜２４の上にも糊状の熱可塑性樹脂を塗布する。そして両者の熱可塑性樹脂を半硬化させた後に貼り合わせると絶縁シート２１ができあがる。
【００４０】
ペースト状のものを塗ってシートとするキャスティング法の場合、その膜厚は、１０μｍ〜１００μｍ程度である。またシートとして形成する場合、市販のものは２５μｍが最小の膜厚である。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Ｓｉ、酸化アルミニウム、窒化Ａｌ、Ｓｉカーバイド、窒化ボロン等が考えられる。
【００４１】
本発明の第２の工程は、図５に示す如く、絶縁シート２１の所望個所に第１の導電膜２３および層間絶縁層２２に貫通孔３１を形成し、第２の導電膜２４を選択的に露出することにある。
【００４２】
第１の導電膜２３の貫通孔３１を形成する部分だけを露出してホトレジストで全面を被覆する。そしてこのホトレジストを介して第１の導電膜２３をエッチングする。第１の導電膜２３はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いてケミカルエッチングを行う。貫通孔３１の開口径は、ホトリソグラフィーの解像度により変化するが、ここでは５０〜１００μｍ程度である。またこのエッチングの際に、第２の導電膜２４は接着性のシート等でカバーしてエッチング液から保護する。しかし第２の導電膜２４自体が十分に厚く、エッチング後にも平坦性が維持できる膜厚であれば、少々エッチングされても構わない。
【００４３】
続いて、ホトレジストを取り除いた後、第１の導電膜２３をマスクにして、レーザーにより貫通孔３１の真下の層間絶縁層２２を取り除き、貫通孔３１の底に第２の導電膜２４を露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００４４】
本発明の第３の工程は、図６に示す如く、貫通孔３１に多層接続手段１４を形成し、第１の導電膜２３と第２の導電膜２４を電気的に接続することにある。
【００４５】
貫通孔３１を含む第１の導電膜２３全面に第２の導電膜２４と第１の導電膜２３の電気的接続を行う多層接続手段１４であるメッキ膜を形成する。このメッキ膜は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約２μｍのＣｕを少なくとも貫通孔３１を含む第１の導電膜２３全面に形成する。これにより第１の導電膜２３と第２の導電膜２４が電気的に導通するため、再度この第１および第２導電膜３，４を電極にして電解メッキを行い、約２０μｍのＣｕをメッキする。これにより貫通孔３１はＣｕで埋め込まれ、多層接続手段１４が形成される。またメッキ膜は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【００４６】
次に、同図を参照して、第１の導電膜２３を所望のパターンにエッチングして第１の導電配線層１２Ａを形成する。第１の導電膜２３上に所望のパターンのホトレジストで被覆し、図２に示すような配線を形成する場合は、ボンディングパッド部およびそこから中央に延在される第１の導電配線層１２Ａをケミカルエッチングにより形成する。第１の導電膜２３はＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。
【００４７】
続いて、図７を参照して、第１の導電配線層１２Ａのボンディングパッドとなる部分を露出して他の部分をオーバーコート樹脂１８で被覆する。オーバーコート樹脂１８は溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させる。または、樹脂から成るドライフィルムを貼り付ける。ここで使用する樹脂としては、熱硬化性樹脂または熱可塑性樹脂を使用することができる。また、オーバーコート樹脂１８の材料としては感光性の樹脂または非感光性の樹脂を使用することができる。更に、ボンディングパッドとなる箇所の導電配線層を露出させるために、その上部のオーバーコート樹脂は部分的に除去される。
【００４８】
次に、図８に示す如く、ボンディングパッド上にはボンディング性を考慮して、Ａｕ、Ａｇ等のメッキ膜が形成される。このメッキ膜はオーバーコート樹脂１８をマスクとしてボンディングパッド上に選択的に無電界メッキで付着されるか、また第２の導電膜２４を電極として電界メッキで付着される。
【００４９】
本発明の第４の工程は、図９に示す如く、第１の導電配線層１２Ａ上に電気的に絶縁して回路素子１３を固着することにある。
【００５０】
回路素子１３は、ここでは半導体素子であり、ベアチップのままオーバーコート樹脂１８上に絶縁性接着樹脂等を介してダイボンドされる。回路素子１３とその下の第１の導電配線層１２Ａとはオーバーコート樹脂１８で電気的に絶縁されるので、第１の導電配線層１２Ａは回路素子１３の下でも自由に配線でき、多層配線構造を実現できる。
【００５１】
また、回路素子１３の各電極パッドは周辺に設けた第１の導電配線層１２Ａの一部であるボンデイングパッド１０に金属細線１５で接続されている。回路素子１３はフェイスダウンで実装されても良い。この場合、回路素子１３の各電極パッド表面に半田ボールやバンプが設けられ、第１の導電配線層１２Ａの表面には半田ボールの位置に対応した部分にボンディングパッドと同様の電極が設けられる。
【００５２】
本発明の第５の工程は、図１０に示す如く、第１の導電配線層１２Ａおよび回路素子１３を封止樹脂層１７で被覆することにある。
【００５３】
絶縁シート２１は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。本発明では、熱可塑性樹脂を用いたトランスファーモールドで樹脂封止をおこなっている。
【００５４】
図１０（Ａ）を参照して、本工程では、モールドキャビティーの下金型に絶縁シート２１はフラットで当接される必要があるが、厚い第２の導電膜２４がこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂層１７の収縮が完全に完了するまで、第２の導電膜２４によってパッケージの平坦性を維持している。すなわち、本工程までの絶縁シート２１の機械的支持の役割は第２の導電膜２４により担われている。
【００５５】
図１０（Ｂ）を参照して、更に本工程では、絶縁シート２１上にマトリックス状に多数個の回路素子１３が固着されたブロックを形成しており、このブロックが１つのモールド金型で共通モールドされる。同図では、１枚の絶縁シート２１に複数個（ここでは４個）のブロックが離間して設けられ、各ブロックが１つの封止樹脂層１７で樹脂封止されている。従って、１つの金型を用いて多数個の回路装置をモールドすることが可能となり、製造される回路装置の大きさや形状に応じて金型を新たに作成するコストを省くことが可能となり、更に、使用する樹脂量を削減することができる。
【００５６】
本発明の第６の工程は、図１１に示す如く、第２の導電膜２４を所望のパターンにエッチングして第２の導電配線層１２Ｂを形成することにある。
【００５７】
第２の導電膜２４は、所望のパターンのホトレジストで被覆し、ケミカルエッチングで第２の導電配線層１２Ｂを形成する。例えば、第２の導電配線層１２Ｂは図２に示すように一定の間隔で配列され、個々は第１の導電配線層１２Ａと多層接続手段１４を介して電気的に接続されて多層配線構造を実現している。
【００５８】
次に、第２の導電配線層１５は外部電極１６を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂１８で大部分を被覆する。次に半田のリフローによりこの露出部分に外部電極１６を同時に形成する。最後に、絶縁シート２１には回路装置が多数マトリックス状に形成されているので、封止樹脂層１７および絶縁シート２１をダイシングしてそれらを個々の回路装置に分離する。上記の工程により、図１に示す回路装置の製造は行われる。
【００５９】
本発明によれば、以下に示すような効果を奏することができる。
【００６０】
第１に、多層配線を形成する層間絶縁層１１を熱可塑性樹脂で形成することにより、使用状況下の温度上昇に起因した、熱硬化性樹脂から成る封止樹脂層１７と回路素子１３との熱膨張係数の差異により、高温時に内部応力が発生するのを防止することができる。
【００６１】
第２に、熱可塑性樹脂からなる層間絶縁層１１を液晶ポリマーで形成することにより、水分等が回路装置内に侵入するのを防止することができる。
【００６２】
第３に、２層以上の層間絶縁層１１を用いる場合に於いて、最上層の層間絶縁層１１を熱可塑性樹脂で形成して、最下層の層間絶縁層１１を熱硬化性樹脂で形成することにより、高温時の内部応力を抑制することができ、更に、装置全体の剛性を確保することができる。
【００６３】
【発明の効果】
本発明に依れば、各導電配線層を絶縁する層間絶縁層を熱可塑性樹脂で形成することにより、高温時に於いて層間絶縁層が応力緩和・緩衝材として機能し、回路装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】 本発明の回路装置を説明する断面図（Ａ）、断面図（Ｂ）、断面図（Ｃ）である。
【図２】 本発明の回路装置を説明する平面図である。
【図３】 本発明の回路装置を説明する断面図である。
【図４】 本発明の回路装置の製造方法を説明する断面図である。
【図５】 本発明の回路装置の製造方法を説明する断面図である。
【図６】 本発明の回路装置の製造方法を説明する断面図である。
【図７】 本発明の回路装置の製造方法を説明する断面図である。
【図８】 本発明の回路装置の製造方法を説明する断面図である。
【図９】 本発明の回路装置の製造方法を説明する断面図である。
【図１０】 本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図１１】 本発明の回路装置の製造方法を説明する断面図である。
【図１２】 従来の半導体装置を説明する図である。
【図１３】 従来の半導体装置を説明する図である。
【符号の説明】
１０ 回路装置
１１ 層間絶縁層
１１Ａ 第１の層間絶縁層
１１Ｂ 第２の層間絶縁層
１２Ａ 第１の導電配線層
１２Ｂ 第２の導電配線層
１２Ｃ 第３の導電配線層
１３ 回路素子
１４ 多層接続手段
１５ 金属細線
１６ 外部電極
１７ 封止樹脂層
１８ オーバーコート樹脂

Claims (9)

  1. 複数の層間絶縁層を介して多層に積層された導電配線層と、最上層の前記導電配線層と電気的に接続された回路素子と、前記回路素子を被覆する封止樹脂層と、前記導電配線層同士を所望の個所で前記層間絶縁層を貫通して接続する多層接続手段とを有し、
    前記複数の層間絶縁層のうち、最上層の前記層間絶縁層は熱可塑性樹脂から成り、
    前記最上層の層間絶縁層よりも下層の前記層間絶縁層は熱硬化性樹脂から成ることを特徴とする回路装置。
  2. 前記熱可塑性樹脂は、液晶ポリマーであることを特徴とする請求項１記載の回路装置。
  3. 前記複数の層間絶縁層のうち、最下層の前記層間絶縁層は、熱硬化性樹脂から成ることを特徴とする請求項１または請求項２記載の回路装置。
  4. 前記回路素子は半導体素子であることを特徴とする請求項１から請求項３の何れかに記載の回路装置。
  5. 前記回路素子は、フェイスダウンで実装される半導体素子であることを特徴とする請求項１から請求項３の何れかに記載の回路装置。
  6. 前記回路素子の発熱により、前記封止樹脂層および前記回路素子は異なる膨張量で膨張し、前記層間絶縁層が軟化することにより、内部に発生する熱応力を吸収することを特徴とする請求項１から請求項５の何れかに記載の回路装置。
  7. 前記封止樹脂層は、熱硬化性樹脂から成ることを特徴とする請求項１から請求項６の何れかに記載の回路装置。
  8. 前記多層に積層された導電配線層のうち、最下層の前記導電配線層に外部電極を設けることを特徴とする請求項１から請求項７の何れかに記載の回路装置。
  9. 前記多層に積層された導電配線層のうち、最下層の前記導電配線層を被覆するオーバーコート樹脂を更に具備し、
    前記オーバーコート樹脂は、熱硬化性樹脂から成ることを特徴とする請求項１から請求項８の何れかに記載の回路装置。
JP2002352138A 2002-12-04 2002-12-04 回路装置 Expired - Fee Related JP4073305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002352138A JP4073305B2 (ja) 2002-12-04 2002-12-04 回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002352138A JP4073305B2 (ja) 2002-12-04 2002-12-04 回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007210247A Division JP2008028406A (ja) 2007-08-10 2007-08-10 半導体素子実装用の多層基板及び半導体素子実装多層基板

Publications (2)

Publication Number Publication Date
JP2004186458A JP2004186458A (ja) 2004-07-02
JP4073305B2 true JP4073305B2 (ja) 2008-04-09

Family

ID=32753838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002352138A Expired - Fee Related JP4073305B2 (ja) 2002-12-04 2002-12-04 回路装置

Country Status (1)

Country Link
JP (1) JP4073305B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法

Also Published As

Publication number Publication date
JP2004186458A (ja) 2004-07-02

Similar Documents

Publication Publication Date Title
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
US7405486B2 (en) Circuit device
US7229856B2 (en) Method of manufacturing electronic part packaging structure
US8536691B2 (en) Semiconductor device and method for manufacturing the same
TWI452661B (zh) 線路直接連接晶片之封裝結構
JP5079475B2 (ja) 電子部品実装用パッケージ
KR100727540B1 (ko) 반도체 장치 및 그 제조 방법
US8785256B2 (en) Method of manufacturing semiconductor package
US7413975B2 (en) Interconnect substrate, semiconductor device, methods of manufacturing the same, circuit board, and electronic equipment
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP4606849B2 (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
US20130088841A1 (en) Substrate with built-in functional element
JP2001156212A (ja) 樹脂封止型半導体装置及びその製造方法
US20080230892A1 (en) Chip package module
JP4107952B2 (ja) 回路装置の製造方法
JPWO2006093191A1 (ja) 半導体パッケージ及びその製造方法
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
KR101811945B1 (ko) 반도체 패키지 및 이를 제조하는 방법
US20030054659A1 (en) Method for fabricating a circuit device
JP2005277355A (ja) 回路装置
JP4073305B2 (ja) 回路装置
US9711445B2 (en) Package substrate, package structure including the same, and their fabrication methods
JP4642061B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110201

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140201

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees