JP4107952B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP4107952B2
JP4107952B2 JP2002352141A JP2002352141A JP4107952B2 JP 4107952 B2 JP4107952 B2 JP 4107952B2 JP 2002352141 A JP2002352141 A JP 2002352141A JP 2002352141 A JP2002352141 A JP 2002352141A JP 4107952 B2 JP4107952 B2 JP 4107952B2
Authority
JP
Japan
Prior art keywords
wiring layer
circuit device
conductive wiring
conductive
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002352141A
Other languages
English (en)
Other versions
JP2004186461A (ja
Inventor
良輔 臼井
秀樹 水原
優助 五十嵐
則明 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002352141A priority Critical patent/JP4107952B2/ja
Priority to US10/724,918 priority patent/US6953712B2/en
Priority to CNB2003101195850A priority patent/CN1235276C/zh
Priority to CNB2005101193267A priority patent/CN100403500C/zh
Publication of JP2004186461A publication Critical patent/JP2004186461A/ja
Priority to US11/207,293 priority patent/US7364941B2/en
Application granted granted Critical
Publication of JP4107952B2 publication Critical patent/JP4107952B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8591—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85913—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は回路装置の製造方法に関し、特に、プラズマを用いて回路装置を構成する要素同士の密着を向上させる回路装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＩＣパッケージは携帯機器や小型・高密度実装機器への採用が進み、従来のＩＣパッケージとその実装概念が大きく変わろうとしている。絶縁樹脂シートの一例としてフレキシブルシートであるポリイミド樹脂シートを採用した半導体装置に関する技術がある（例えば、特許文献１参照）。
【０００３】
図１３は、フレキシブルシート５０をインターポーザー基板として採用する半導体装置を示すものである。図１３（Ａ）はこの半導体装置の平面図であり、図１３（Ｂ）は、図１３（Ａ）のＡ−Ａ線における断面図である。以下にてこの半導体装置の製造方法を説明する。
【０００４】
先ず、フレキシブルシート５０の上には、接着剤を介して銅箔パターン５１が貼り合わされて用意されている。この銅箔パターン５１は、実装される半導体素子がトランジスタ、ＩＣにより、そのパターンが異なるが、一般には、ボンディングパッド５１Ａ、アイランド５１Ｂが形成されている。また符号５２は、フレキシブルシート５０の裏面から電極を取り出すための開口部であり、前記銅箔パターン５１が露出している。続いて、このフレキシブルシート５０は、ダイボンダーに搬送され、半導体素子５３が実装される。その後、このフレキシブルシート５０は、ワイヤーボンダーに搬送され、ボンディングパッド５１Ａと半導体素子５３のパッドが金属細線５４で電気的に接続されている。
【０００５】
最後に、図１３（Ａ）の如く、フレキシブルシート５０の表面に封止樹脂層５５が設けられて封止される。ここでは、ボンディングパッド５１Ａ、アイランド５１Ｂ、半導体素子５３および金属細線５４を被覆するようにトランスファーモールドされる。その後、図１３（Ｂ）に示すように、半田や半田ボール等の接続手段５６が設けられ、半田リフロー炉を通過することで開口部５２を介してボンディングパッド５１Ａと融着した球状の半田５６が形成される。その後、フレキシブルシート５０には、半導体素子５３がマトリックス状に形成されるため、ダイシングされ、個々に分離される。
【０００６】
しかしながら、図１３を参照して説明した半導体装置の製造方法は、フレキシブルシート５０を採用しているために、様々な問題を有していた。即ち、フレキシブルシート５０自身が有る程度の厚みを有しているので装置の薄型化に限界があり、製造工程に於いてフレキシブルシート５０にクラックが発生したり、フレキシブルシート５０に反りが発生してしまうという数々の問題を有していた。
【０００７】
上記のような問題を解決するために、フレキシブルシート５０等のようなインターポーザー基板を不要にした薄型の回路装置およびその製造方法が提案されている（例えば特許文献２を参照）。
【０００８】
図１４を参照して、この回路装置６０の概要を説明する。回路装置６０は、フレキシブルシート等のインターポーザを不要にして構成されている。そして、絶縁樹脂６２の表裏にシート状に接着された導電膜をエッチングすることにより、第１の導電配線層６３および第２の導電配線層６４から成る多層配線構造が実現されている。第１の導電配線層６３および第２の導電配線層６４は、層間絶縁層６２により絶縁され、多層接続手段７２により所望の箇所で電気的に接続されている。また、第２の導電配線層６４の所望の箇所には外部電極７４が形成され、これは実装基板等との接続電極となる。第１の導電配線層６３上には、オーバーコート樹脂７６がパッドとなる箇所を除いて塗布されており、絶縁性接着剤６８を介して半導体素子６７が固着されており、半導体素子６７の電極と第１の導電配線層６３とは金属細線７１により電気的に接続されている。封止樹脂層７３は、半導体素子６７および金属細線７１を封止して全体の機械的な支持を行う働きを有する。
【０００９】
上記した回路装置６０は、フレキシブルシート等のインターポーザを不要にして構成されており、このことにより、装置全体が薄型化されている等の利点を有する。
【００１０】
また、金属から成るパターンの表面に付着した汚染物質の除去等を行う技術として、プラズマ照射の技術がある。図１５を参照して、半導体装置が実装されたリードフレームにプラズマを照射して、表面に付着した汚染物質を除去する方法を説明する。
【００１１】
図１５（Ａ）を参照して、リードフレームの加工を行う工程および素子の実装工程等を経たリードフレーム１１０の構成を説明する。ランド状に形成されたアイランド１１４には半導体素子１１２が実装され、アイランド１１４を囲むように多数個のリード１１１が設けられている。また、リード１１１は半導体素子１１２の表面に設けた電極に対応しており、金属細線１１３を介して各電極はリードと電気的に接続されている。
【００１２】
図１５（Ｂ）を参照して、プラズマ照射を行う工程を説明する。先ず、密閉された容器内部にリードフレーム１１０を載置する。次に、容器内部にガスを導入して、放電によりプラズマガスを生成する。そしてプラズマガス中に存在するラジカルまたはイオンが、リードフレーム１１０の表面に衝突することによりリードフレーム１１０表面の洗浄が行われる。
【００１３】
【特許文献１】
特開２０００−１３３６７８号公報（第５頁、第２図）
【特許文献２】
特願２００１−１８５４２０（第１図）
【００１４】
【発明が解決しようとする課題】
しかしながら、上記した回路装置６０では、第１の導電配線層を被覆するオーバーコート樹脂７６と封止樹脂層７３との密着性が充分でなく、使用状況下の温度変化により発生する熱応力により、両者の界面にクラックが発生してしまう問題があった。更にオーバーコート樹脂７６と封止樹脂層７３との界面から外気に含まれる水分等が回路装置内部に進入してしまう等の問題もあった。
【００１５】
また、図１５に示したようなプラズマ照射によるリードフレームの洗浄方法では、アイランド１１４やリード１１１が形成されるように複雑な形状に加工されているため、プラズマ照射によりリードフレーム１１０に局所的な電位の増加が発生する。このことから、リードフレームの局所的な電位差により、金属細線１１３を介して半導体素子１１２に電流が流れ込み、半導体素子表面に形成されたＣＭＯＳ等の素子が破壊されてしまう問題があった。更に、プラズマ照射の工程でリードフレーム１１０が高温となることから、リードが変形して、金属細線１１３が断線してしまう問題があった。
【００１６】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、プラズマ照射を用いて、回路装置を構成する要素同士の密着力を向上させる回路装置の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明の回路装置の製造方法は、第１導電膜および第２導電膜を層間絶縁層を介して積層する工程と、前記第１導電膜を選択的に除去して第１導電配線層を形成する工程と、前記層間絶縁層に貫通孔を形成して前記貫通孔に接続手段を形成することにより前記第１導電配線層と前記第２導電膜を電気的に接続する工程と、パッドとなる箇所を露出させて前記第１導電配線層を樹脂膜により被覆する工程と、回路素子を固着して前記第１導電配線層の前記パッドと電気的に接続する工程と、前記樹脂膜の表面にプラズマを照射して、前記樹脂膜の表面を粗化する工程と、粗化された前記樹脂膜の表面および前記回路素子を被覆するように樹脂層を形成する工程とを有し、前記プラズマの照射後に、前記第２導電膜を選択的に除去することにより、第２導電配線層を形成することを特徴とする。
【００１９】
【発明の実施の形態】
本発明の回路装置の製造方法は、層間絶縁層２２を介して多層に積層された導電膜２３を設ける工程と、表面の導電膜２３を選択的に除去して導電配線層１２を形成する工程と、層間絶縁層２２に貫通孔３１を形成して貫通孔３１に接続手段１４を形成することにより導電配線層１２と裏面の導電膜２３を電気的に接続する工程と、回路素子１３を固着して裏面の導電配線層１２と電気的に接続する工程と、回路素子１３も含めて導電配線層１２にプラズマを照射する工程と、回路素子１３を被覆するように封止樹脂層１７を形成する工程とを有する。
このような各工程を以下にて説明する。
【００２０】
本発明の第１の工程は、図１から図３に示すように、層間絶縁層２２を介して多層に積層された導電膜２３を用意し、導電膜２３を選択的に除去して導電配線層１２を形成し、層間絶縁層２２に貫通孔３１を形成して貫通孔３１に接続手段１４を形成することにより導電配線層１２と導電膜２３を電気的に接続する工程である。
【００２１】
本工程では、先ず、第１の導電膜２３Ａおよび第２の導電膜２３Ｂが層間絶縁層２２を介して積層された絶縁シート２１を設ける。ここで、層間絶縁層２２の材料としては、例えば、ガラスエポキシ樹脂、レジン系樹脂または液晶ポリマーが挙げられる。絶縁シート２１の表面は、実質全域に第１の導電膜２３Ａが形成され、裏面にも実質全域に第２の導電膜２３Ｂが形成されるものである。層間絶縁層２２の材料は、熱可塑性樹脂または熱硬化性樹脂を採用することができる。また、第１の導電膜２３Ａおよび第２の導電膜２３Ｂは、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で層間絶縁層２２に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。また絶縁シート２１は、キャスティング法で形成されても良い。以下に簡単にその製造方法を述べる。まず平膜状の第１の導電膜２３Ａの上に糊状の絶縁性樹脂を塗布し、また平膜状の第２の導電膜２３Ｂの上にも糊状の絶縁性樹脂を塗布する。そして両者の樹脂を半硬化させた後に貼り合わせると絶縁シート２１ができあがる。
【００２２】
ペースト状のものを塗ってシートとするキャスティング法の場合、その膜厚は、１０μｍ〜１００μｍ程度である。またシートとして形成する場合、市販のものは２５μｍが最小の膜厚である。また熱伝導性が考慮され、中にフィラーが混入されても良い。材料としては、ガラス、酸化Ｓｉ、酸化アルミニウム、窒化Ａｌ、Ｓｉカーバイド、窒化ボロン等が考えられる。
【００２３】
図２を参照して、次に、絶縁シート２１の所望個所に第１の導電膜２３Ａおよび層間絶縁層２２に貫通孔３１を形成し、第２の導電膜２３Ｂを選択的に露出させる。具体的には、第１の導電膜２３Ａの貫通孔３１を形成する部分だけを露出してホトレジストで全面を被覆する。そしてこのホトレジストを介して第１の導電膜２３Ａをエッチングする。第１の導電膜２３ＡはＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いてケミカルエッチングを行う。貫通孔３１の開口径は、ホトリソグラフィーの解像度により変化するが、ここでは５０〜１００μｍ程度である。またこのエッチングの際に、第２の導電膜２３Ｂは接着性のシート等でカバーしてエッチング液から保護する。しかし第２の導電膜２３Ｂ自体が十分に厚く、エッチング後にも平坦性が維持できる膜厚であれば、少々エッチングされても構わない。
【００２４】
続いて、ホトレジストを取り除いた後、第１の導電膜２３Ａをマスクにして、レーザーにより貫通孔３１の真下の層間絶縁層２２を取り除き、貫通孔３１の底に第２の導電膜２３Ｂを露出させる。レーザーとしては、炭酸ガスレーザーが好ましい。またレーザーで絶縁樹脂を蒸発させた後、開口部の底部に残査がある場合は、過マンガン酸ソーダまたは過硫酸アンモニウム等でウェットエッチングし、この残査を取り除く。
【００２５】
図３を参照して、次に、貫通孔３１を含む第１の導電膜２３Ａ全面に第２の導電膜２３Ｂと第１の導電膜２３Ａの電気的接続を行う多層接続手段１４であるメッキ膜を形成する。このメッキ膜は無電解メッキと電解メッキの両方で形成され、ここでは、無電解メッキにより約２μｍのＣｕを少なくとも貫通孔３１を含む第１の導電膜２３Ａ全面に形成する。これにより第１の導電膜２３Ａと第２の導電膜２３Ｂが電気的に導通するため、再度この第１および第２導電膜２３Ａ、２３Ｂを電極にして電解メッキを行い、約２０μｍのＣｕをメッキする。これにより貫通孔３１はＣｕで埋め込まれ、多層接続手段１４が形成される。またメッキ膜は、ここではＣｕを採用したが、Ａｕ、Ａｇ、Ｐｄ等を採用しても良い。またマスクを使用して部分メッキをしても良い。
【００２６】
次に、図３を参照して、第１の導電膜２３Ａを所望のパターンにエッチングして第１の導電配線層１２Ａを形成する。第１の導電膜２３Ａ上に所望のパターンのホトレジストで被覆し、図１１に示すような配線を形成する場合は、ボンディングパッド部およびそこから中央に延在される第１の導電配線層１２Ａをケミカルエッチングにより形成する。第１の導電膜２３ＡはＣｕを主材料とするものであるので、エッチング液は、塩化第２鉄または塩化第２銅を用いれば良い。
【００２７】
本発明の第２の工程は、図４および図５に示す如く、パッドとなる箇所を露出させて表面の導電配線層１２をオーバーコート樹脂１８で被覆する工程である。図４を参照して、オーバーコート樹脂１８は溶剤で溶かしたエポキシ樹脂等をスクリーン印刷で付着し、熱硬化させる。または、樹脂から成るドライフィルムを貼り付ける。ここで使用する樹脂としては、熱硬化性樹脂または熱可塑性樹脂を使用することができる。また、オーバーコート樹脂１８の材料としては感光性の樹脂または非感光性の樹脂を使用することができる。更に、ボンディングパッドとなる箇所の導電配線層を露出させるために、その上部のオーバーコート樹脂は部分的に除去される。
次に、図５に示す如く、ボンディングパッド上にはボンディング性を考慮して、Ａｕ、Ａｇ等のメッキ膜が形成される。このメッキ膜はオーバーコート樹脂１８をマスクとしてボンディングパッド上に選択的に無電界メッキで付着されるか、また第２の導電膜２３Ｂを電極として電界メッキで付着される。
【００２８】
本発明の第３の工程は、図６を参照して、オーバーコート樹脂１８上に回路素子１３を固着して導電配線層１２と電気的に接続する工程である。
【００２９】
回路素子１３は、ここでは半導体素子であり、ベアチップのままオーバーコート樹脂１８上に絶縁性接着樹脂等を介してダイボンドされる。回路素子１３とその下の第１の導電配線層１２Ａとはオーバーコート樹脂１８で電気的に絶縁されるので、第１の導電配線層１２Ａは回路素子１３の下でも自由に配線でき、多層配線構造を実現できる。
【００３０】
また、回路素子１３の各電極パッドは周辺に設けた第１の導電配線層１２Ａの一部であるボンデイングパッドに金属細線１５で接続されている。ここで、回路素子１３はフェイスダウンで実装されても良い。この場合、回路素子１３の各電極パッド表面に半田ボールやバンプが設けられ、第１の導電配線層１２Ａの表面には半田ボールの位置に対応した部分にボンディングパッドと同様の電極が設けられる。
【００３１】
本発明の第４の工程は、図７を参照して、回路素子１３も含めてオーバーコート樹脂１８の表面にプラズマを照射し、オーバーコート樹脂１８にチャージアップされる電圧を導電配線層１２から導電膜２３を介して逃がしながらオーバーコート樹脂１８の表面を粗化する工程である。図７（Ａ）はプラズマ洗浄を行う概要を示す図であり、図７（Ｂ）は１つの搭載部１５にプラズマ照射を行う様子を示す断面図である。
【００３２】
図７（Ａ）を参照して、プラズマ洗浄機３０は、密閉容器３４の内部に設けた上段電極３１と、上段電極３１に対向して設けられて上部に絶縁シート２１が載置される下段電極３１とを有している。また、ガスを容器内部に供給する注入口３５と、その排気を行う排気口３６が設けられている。上段電極３１と下段電極３２のどちらかは、高周波電源と接続されており、電源と接続されない電極は接地されている。
【００３３】
導電箔表面の汚染物質を行うプラズマ洗浄は、化学的エッチングと物理的エッチングの２つの方法がある。化学的エッチングにはＤＰ（Direct Plazma）またはＰＥ（Plazma Etching）が含まれ、ガスとして酸素を使用することができる。物理・化学的エッチングにはＲＩＥ（Reactive Ion Etching）が含まれ、ガスとしてアルゴン、ネオンまたはヘリウム等の不活性ガスを使用することができる。化学的エッチングでは化学的効果を使用して有機物の汚染物質の除去および表面の粗化をすることができ、物理的エッチングではスパッタ効果で有機物および無機物の汚染物質の除去および表面の粗化を行うことができる。本発明では、どちらの手法も用いることが可能である。また、オゾンを用いてプラズマ照射を行うことも可能である。
【００３４】
図７（Ｂ）を参照して、プラズマによる表面粗化の詳細を説明する。本発明では、プラズマの照射は、絶縁シート２１の全域に渡って行われる。具体的には、放電により生成されたプラズマ３３の中のイオンを、絶縁シート２１の表面全域に衝突させている。従って、オーバーコート樹脂１８、回路素子１３および金属細線１５にイオンが衝突して、それらの表面には微細な凹凸が形成されて粗化される。また、それらの表面に付着した有機性または無機性の汚染物質は除去される。
【００３５】
また、第１の導電配線層１２Ａは、最下層の導電膜である第２の導電膜２３Ｂにより電気的に一体となっている。従って、プラズマの影響下に晒されても、オーバーコート樹脂１８に蓄積される電荷により発生する電圧は、第１の導電配線層１２Ａおよび第２の導電膜を介して外部に逃がされる。このことから、回路素子１３が電圧破壊し易いＣＭＯＳ等であっても、回路素子１３に与えるダメージを最小に抑制することができる。
【００３６】
また、アルゴンを用いるＲＩＥによりプラズマ照射を行う場合は、アルゴンのイオンエネルギーを４０ｅＶ〜１００ｅＶの範囲に成るように設定する。このことにより、表面の付着物は除去され、表面の適度な粗化と洗浄化を行うことができる。
【００３７】
更にまた、上記したＤＰとＲＩＥを組み合わせてプラズマ照射を行うこともできる。この場合は、酸素ガスを用いたＤＰを行った後に、不活性ガスを用いたＲＩＥを行う。このことにより、ＤＰを行うことにより表面に形成された酸化膜をＲＩＥにより適度に除去することができる。
【００３８】
絶縁シート２１は、最下層の第２の導電膜２３Ｂにより機械的に支持されている。従って、本工程により、絶縁シート２１が加熱されても、絶縁シート２１は均一に熱膨張を行うので、第１の導電配線層１２Ａの局所的な熱膨張や変形は防止される。従って、第１の導電配線層１２Ａの膨張や変形による金属細線１５の折れ曲がりや断線を抑止することができる。
【００３９】
第１の導電配線層１２Ａがオーバーコート樹脂１８で被覆された状態でプラズマ照射を行うことの利点を説明する。第１の導電配線層１２Ａはその角部も含めて、オーバーコート樹脂１８により被覆されている。従って、プラズマ照射を行うことにより、第１の導電配線層１２Ａの角部からスパークが発生するのを防止することができる。このことから、スパークの集中により、導電配線層１２Ａの材料である銅が蒸散してしまうのを防止することができる。更に、蒸散した材料により、プラズマ洗浄機３０内が汚染されてしまうのを防止することもできる。
【００４０】
本発明の第５の工程は、図８を参照して、回路素子１３およびオーバーコート樹脂１８の表面を被覆するように封止樹脂層１７を形成する工程である。
【００４１】
絶縁シート２１は、モールド装置にセットされて樹脂モールドを行う。モールド方法としては、トランスファーモールド、インジェクションモールド、塗布、ディピング等でも可能である。本発明では、熱可塑性樹脂を用いたトランスファーモールドで樹脂封止をおこなっている。オーバーコート樹脂１８は前工程でその表面が粗化されているので、オーバーコート樹脂１８の表面と封止樹脂層１７との密着性は向上される。
【００４２】
また、図８（Ａ）を参照して、本工程では、モールドキャビティーの下金型に絶縁シート２１はフラットで当接される必要があるが、厚い第２の導電膜２３Ｂがこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂層１７の収縮が完全に完了するまで、第２の導電膜２３Ｂによってパッケージの平坦性を維持している。すなわち、本工程までの絶縁シート２１の機械的支持の役割は第２の導電膜２３Ｂにより担われている。
【００４３】
図８（Ｂ）を参照して、更に本工程では、絶縁シート２１上にマトリックス状に多数個の回路素子１３が固着されたブロックを形成しており、このブロックが１つのモールド金型で共通モールドされる。同図では、１枚の絶縁シート２１に複数個（ここでは４個）のブロックが離間して設けられ、各ブロックが１つの封止樹脂層１７で樹脂封止されている。従って、１つの金型を用いて多数個の回路装置をモールドすることが可能となり、製造される回路装置の大きさや形状に応じて金型を新たに作成するコストを省くことが可能となり、更に、使用する樹脂量を削減することができる。
【００４４】
更に、本工程では、モールドキャビティーの下金型に絶縁シート２１はフラットで当接される必要があるが、厚い第２の導電膜２３Ｂがこの働きをする。しかもモールドキャビティーから取り出した後も、封止樹脂層層１７の収縮が完全に完了するまで、第２の導電膜２３Ｂによってパッケージの平坦性を維持している。すなわち、本工程までの絶縁シート２１の機械的支持の役割は第２の導電膜２３Ｂにより担われている。
【００４５】
本発明の第６の工程は、図９を参照して、第２の導電膜２３Ｂを選択的に除去することにより、第２の導電配線層１２Ｂを形成することにある。
【００４６】
第２の導電膜２３Ｂは、所望のパターンのホトレジストで被覆し、ケミカルエッチングで第２の導電配線層１２Ｂを形成する。例えば、第２の導電配線層１２Ｂは図１１に示すように一定の間隔で配列され、個々は第１の導電配線層１２Ａと多層接続手段１４を介して電気的に接続されて多層配線構造を実現している。
【００４７】
次に、第２の導電配線層１５は外部電極１６を形成する部分を露出して溶剤で溶かしたエポキシ樹脂等をスクリーン印刷してオーバーコート樹脂１８で大部分を被覆する。次に半田のリフローによりこの露出部分に外部電極１６を同時に形成する。最後に、絶縁シート２１には回路装置が多数マトリックス状に形成されているので、封止樹脂層層１７および絶縁シート２１をダイシングしてそれらを個々の回路装置に分離する。
【００４８】
また、第２の導電膜２３Ｂは全面的に除去することも可能である。この場合は、層間絶縁層１１の裏面から多層接続手段１４が露出し、露出した多層接続手段１４に外部電極が形成される。
【００４９】
図１０および図１１を参照して、上記した工程で製造される回路装置１０の構成を説明する。回路装置１０は、層間絶縁層１１を介して積層された第１の導電配線層１２Ａおよび第２の導電配線層１２Ｂと、前記第１の導電配線層１２Ａを被覆するオーバーコート樹脂１８と、オーバーコート樹脂１８上に固着されて第１の導電配線層１２Ａと電気的に接続される回路素子１３と、回路素子１３を被覆する封止樹脂層層１７と、前記両導電配線層１２同士を所望の個所で層間絶縁層１１を貫通して接続する多層接続手段１４と、第２の導電配線層１２Ｂの所望個所に設けた外部電極１６とから成る構成と成っている。このような構成要素を以下にて説明する。
【００５０】
第１の導電配線層１２Ａおよび第２の導電配線層１２Ｂは、層間絶縁層１１の表裏に形成された導電膜をエッチングすることにより形成されている。導電膜の材料は、好ましくは、Ｃｕを主材料とするもの、または公知のリードフレームの材料であり、メッキ法、蒸着法またはスパッタ法で層間絶縁層１１に被覆されたり、圧延法やメッキ法により形成された金属箔が貼着されても良い。また、第１の導電配線層１２Ａおよび第２の導電配線層１２Ｂは、オーバーコート樹脂１８で被覆されている。
【００５１】
層間絶縁層１１は、第１の導電配線層１２Ａと第２の導電配線層１２Ｂとを絶縁する働きを有し、両導電配線層１２の間の層として設けられている。層間絶縁層１１の材料としては、高温時に軟化する特性を有する熱可塑性樹脂または熱硬化性樹脂が採用される。
【００５２】
オーバーコート樹脂１８は、熱硬化性樹脂または熱可塑性樹脂から成り、第１の導電配線層１２Ａの大部分を被覆している。また、回路素子１３との接続を行うパッドとなる箇所のオーバーコート樹脂１８は部分的に除去され、メッキ膜が形成されている。ここでは、オーバーコート樹脂１８の表面は、前述したプラズマ照射を行う工程で粗化されており、粗化されたオーバーコート樹脂１８の表面と封止樹脂層１７との密着は強固になっている。
【００５３】
回路素子１３は、絶縁性接着剤等を介して第１の導電配線層１２Ａ上に固着されており、第１の導電配線層１２Ａとは金属細線１５を介して電気的に接続されている。本実施の形態では、回路素子１３としては、２つの半導体素子が固着されている。また、回路素子１３としては、半導体素子以外の回路素子を採用することも可能であり、チップコンデンサ、チップ抵抗またはトランジスタチップ等も回路素子１３として採用することができる。
【００５４】
多層接続手段１４は第１の導電配線層１２Ａと第２の導電配線層１２Ｂとを所望の個所で層間絶縁層１１を貫通して接続している。多層配線手段１４としては具体的には銅のメッキ膜が適している。また金、銀、パラジュウム等のメッキ膜でも良い。
【００５５】
封止樹脂層層１７は第１の導電配線層１２Ａおよび回路素子１３を被覆している。この封止樹脂層層１７は完成した回路装置全体の機械的支持の働きも兼用している。また、封止樹脂層層１７はトランスファーモールドにより形成される熱硬化性樹脂から形成されている。
【００５６】
外部電極１６は第２の導電配線層１２Ｂの所望個所に設けられる。すなわち、第２の導電配線層１２Ｂの大部分はオーバーコート樹脂１８で被覆され、露出した第２の導電配線層１２Ｂ上に半田等のロウ材で形成された外部電極１６を設ける。
【００５７】
図１１を参照して、本発明の回路装置１０の平面的な構造の一例を説明する。まず、実線で示すパターンは第１の導電配線層１２Ａであり、点線で示すパターンは第２の導電配線層１２Ｂである。第１の導電配線層１２Ａは回路素子１３を取り巻くようにボンディングパッドを形成し、一部では２段に配置されて多パッドを有する回路素子１３に対応している。第１の導電配線層１２Ａは回路素子１３の対応する電極パッドと金属細線１５で接続され、ファインパターンに形成された第１の導電配線層１２Ａが回路素子１３の下に多数延在されて、黒丸で示す多層接続手段１４で第２の導電配線層１２Ｂと接続されている。
【００５８】
斯かる構造であれば、２００以上パッドを有する半導体素子でも、第１の導電配線層１２Ａのファインパターンを利用して所望の第２の導電配線層１２Ｂまで多層配線構造で延在でき、第２の導電配線層１２Ｂに設けられた外部電極から外部回路への接続が行える。
【００５９】
また、同図を参照して、周辺部の第１の導電配線層１２Ａには、回路素子１３Ａが実装されている。ここで、回路素子１３Ａとしては、チップ抵抗やチップコンデンサ等の受動部品や、ベアのトランジスタチップやダイオード等の能動部品を採用することができる。このように、最外周部に回路素子１３Ａを実装することにより、装置全体の実装密度を向上させることができる。
【００６０】
図１２を参照して、３層の配線構造を有する回路装置１０の構成を説明する。同図を参照して説明する回路装置の基本的な構成は、図１０を参照して説明したものと同様であり、その相違点は導電配線層１２にある。ここでは、第１の導電配線層１２Ａ、第２の導電配線層１２Ｂおよび第３の導電配線層１２Ｃから成る３層の配線構造が形成されている。また、最上層の導電パターンである第１の導電配線層１２Ａは、その大部分がオーバーコート樹脂１８で被覆されている。そして、オーバーコート樹脂１８の表面はプラズマ処理が施されることにより、その表面は粗面となり、オーバーコート樹脂１８と封止樹脂層１７との密着性は向上されている。
【００６１】
本発明の回路装置の製造方法によると、最下層の導電膜２３で全体の導電配線層１２が電気的に一体にされた状態でプラズマ洗浄を行うので、プラズマの影響によりオーバーコート樹脂１８に発生する電圧を導電膜を介して外部に逃がすことができる。従って、プラズマの影響で発生した電位差により回路素子１３に与えるダメージを抑制することができる。
【００６２】
更に、プラズマ照射を行うことにより、導電配線層１２を被覆するオーバーコート樹脂１８の表面は粗化されるので、オーバーコート樹脂１８と封止樹脂層１７との密着性は向上される。
【００６３】
更にまた、導電配線層１２が形成された絶縁シート２１は、最下層の導電膜２３で機械的に支持され、プラズマ照射により加熱されても全体が均一に熱膨張をするので、局所的な導電配線層１２の熱変形による金属細線１５の折れ曲がりや断線を防止することができる。
【００６４】
【発明の効果】
本発明に依れば、プラズマ照射を用いて、回路装置を構成する要素同士の密着力を向上させて、回路装置の信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の回路装置の製造方法を説明する断面図である。
【図２】本発明の回路装置の製造方法を説明する断面図である。
【図３】本発明の回路装置の製造方法を説明する断面図である。
【図４】本発明の回路装置の製造方法を説明する断面図である。
【図５】本発明の回路装置の製造方法を説明する断面図である。
【図６】本発明の回路装置の製造方法を説明する断面図である。
【図７】本発明の回路装置の製造方法を説明する断面図（Ａ）、断面図（Ｂ）である。
【図８】本発明の回路装置の製造方法を説明する断面図（Ａ）、平面図（Ｂ）である。
【図９】本発明の回路装置の製造方法を説明する断面図である。
【図１０】本発明の回路装置の製造方法を説明する断面図である。
【図１１】本発明の回路装置の製造方法を説明する平面図である。
【図１２】本発明の回路装置の製造方法を説明する断面図である。
【図１３】従来の回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【図１４】従来の回路装置の製造方法を説明する断面図である。
【図１５】従来の回路装置の製造方法を説明する平面図（Ａ）、断面図（Ｂ）である。
【符号の説明】
１０ 回路装置
１２Ａ 第１の導電配線層
１２Ｂ 第２の導電配線層
１３ 回路素子
１４ 多層接続手段
１５ 金属細線
１６ 外部電極
１７ 封止樹脂層層
１８ オーバーコート樹脂
２２ 層間絶縁層
２３Ａ 第１の導電膜
２３Ｂ 第２の導電膜

Claims (12)

  1. 第１導電膜および第２導電膜を層間絶縁層を介して積層する工程と、
    前記第１導電膜を選択的に除去して第１導電配線層を形成する工程と、
    前記層間絶縁層に貫通孔を形成して前記貫通孔に接続手段を形成することにより前記第１導電配線層と前記第２導電膜を電気的に接続する工程と、
    パッドとなる箇所を露出させて前記第１導電配線層を樹脂膜により被覆する工程と、
    回路素子を固着して前記第１導電配線層の前記パッドと電気的に接続する工程と、
    前記樹脂膜の表面にプラズマを照射して、前記樹脂膜の表面を粗化する工程と、
    粗化された前記樹脂膜の表面および前記回路素子を被覆するように樹脂層を形成する工程とを有し、
    前記プラズマの照射後に、前記第２導電膜を選択的に除去することにより、第２導電配線層を形成することを特徴とする回路装置の製造方法。
  2. 前記プラズマを照射させる工程では、前記樹脂膜にチャージアップされる電圧を前記第１導電配線層から前記第２導電膜を介して逃がしながら前記樹脂膜の表面を粗化することを特徴とする請求項１記載の回路装置の製造方法。
  3. 前記貫通孔にメッキ膜からなる前記接続手段を形成することにより、前記第１導電配線層と前記第２導電膜とを電気的に接続することを特徴とする請求項１記載の回路装置の製造方法。
  4. 酸素ガスまたはオゾンを用いて、前記プラズマの照射を行うことを特徴とする請求項１記載の回路装置の製造方法。
  5. アルゴン、ネオンまたはヘリウムの不活性ガスを用いて前記プラズマの照射を行うことを特徴とする請求項１記載の回路装置の製造方法。
  6. アルゴンを用いた前記プラズマの照射の際に、アルゴンのイオンエネルギーが４０ｅＶから１００ｅＶの範囲であることを特徴とする請求項５記載の回路装置の製造方法。
  7. 酸素ガスを用いて前記プラズマの照射を行った後に、アルゴン、ネオンまたはヘリウムの不活性ガスを用いてプラズマの照射を行うことを特徴とする請求項１記載の回路装置の製造方法。
  8. 前記第１導電膜および前記第２導電膜は、銅を主材料とする金属から成ることを特徴とする請求項１記載の回路装置の製造方法。
  9. 前記回路素子は半導体素子であり、金属細線を介して前記第１導電配線層と電気的に接続されていることを特徴とする請求項１記載の回路装置の製造方法。
  10. 前記回路素子はフェイスダウンで実装される半導体素子であることを特徴とする請求項１記載の回路装置の製造方法。
  11. 前記回路素子は、半田等のロウ材を介して前記第１導電配線層と電気的に接続されることを特徴とする請求項１記載の回路装置の製造方法。
  12. 前記回路素子を前記第１導電配線層と電気的に接続した後に、前記プラズマを照射することを特徴とする請求項１記載の回路装置の製造方法。
JP2002352141A 2002-12-04 2002-12-04 回路装置の製造方法 Expired - Fee Related JP4107952B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002352141A JP4107952B2 (ja) 2002-12-04 2002-12-04 回路装置の製造方法
US10/724,918 US6953712B2 (en) 2002-12-04 2003-12-01 Circuit device manufacturing method
CNB2003101195850A CN1235276C (zh) 2002-12-04 2003-12-04 电路装置的制造方法
CNB2005101193267A CN100403500C (zh) 2002-12-04 2003-12-04 电路装置的制造方法
US11/207,293 US7364941B2 (en) 2002-12-04 2005-08-19 Circuit device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002352141A JP4107952B2 (ja) 2002-12-04 2002-12-04 回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007303187A Division JP4642061B2 (ja) 2007-11-22 2007-11-22 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004186461A JP2004186461A (ja) 2004-07-02
JP4107952B2 true JP4107952B2 (ja) 2008-06-25

Family

ID=32753841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002352141A Expired - Fee Related JP4107952B2 (ja) 2002-12-04 2002-12-04 回路装置の製造方法

Country Status (3)

Country Link
US (2) US6953712B2 (ja)
JP (1) JP4107952B2 (ja)
CN (2) CN100403500C (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186460A (ja) * 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法
US20060134831A1 (en) * 2003-12-31 2006-06-22 Microfabrica Inc. Integrated circuit packaging using electrochemically fabricated structures
JP4471735B2 (ja) * 2004-05-31 2010-06-02 三洋電機株式会社 回路装置
US20060034029A1 (en) * 2004-08-13 2006-02-16 Cyntec Company Current detector with improved resistance adjustable range and heat dissipation
US7261793B2 (en) * 2004-08-13 2007-08-28 Hewlett-Packard Development Company, L.P. System and method for low temperature plasma-enhanced bonding
JP4422671B2 (ja) * 2005-12-06 2010-02-24 トヨタ自動車株式会社 半導体装置とその製造方法
JP2007294863A (ja) * 2006-03-31 2007-11-08 Sanyo Electric Co Ltd 回路装置
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
US7473586B1 (en) * 2007-09-03 2009-01-06 Freescale Semiconductor, Inc. Method of forming flip-chip bump carrier type package
WO2010038433A1 (ja) * 2008-09-30 2010-04-08 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP2011009346A (ja) * 2009-06-24 2011-01-13 Shin-Etsu Chemical Co Ltd 光半導体装置
US9196504B2 (en) 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature
US9023690B2 (en) * 2012-11-19 2015-05-05 United Test And Assembly Center Leadframe area array packaging technology
TWI515957B (zh) * 2013-03-21 2016-01-01 宏達國際電子股份有限公司 電子裝置
US9564387B2 (en) 2014-08-28 2017-02-07 UTAC Headquarters Pte. Ltd. Semiconductor package having routing traces therein
JPWO2016080333A1 (ja) * 2014-11-21 2017-08-24 株式会社村田製作所 モジュール
JP6765386B2 (ja) * 2015-05-06 2020-10-07 ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードディスクドライブのフレクシャのプラズマ処理
CN107709007B (zh) 2015-05-19 2021-01-05 塔科图特科有限责任公司 用于电子器件的热成型塑料覆盖部及相关的制造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US351379A (en) * 1886-10-26 Yarn-reel
US3541379A (en) 1967-09-11 1970-11-17 Ppg Industries Inc Method for initiating gaseous plasmas
US5675177A (en) 1995-06-26 1997-10-07 Lucent Technologies Inc. Ultra-thin noble metal coatings for electronic packaging
US6171714B1 (en) * 1996-04-18 2001-01-09 Gould Electronics Inc. Adhesiveless flexible laminate and process for making adhesiveless flexible laminate
US5909633A (en) * 1996-11-29 1999-06-01 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronic component
US5807787A (en) * 1996-12-02 1998-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing surface leakage current on semiconductor intergrated circuits during polyimide passivation
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JP3712851B2 (ja) 1997-04-11 2005-11-02 松下電器産業株式会社 電子部品およびその製造方法
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
JP3739907B2 (ja) 1997-10-07 2006-01-25 松下電器産業株式会社 チップ搭載済基板のプラズマクリーニング方法
TW432550B (en) 1998-02-07 2001-05-01 Siliconware Precision Industries Co Ltd Method of encapsulating a chip
SG87769A1 (en) * 1998-09-29 2002-04-16 Texas Instr Singapore Pte Ltd Direct attachment of semiconductor chip to organic substrate
JP3357848B2 (ja) 1998-10-28 2002-12-16 三洋電機株式会社 半導体装置およびその製造方法
US6248614B1 (en) * 1999-03-19 2001-06-19 International Business Machines Corporation Flip-chip package with optimized encapsulant adhesion and method
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
US6292086B1 (en) 1999-10-12 2001-09-18 Agere Systems Guardian Corp. Lateral high-Q inductor for semiconductor devices
US6096649A (en) * 1999-10-25 2000-08-01 Taiwan Semiconductor Manufacturing Company Top metal and passivation procedures for copper damascene structures
JP2001127085A (ja) * 1999-10-26 2001-05-11 Nec Kansai Ltd 半導体装置及びその製造方法
US6406991B2 (en) * 1999-12-27 2002-06-18 Hoya Corporation Method of manufacturing a contact element and a multi-layered wiring substrate, and wafer batch contact board
JP2001267463A (ja) 2000-03-17 2001-09-28 Nec Yamaguchi Ltd 半導体装置基板及び半導体装置の製造方法
US6471317B2 (en) * 2000-04-11 2002-10-29 Seiko Epson Corporation Liquid jetting apparatus
JP3600131B2 (ja) 2000-09-04 2004-12-08 三洋電機株式会社 回路装置の製造方法
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002134864A (ja) * 2000-10-24 2002-05-10 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
JP3447690B2 (ja) * 2000-12-04 2003-09-16 日本電気株式会社 半導体チップの積層実装方法
US6383893B1 (en) * 2000-12-28 2002-05-07 International Business Machines Corporation Method of forming a crack stop structure and diffusion barrier in integrated circuits
US6512295B2 (en) * 2001-03-01 2003-01-28 International Business Machines Corporation Coupled-cap flip chip BGA package with improved cap design for reduced interfacial stresses
JP2003007922A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003007918A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP3671879B2 (ja) 2001-07-17 2005-07-13 松下電器産業株式会社 電子部品製造方法および電子部品
JP3977049B2 (ja) * 2001-10-18 2007-09-19 株式会社ルネサステクノロジ 半導体装置及びその半導体装置を組み込んだ電子装置
JP4007798B2 (ja) * 2001-11-15 2007-11-14 三洋電機株式会社 板状体の製造方法およびそれを用いた回路装置の製造方法
US20040234703A1 (en) * 2002-06-04 2004-11-25 Frautschi Jack R. Method of forming a polymer layer on a metal surface
JP2004186460A (ja) 2002-12-04 2004-07-02 Sanyo Electric Co Ltd 回路装置の製造方法

Also Published As

Publication number Publication date
US6953712B2 (en) 2005-10-11
CN1812063A (zh) 2006-08-02
CN1235276C (zh) 2006-01-04
US20040152234A1 (en) 2004-08-05
CN100403500C (zh) 2008-07-16
JP2004186461A (ja) 2004-07-02
CN1505124A (zh) 2004-06-16
US7364941B2 (en) 2008-04-29
US20060032049A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
US7364941B2 (en) Circuit device manufacturing method
US20070178686A1 (en) Interconnect substrate, semiconductor device, and method of manufacturing the same
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US6936927B2 (en) Circuit device having a multi-layer conductive path
JP2001135663A (ja) 半導体装置及びその製造方法
JP2004119726A (ja) 回路装置の製造方法
US6951811B2 (en) Method of producing vias and other conductor parts on an electrode terminal forming surface of a semiconductor wafer
JP2002231854A (ja) 半導体装置およびその製造方法
JP2004119727A (ja) 回路装置の製造方法
KR100658022B1 (ko) 회로 장치의 제조 방법
US6883231B2 (en) Method for fabricating a circuit device
JP2003229450A (ja) 半導体装置及びその製造方法
KR100639737B1 (ko) 회로 장치의 제조 방법
JP4642061B2 (ja) 回路装置の製造方法
JP2004080006A (ja) 半導体装置の製造方法
JP2004288711A (ja) 電子部品内蔵型多層基板
JP4286264B2 (ja) 半導体装置及びその製造方法
JP4073305B2 (ja) 回路装置
JPH08316360A (ja) Ｉｃ実装構造
JP4107951B2 (ja) 回路装置およびその製造方法
JP2005109068A (ja) 半導体装置およびその製造方法
JP2008028406A (ja) 半導体素子実装用の多層基板及び半導体素子実装多層基板
WO2009133886A1 (ja) 多層配線基板、及びその製造方法
JP3907002B2 (ja) 半導体装置
JP2005116886A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060530

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071122

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees