JP2007294863A - 回路装置 - Google Patents

回路装置 Download PDF

Info

Publication number
JP2007294863A
JP2007294863A JP2007021274A JP2007021274A JP2007294863A JP 2007294863 A JP2007294863 A JP 2007294863A JP 2007021274 A JP2007021274 A JP 2007021274A JP 2007021274 A JP2007021274 A JP 2007021274A JP 2007294863 A JP2007294863 A JP 2007294863A
Authority
JP
Japan
Prior art keywords
metal substrate
circuit element
circuit
circuit device
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007021274A
Other languages
English (en)
Inventor
Shinya Nakano
慎也 中野
Hiroshi Takano
洋 高野
Tetsuo Sawai
徹郎 澤井
Ryosuke Usui
良輔 臼井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007021274A priority Critical patent/JP2007294863A/ja
Priority to US11/693,316 priority patent/US7907390B2/en
Publication of JP2007294863A publication Critical patent/JP2007294863A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】放熱性の優れた回路装置を提供する。
【解決手段】この回路装置は、金属基板２０と、金属基板２０上に搭載され、この金属基板２０と電気的に接続された複数の回路素子１０ａ，１０ｂを備える。金属基板２０は、熱伝導性に優れた銅板からなり、樹脂中に熱伝導率を高くするためのフィラーが添加された絶縁膜４によって複数の領域（たとえば、回路素子１０ａ，１０ｂの搭載領域である銅板１ａ，１ｂやボンディングワイヤ１１ａ，１１ｂの接続領域である銅板１ｃ，１ｄ，１ｅ）に区画されている。また、回路素子１０ａ，１０ｂは、これら回路素子の金属基板側の面にそれぞれ独立した動作電位を有し、それぞれ別々の銅板１ａ，１ｂ上に設けられている。
【選択図】図２

Description

本発明は、回路装置に関し、特に金属基板を用いた回路装置に関する。
近年、電子機器などに含まれる回路装置は、小型化、高密度化および多機能化のために、単位体積当たりの発熱密度が増加している。このため、近年では、回路装置の基板として、高い放熱性を有する金属基板が用いられるとともに、その金属基板上に、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）やＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：大規模集積回路）などの回路素子が装着されている（たとえば、特許文献１参照）。
図１０は、特許文献１に開示された従来の回路装置の構造を概略的に示した断面図である。図１０において、金属ベース板１０３は、その上部に第１絶縁層１０４および第１回路パターン１０５が設けられ、金属基板１２０を構成している。パワー素子１０６は、金属ベース板１０３の上部に第１絶縁層１０４および第１回路パターン１０５を介して配置されている。パワー素子１０６と第１回路パターン１０５は、ワイヤ線１０７により電気的に接続されている。さらに従来の回路装置においては、金属ベース板１０３は、パワー素子１０６およびそれに繋がる第１回路パターン１０５が配置されている領域毎に分割され、隣り合う領域間に第２絶縁層１０８が設けられている。
特開平１１−０７４４５２号公報
上記の従来の構成では、複数のパワー素子１０６がそれぞれ金属ベース板１０３に第１絶縁層１０４を介して配置されているため、パワー素子１０６から発生する熱は、パワー素子１０６が搭載された領域の第１絶縁層１０４を通して金属ベース板１０３に放熱される。しかしながら、第１絶縁層１０４の熱抵抗が大きいため、パワー素子１０６から発生する熱は十分に金属ベース板１０３に放熱されないという問題点を有していた。
また、ワイヤ線１０７を介してパワー素子１０６と接続された第１回路パターン部分（パッド電極部分）において発生する熱に関しても、その下層の第１絶縁層１０４の熱抵抗が大きいため、金属ベース板１０３に十分に放熱されないという問題点を有していた。
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、放熱性の優れた回路装置を提供することにある。
上記目的を達成するために、本発明のある態様の回路装置は、絶縁膜によって複数の領域に区画された金属基板と、金属基板の一方の面上に搭載され、この金属基板と電気的に接続された第１の回路素子および第２の回路素子と、を備え、第１の回路素子は、金属基板との接続部分に第１の電圧が印加され、第２の回路素子は、金属基板との接続部分に、第１の電圧とは異なる第２の電圧が印加され、第１の回路素子および第２の回路素子は、それぞれ異なる領域に設けられていることを特徴とする。ここで、回路素子は、ＬＳＩチップに代表される半導体素子、特にシリコン基板、ＳｉＧｅ基板もしくはＧａＡｓ基板の上に素子を形成した半導体素子である。また、回路素子は、Ａｌ２Ｏ３基板の上に受動回路素子を形成した受動素子でもよい。
この態様によると、金属基板との接続部分にそれぞれ異なる電圧が印加された回路素子（第１の回路素子と第２の回路素子）を、金属基板上に電気的に接続された状態で配置することができるので、回路素子から発生する熱がそれぞれの金属基板（区画された領域）に直接伝導されるため放熱効果が大きくなり、回路装置の耐熱信頼性が向上する。また、区画された領域間に介在する絶縁膜によって、回路素子から伝導する熱に起因した金属基板の伸びが吸収されるため、回路装置の反りが低減される。これにより、回路素子からの発熱による回路装置の信頼性低下を抑制することができる。
上記構成において、第１の回路素子および第２の回路素子は、金属基板に直接搭載されていることが好ましい。このようにすることで、回路素子（第１の回路素子、第２の回路素子）から発生する熱が金属基板に伝導されやすくなるので放熱効果が大きくなり、回路装置の耐熱信頼性がさらに向上する。
上記構成において、第１の回路素子および第２の回路素子が搭載された領域は、それぞれの回路素子の外縁を越えた位置に外縁を有していることが好ましい。このようにすることで、回路素子から発生する熱が、回路素子の面内で均一に金属基板に伝導されるため、回路素子の効率的な放熱が行えるようになる。
上記構成において、複数の領域は、ワイヤ接続用電極として機能する領域を含んでいてもよい。この場合、金属基板内のワイヤ接続用電極として用いる領域にワイヤ線が直接接続されるので、この接続部分において発生する熱が金属基板に直接伝導されるため放熱効果が大きくなり、回路装置の耐熱信頼性がさらに向上する。
上記構成において、絶縁膜は、伝熱促進用のフィラーが添加された樹脂膜からなることが好ましい。この場合、回路素子からその直下の領域の金属基板に伝導した熱の一部がさらに絶縁膜を介して隣接する領域の金属基板へ伝導されるため、回路素子を備える領域（区画された部分の金属基板）の放熱性能が向上し、回路装置の耐熱信頼性がさらに向上する。
上記構成において、金属基板の他方の面上に設けられ、区画された領域同士を電気的に接続する配線層をさらに備えることが好ましい。この態様によれば、金属基板に熱が直接伝導される状態を維持しつつ、区画された領域同士を容易に電気的に接続することができるので、金属基板の区画に関する設計自由度が増すことになる。この結果、回路装置の放熱性を向上させつつ、回路装置の省面積化を実現することが可能となる。
上記構成において、第１の回路素子および第２の回路素子の少なくともいずれかよりも発熱量の小さい第３の回路素子をさらに備え、第３の回路素子は、配線層の両面のうち金属基板が配置されている側と反対側の面上に搭載されていることが好ましい。この場合、発熱量が比較的大きな第１の回路素子や第２の回路素子が放熱性の高い金属基板の面上に搭載され、発熱量が第１の回路素子および第２の回路素子の少なくともいずれかよりも小さな第３の回路素子が配線層の面上に搭載されている。つまり、この態様によれば、発熱量の異なる複数の回路素子を金属基板または配線層に適宜搭載することで、放熱性を損なわずに実装面積の削減による小型化を図ることができる。
本発明によれば、放熱性の優れた回路装置を提供することができる。
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１および図２に基づいて、第１の実施形態の回路装置について説明する。
図１は、本実施形態に係る回路装置１００を構成する金属基板の区画状態を示す平面図である。この回路装置における金属基板２０は、熱伝導性に優れた銅（Ｃｕ）板からなり、後述する絶縁膜４によって回路素子１０ａ，１０ｂの搭載領域である銅板１ａ，１ｂやボンディングワイヤ１１ａ，１１ｂの接続領域（金属基板内のワイヤ接続用電極として用いる領域）である銅板１ｃ，１ｄ，１ｅのそれぞれを取り囲むように区画されている。
図２は、図１中のＸ−Ｘ’線に沿った回路装置１００の概略断面図である。この回路装置１００は、金属基板２０と、２つの回路素子１０ａ，１０ｂと、ボンディングワイヤ１１ａ，１１ｂと、封止樹脂層１２と、配線層３０とを備えている。
金属基板２０は、図１に示すように、絶縁膜４と、この絶縁膜４によって取り囲まれ区画された銅板１ａ〜１ｋ（図２中では銅板１ａ〜１ｇ）から構成される。銅板の区画は、たとえば、金属基板２０の上に搭載される回路素子ごとに行い、より好ましくは、金属基板２０との接続部分にそれぞれ異なる電圧が印加された回路素子ごとに行う。図２においては、金属基板２０との接続部分に所定の電圧が印加された回路素子１０ａと、金属基板２０との接続部分に、回路素子１０ａの電圧とは異なる電圧が印加された回路素子１０ｂとが、それぞれ区画された領域となる銅板１ａ，１ｂの上に搭載されている。また、回路素子１０ａ，１０ｂが搭載される銅板１ａ，１ｂは、それぞれ回路素子１０ａ，１０ｂの面積よりも大きく設けられ、それぞれの銅板１ａ，１ｂは回路素子１０ａ，１０ｂの外縁を越えた位置に外縁を有している。なお、本実施形態では、ボンディングワイヤの接続領域についても銅板を区画している。
ここで、絶縁膜４は、銅板（金属基板）を貫通するように設けられた溝３に埋め込まれ形成されている。絶縁膜４は、図３に示すように、エポキシ樹脂中に熱伝導率を高くするためのフィラー（充填材）４ａが添加された膜（伝熱促進用のフィラー４ａが添加された樹脂膜）である。具体的には、絶縁膜４は、エポキシ樹脂に、互いに異なる２種類の平均粒径の各々に対応するフィラー４ａ１および４ａ２を少なくとも含むフィラー４ａが約７５％の重量充填率で充填されている。このフィラー４ａ１および４ａ２の平均粒径は、それぞれ、約０．７μｍおよび約３μｍである。また、フィラー４ａ１（平均粒径：約０．７μｍ）および４ａ２（平均粒径：約３μｍ）は、図４に示すような頻度で充填されている。具体的には、フィラー４ａ１および４ａ２の配合比は、２：８である。このように互いに異なる２種類の平均粒径のフィラーを混在させることにより、粒径が大きいフィラー４ａ２との間に生じた隙間に粒径が小さいフィラー４ａ１が入り込むので、絶縁膜４にフィラー４ａをより密に充填することができる。この結果、絶縁膜４の熱伝導率を効果的に高めることができる。また、フィラー４ａ１および４ａ２の構成材料としては、絶縁膜４の熱伝導率を向上させることが可能なアルミナ（Ａｌ２Ｏ３）が用いられている。上記のようにフィラー４ａ１および４ａ２を充填することにより、絶縁膜４の熱伝導率は、約４．４Ｗ／（ｍ・Ｋ）となる。なお、フィラーが添加されていないエポキシ樹脂の熱伝導率は約０．６Ｗ／（ｍ・Ｋ）である。
また、金属基板２０上には、図２に示すように、絶縁膜４と銅板１ａ〜１ｇを覆い、回路素子の搭載領域である銅板１ａ，１ｂの一部および金属基板２０のワイヤボンディング接続領域である銅板１ｃ、１ｄ，１ｅの一部に対応する部分に開口部を有するソルダーレジスト層９ａが形成されている。このソルダーレジスト層９ａは、金属基板２０の保護膜として機能する。
回路素子１０ａ，１０ｂは、金属基板２０との接続部分にそれぞれ異なる電圧が印加された回路素子である。たとえば、２つの回路素子がスイッチング動作を有する素子の場合には、電圧が印加された状態（オン状態）と電圧が印加されていない状態（オフ状態）とで互いに異なる電圧となる。回路素子１０ａ，１０ｂは、区画された金属基板２０の上に、それぞれ導電性材料からなる接着層（図示せず）を介して装着されている。この結果、区画された金属基板２０（銅板１ａ，１ｂ）は、それぞれ回路素子１０ａ，１０ｂと電気的に接続され、金属基板２０はそれぞれの回路素子に印加された電圧に維持される。
ボンディングワイヤ１１ａ，１１ｂは、アルミや金線などが採用され、金属基板２０上に搭載された回路素子１０ａ，１０ｂと金属基板２０の所定の領域（従来のパッド電極部分に相当する領域）とを電気的に接続している。
封止樹脂層１２は、金属基板２０の上に搭載された回路素子１０ａ，１０ｂを封止し、回路素子１０ａ，１０ｂを外界からの影響から保護している。封止樹脂層１２の材料は、たとえば、エポキシ樹脂などの熱硬化性の絶縁樹脂である。なお、封止樹脂層１２中には熱伝導性を高めるためのフィラーが添加されていてもよい。
配線層３０は、金属基板２０の他方の面（回路素子１０ａ，１０ｂが搭載された面とは反対側の面）に形成されており、絶縁膜５，７と導電膜（配線パターン）６，８とが交互に２回積層された構造を有する。この配線層３０によって、区画された金属基板２０同士の電気的な接続や外部接続端子（はんだボール）１３との電気的な接続がなされている。
なお、配線層３０は、図２に示すように、絶縁膜７と配線パターン８を覆うとともに外部接続端子１３の形成領域に対応する部分に開口部を有するソルダーレジスト層９ｂが形成されている。このソルダーレジスト層９ｂは、配線層３０の保護膜として機能する。
図５〜図９は、図２に示した第１の実施形態による回路装置の製造プロセスを説明するための断面図である。なお、図５〜図９は、図２と同様、図１中のＸ−Ｘ’線に沿った回路装置の断面図である。次に、図２および図５〜図９を参照して、本実施形態による回路装置の製造プロセスについて説明する。
まず、図５（Ａ）に示すように、銅板１（後工程で銅板１ａ〜１ｇとなる）の上に、リソグラフィ法により、後述する溝３が形成される領域のレジストが除去されたレジストパターン２が選択的に形成される。
図５（Ｂ）に示すように、ウェットエッチングを用いて、銅板１の露出部分がハーフエッチングされ、溝（凹部）３が形成された後、レジストパターン２が剥離される。
図５（Ｃ）に示すように、予め所定の割合でフィラー（充填材）４ａが含有された樹脂が塗布された後、スキージなどの掻取手段によって溝（凹部）３内に樹脂を埋め込み、絶縁膜４が形成される。
図５（Ｄ）に示すように、銅板１の裏面側（後述する回路素子が搭載される面とは反対側）が研削されることにより、溝（凹部）３に埋め込まれた絶縁膜４は裏面側において露出される。これにより、絶縁膜４と、この絶縁膜４によって区画された銅板１ａ〜１ｇとから構成される金属基板２０が形成される。
次に、図６（Ａ）に示すように、金属基板２０（銅板１）の裏面側に、エポキシ樹脂が塗布されることによって絶縁膜５が形成される。この絶縁膜５には、熱伝導率を高めるためのフィラーが添加されていてもよい。この後、絶縁膜５の表面上に銅箔６ｚが圧着される。なお、銅箔６ｚ付き絶縁膜５の積層体を予め用意し、金属基板２０（銅板１）の裏面側からこの積層体を熱圧着して貼り付けることによって、絶縁膜５および銅箔６ｚの形成を行ってもよい。
図６（Ｂ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール５ａ（図２参照）の形成領域に位置する銅箔６ｚが除去される。これにより、絶縁膜５のビアホール５ａの形成領域が露出される。
図６（Ｃ）に示すように、銅箔６ｚの上方（金属基板２０の裏面側）から炭酸ガスレーザまたはＵＶレーザを照射することによって、絶縁膜５の露出した表面から金属基板２０（銅板１）の表面に達するまでの領域が除去される。これにより、絶縁膜５に、絶縁膜５を貫通するビアホール５ａが形成される。
図６（Ｄ）に示すように、無電解めっき法を用いて、銅箔６ｚの表面およびビアホール５ａの内面上に、銅がめっきされる。続いて、電解めっき法を用いて、銅箔６ｚの表面およびビアホール５ａの内部がめっきされる。なお、本実施形態では、めっき液中に抑制剤および促進剤を添加することによって、抑制剤を銅箔６ｚの表面上に吸着させるとともに、促進剤をビアホール５ａの内面上に吸着させる。これにより、ビアホール５ａの内面上の銅めっきの厚みを大きくすることができるので、ビアホール５ａ内に銅を埋め込むことができる。その結果、図６（Ｄ）に示すように、絶縁膜５上に、導電膜６が形成されるとともに、ビアホール５ａ内に導電膜６が埋め込まれる。なお、この際、金属基板２０の上面側（後述する回路素子が搭載される面側）および金属基板２０の側面側にも導電膜６ａ（側面側の導電膜６ａは図示せず）が形成される。
次に、図７（Ａ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電膜６がパターニングされる。これにより、所定の配線パターンを有する導電膜６が形成される。
図７（Ｂ）に示すように、導電膜（配線パターン）６を覆うように、先の絶縁膜５と同じ材料からなるエポキシ樹脂が塗布されることによって、絶縁膜７が形成される。この後、絶縁膜７上に、銅箔８ｚが圧着される。なお、銅箔８ｚ付き絶縁膜７の積層体を予め用意し、金属基板２０（銅板１）の裏面側からこの積層体を熱圧着して貼り付けることによって、絶縁膜７および銅箔８ｚの形成を行ってもよい。
図７（Ｃ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、ビアホール７ａ（図２参照）の形成領域に位置する銅箔８ｚが除去される。これにより、絶縁膜７のビアホール７ａの形成領域が露出される。
図７（Ｄ）に示すように、銅箔８ｚの上方（金属基板２０の裏面側）から炭酸ガスレーザまたはＵＶレーザを照射することによって、絶縁膜７の露出した表面から導電膜６の表面に達するまでの領域が除去される。これにより、絶縁膜７に、この絶縁膜７を貫通するビアホール７ａが形成される。
次に、図８（Ａ）に示すように、無電解めっき法を用いて、銅箔８ｚの表面およびビアホール７ａの内面上に、銅がめっきされる。続いて、電解めっき法を用いて、銅箔８ｚの上面およびビアホール７ａの内部がめっきされる。この際、めっき液中に、抑制剤および促進剤を添加することによって、抑制剤を銅箔８ｚの表面上に吸着させるとともに、促進剤をビアホール７ａの内面上に吸着させる。これにより、ビアホール７ａの内面上の銅めっきの厚みを大きくすることができるので、ビアホール７ａ内に銅を埋め込むことができる。その結果、絶縁膜７上に導電膜８が形成されるとともに、ビアホール７ａ内に導電膜８が埋め込まれる。なお、この際、金属基板２０の上面側（後述する回路素子が搭載される面側）および金属基板２０の側面側の導電膜６ａの表面にも導電膜８ａ（側面側の導電膜８ａは図示せず）が形成される。
図８（Ｂ）に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、導電膜８がパターニングされる。これにより、所定の配線パターンを有する導電膜８が形成される。この結果、金属基板２０の裏面側に、絶縁膜５，７と導電膜（配線パターン）６，８とが交互に積層された構造を有する配線層３０が形成される。
図８（Ｃ）に示すように、金属基板２０の裏面側に保護膜（図示せず）を形成した後、金属基板２０の表面側および側面側に設けられた導電膜６ａおよび導電膜８ａがエッチングにより除去される。そして、エッチング後にこの保護膜が除去される。
次に、図９（Ａ）に示すように、金属基板２０（絶縁膜４および銅板１ａ〜１ｇ）を覆い、金属基板２０の回路素子の搭載領域である銅板１ａ，１ｂの一部および金属基板２０のワイヤボンディング接続領域である銅板１ｃ、１ｄ，１ｅの一部に対応する部分に開口部を有するソルダーレジスト層９ａが形成される。さらに、絶縁膜７と配線パターン８を覆い、外部接続端子１３の形成領域に対応する部分に開口部を有するソルダーレジスト層９ｂが形成される。ここで、ソルダーレジスト層９ａ，９ｂの形成は、開口部のないソルダーレジスト膜を両面同時に熱圧着して貼り付けた後、それぞれの領域に対応した開口部を形成するようにしてもよい。そして、銅板１ａおよび１ｂの上に、それぞれ導電性材料からなる接着層（図示せず）を介して回路素子１０ａ，１０ｂが装着される。これにより、銅板１ａ，１ｂは、それぞれ回路素子１０ａ，１０ｂと電気的に接続され、各回路素子には、金属基板２０との接続部分にそれぞれ異なる電圧が印加されることとなる。続いて、回路素子１０ａ，１０ｂと、金属基板２０のワイヤボンディング接続領域（従来のパッド電極部分に相当する領域）となる銅板１ｃ，１ｄ，１ｅとが、アルミや金線などのボンディングワイヤ１１ａ，１１ｂを介して電気的に接続される。
図９（Ｂ）に示すように、金属基板２０上の回路素子１０ａ，１０ｂを保護するために、回路素子１０ａ，１０ｂを覆うように、エポキシ樹脂からなる封止樹脂層１２が形成される。
最後に、図２に示したように、はんだ印刷法を用いて、導電膜８の表面（ソルダーレジスト層９ｂの開口部で露出した部分）に外部接続端子として機能するはんだボール１３が形成される。具体的には、樹脂とはんだ材をペースト状にした「はんだペースト」が、スクリーンマスクにより所望の箇所に印刷され、はんだ溶融温度に加熱されることで、はんだボール１３が形成される。
以上の工程により、本実施形態の回路装置を得ることができる。
本実施形態によれば、以下の通りの作用効果を奏するようになる。
（１）金属基板２０との接続部分にそれぞれ異なる電圧が印加された回路素子１０ａ，１０ｂを、金属基板２０（銅板１ａ，１ｂ）上に電気的に接続された状態で配置することができるので、回路素子１０ａ，１０ｂから発生する熱がそれぞれの金属基板２０（銅板１ａ，１ｂ）に直接伝導されるため放熱効果が大きくなり、回路装置の耐熱信頼性が向上する。
（２）区画された金属基板２０間に介在する絶縁膜４によって、回路素子１０ａ，１０ｂから伝導する熱に起因した金属基板２０（銅板１ａ，１ｂ）の伸びが吸収されるため、回路装置の反りが低減される。これにより、回路素子からの放熱による回路装置の信頼性低下を抑制することができる。
（３）回路素子１０ａ，１０ｂが搭載された銅板１ａ，１ｂは、それぞれの回路素子の外縁を越えた位置に外縁を有しているので、それぞれの回路素子から発生する熱が、回路素子１０ａ，１０ｂの面内で均一に銅板１ａ，１ｂに伝導されるため、回路素子１０ａ，１０ｂの効率的な放熱が行えるようになる。
（４）金属基板２０内においてワイヤ接続用電極として用いる領域（従来のパッド電極部分に相当する領域）の銅板１ｃ，１ｄ，１ｅに、回路素子１０ａ，１０ｂからのボンディングワイヤ１１ａ，１１ｂが直接接続されるので、この接続部分において発生する熱が金属基板２０（銅板１ｃ，１ｄ，１ｅ）に直接伝導されるため放熱効果が大きくなる。この結果、回路装置の耐熱信頼性がさらに向上する。
（５）絶縁膜４には、伝熱促進用のフィラーが添加されているので、たとえば、回路素子１０ａから直下の銅板１ａに伝導した熱の一部がさらに周囲を囲む絶縁膜４を介して隣接する銅板１ｃ，１ｄ，１ｈ，１ｊへ伝導されるため、回路素子１０ａを搭載する銅板１ａ部分の放熱性能が向上し、回路装置の耐熱信頼性がさらに向上する。
（６）金属基板２０に熱が直接伝導される状態を維持しつつ、区画された銅板同士を、配線層３０によって容易に電気的に接続することができるので、金属基板の区画に関する設計自由度が増すことになる。この結果、回路装置の放熱性を向上させつつ、回路装置の省面積化を実現することが可能となる。
（第２の実施形態）
第２の実施形態に係る回路装置は、第１の実施形態で説明した回路装置１００のように金属基板上に回路素子が搭載されているだけでなく、金属基板とは反対側の配線層の上にも回路素子が搭載されている。このように構成することで、異なる機能を有する複数の回路素子を効率的に配置することができる。以下に、このような回路装置の一例として、小型のファンモータを駆動する回路装置について説明する。
図１１は、ファンモータを駆動するシステムの機能ブロック図である。制御部１３０は、温度センサやボタン等の操作部からの信号に基づいてファンモータ１４０を回転するための制御信号を生成しドライバ部１５０へ出力する。ドライバ部１５０は、パワー部１６０を駆動できる程度まで制御信号を増幅する。パワー部１６０は、増幅された制御信号に基づいてファンモータ１４０を直接駆動する。
制御部１３０は、静音化や低電力化の観点から高度な制御に対応できる構成であることが好ましい。具体的には、制御部１３０は、シグナルプロセッサ、ＲＡＭ、フラッシュメモリ等、微細ＣＭＯＳプロセスにより製造された部品等を備える。また、制御部１３０の電源電圧は、１．５Ｖ〜３Ｖ程度と低い。
ドライバ部１５０は、パワー部１６０が備えるパワーデバイスの構成に応じて設計されるが、ある程度電圧や電流を増幅する機能が必要とされる。例えば、バイポーラトランジスタ等のディスクリートデバイスがドライバ部１５０に好適である。
パワー部１６０は、ファンモータ１４０のような負荷を効率よく駆動させるために十分な駆動能力が要求される。例えば、ＭＯＳトランジスタ、バイポーラトランジスタ、絶縁ゲートバイポーラトランジスタ等のディスクリートデバイスがパワー部に好適である。
図１１に示すようなシステムを実装するには、以下に示す実装技術が要求される。
（ｉ）高放熱実装技術
パワー部１６０が備えるパワーデバイスは、駆動しようとする機器の負荷が大きい場合にジュール熱による発熱が大きくなる。そのため、放熱性の高い基板への実装技術が必要となる。
（ｉｉ）高密度実装技術
微細ＣＭＯＳプロセスにより製造された部品を備える制御部１３０を高密度に実装するためには、多層・微細配線基板への実装技術が必要となる。
そこで、本実施形態に係る回路装置は、比較的発熱量が多いドライバ部１５０やパワー部１６０を構成するデバイスを放熱性のよい金属基板２０の一方の面上に搭載し、比較的発熱量の少ない制御部１３０を構成するデバイスを多層配線構造を備える配線層３０の一方の面上に搭載している。
図１２は、第２の実施形態に係る回路装置の概略断面図である。なお、回路装置２００は、回路装置１００と比較して配線層３０の一方の面上に回路素子を搭載している点が大きく異なる点であり、以下の説明では、第１の実施の形態で説明した内容を適宜省略する。
回路装置２００は、第１の実施の形態と同様に図５から図９に示す工程の後、図２に示す方法ではんだボール１３が形成される際に、回路素子１０ｃ，１０ｄが、配線層３０の導電膜８の上にはんだや導電性材料からなる接着層（図示せず）を介して装着されることで製造される。ここで、回路素子１０ａ，１０ｂは、発熱量が比較的大きな前述のドライバ部１５０やパワー部１６０として機能する。また、回路素子１０ｃ，１０ｄは、発熱量が比較的小さな前述の制御部１３０や受動素子等として機能する。つまり、回路素子１０ｃ，１０ｄは、回路素子１０ａ，１０ｂよりも発熱量が小さい。
これにより、回路装置２００は、発熱量が比較的大きなドライバ部１５０やパワー部１６０として機能する回路素子１０ａ，１０ｂを放熱性の高い金属基板の面上に搭載し、発熱量が比較的小さな制御部１３０として機能する回路素子１０ｃ，１０ｄを高密度実装が可能な配線層３０の両面のうち金属基板が配置されている側と反対側の面上に搭載することができる。つまり、回路装置２００によれば、図１１に示すシステムを一つにパッケージ化できるため、実装面積の削減による小型化や部品点数が減ることによる製造コストの削減を図ることができる。
また、回路装置２００では、ドライバ部１５０やパワー部１６０と制御部１３０とが、配線層３０の導電膜６，８やビアホール５ａ，７ａ内に埋め込まれた銅により一つのパッケージ内で接続されている。そのため、回路装置２００は、ドライバ部１５０やパワー部１６０と制御部１３０とを別々のパッケージにした場合と比較して、必要な接続ピンを削減することができる。また、回路装置２００は、ドライバ部１５０やパワー部１６０と制御部１３０とをワイヤで接続した場合と比較して、信号伝達の遅延を軽減することができる。
（金属基板の体積）
上述の各実施の形態に係る回路装置は、各回路素子が搭載される領域が絶縁膜によって区画されている。そのため、ある回路素子と、その回路素子が接合されている金属基板の一部とで一つの閉じた系が構成されていると考えられる。図１３は、回路素子とそれが搭載される金属基板の一部とで構成された系を説明するための模式図である。
図１３に例示するように、回路素子１０ａは、金属基板２０を構成する多数の銅板のうち銅板１ａに搭載されている。そのため、回路素子１０ａが駆動されることで発生する熱は、銅板１ａに優先的に拡散することになり、銅板１ａを介して放熱される。しかし、銅板１ａから放熱される熱量よりも回路素子１０ａで発生する熱量が多い場合、系全体の温度が徐々に高くなり、回路素子１０ａが故障したり、回路素子１０ａが銅板１ａから剥離してしまう可能性もある。
図１４は、回路素子の駆動が一時的にＯＮにされた場合の系の温度変化を模式的に示した図である。図１４に示すように、回路素子の駆動がＯＮになると系の温度は徐々に上昇し、回路素子の駆動がＯＦＦになったタイミングから少し遅れて徐々に低下する。この際の温度変化をΔＴとすると、この温度変化ΔＴが大きい場合、前述の回路素子の故障や剥離が発生しやすくなる。
そこで、回路素子１０ａに通電されている間の温度変化ΔＴを小さくするための対策として、銅板１ａの体積Ｖを大きくすることが考えられる。同じ発熱量の回路素子が装着されている場合、各銅板の体積Ｖが大きいほど熱容量が大きくなるため、系全体の温度変化ΔＴは小さくなり好ましい。しかし、体積Ｖが大きすぎると回路装置そのものが大型化してしまうため、各銅板の体積Ｖの上限については、回路装置を組み込む機器の大きさや装着する回路素子の発熱量に応じて適宜選択すればよい。
一方、各銅板の体積Ｖの下限については、以下の式（１）により決定するとよい。
Figure 2007294863
ここで、式（１）の各記号は、Ｖ［ｍ３］：回路素子が装着された区画の金属基板の体積、Ｑ［Ｊ］：回路素子に通電されている間に生じる電力損失により発生する熱量、ρ［ｋｇ／ｍ３］：金属基板の密度、Ｃ［Ｊ／ｋｇ・Ｋ］：金属基板の比熱、ΔＴｔｈ［Ｋ］：回路素子の発熱によって系に不具合が発生しない温度変化の上限値である。
つまり、通電されている際の回路素子の発熱量Ｑ、回路素子が正常に機能する使用温度の上限と環境温度の差分から求められる温度変化の上限値ΔＴｔｈ、金属基板の材質から求められる密度ρ、比熱Ｃから、その回路素子が装着される区画の金属基板の体積Ｖの下限値が求められる。温度変化の上限値ΔＴｔｈは、例えば、Ｓｉの使用温度の上限が１５０℃、回路素子の環境温度が２５℃の場合、１２５［Ｋ］として求められる。
そこで、以下に銅板の体積Ｖの下限について一例を具体的に算出する。図１５は、本実施形態に係る回路素子に流れるパルス電流を模式的に示した図である。図１５に示す例では、回路素子には、１［Ａ］の電流Ｉが１サイクルごとに１０［ｓｅｃ］間通電されている。
回路素子のＯＮ抵抗Ｒｏｎ＝１［Ω］、１サイクルあたりの通電時間ｔ＝１０［ｓｅｃ］とすると、１サイクルあたりの回路素子における電力損失Ｑ＝Ｉ２×Ｒｏｎ×ｔ＝１０［Ｊ］となる。図１５に示すパルス電流が流れる回路素子が搭載された銅板の場合、銅の密度ρ＝８８８０［ｋｇ／ｍ３］、銅の比熱Ｃ＝０．３８６［Ｊ／ｋｇ・Ｋ］、温度変化の上限値ΔＴｔｈ＝１２５［Ｋ］として、式（１）より体積Ｖを算出すると以下の値になる。
Ｖ＝１０／（８８８０×０．３８６×１２５）＝２．３３４×１０−５［ｍ３］
したがって、この値よりも大きな体積の銅板に前述の回路素子を搭載すればよいことがわかる。
このように、各回路素子が装着される区画の金属基板の体積が式（１）を満たすように回路装置を設計することで、回路装置の動作信頼性を向上することができる。
なお、上記実施形態では、回路装置内において電位の異なる２つの回路素子が搭載された例を示したが、本発明はこれに限らず、たとえば、３つ以上の回路素子が搭載された回路装置にも適用可能である。また、金属基板との接続部分に同じ電圧が印加される回路素子が複数含まれる場合に、区画された別々の金属基板（銅板）上にそれらの回路素子を搭載するようにしてもよい。このようにすることで、金属基板の区画に関する設計自由度がさらに増すことになる。この結果、回路装置の放熱性を向上させつつ、回路装置の省面積化を実現することが可能となる。また、金属基板（銅板）がさらに細分化されるので、回路素子から伝導する熱に起因した金属基板（銅板）の伸びが抑制されるため、回路装置の反りが低減される。
また、上記実施形態では、金属基板は厚さが均一であるが、これに限られない。たとえば、搭載される回路素子の高さ（厚さ）が高くなる（厚くなる）に応じて、回路素子が搭載される領域の金属基板（銅板）の厚さを薄くしてもよい。これによれば、金属基板の厚さが均一な回路装置に比べ、回路装置の高さを効率的に薄くすることができる。
第１の実施形態に係る回路装置を構成する金属基板の区画状態を示す平面図である。 図１中のＸ−Ｘ’線に沿った回路装置の概略断面図である。 第１の実施形態による回路装置の絶縁膜に充填されるフィラーの分布を示した模式図である。 第１の実施形態による回路装置の絶縁膜に充填されるフィラーの分布を示したグラフである。 第１の実施形態による回路装置の製造プロセスを説明するための断面図である。 第１の実施形態による回路装置の製造プロセスを説明するための断面図である。 第１の実施形態による回路装置の製造プロセスを説明するための断面図である。 第１の実施形態による回路装置の製造プロセスを説明するための断面図である。 第１の実施形態による回路装置の製造プロセスを説明するための断面図である。 従来の回路装置の構造を概略的に示した断面図である。 ファンモータを駆動するシステムの機能ブロック図である。 第２の実施形態に係る回路装置の概略断面図である。 回路素子とそれが搭載される金属基板の一部とで構成された系を説明するための模式図である。 回路素子の駆動が一時的にＯＮにされた場合の系の温度変化を模式的に示した図である。 本実施形態に係る回路素子に流れるパルス電流を模式的に示した図である。
符号の説明
１ 銅板
１ａ〜１ｇ 区画された銅板
３ 溝（凹部）
４ 絶縁膜（伝熱促進用のフィラーが添加された樹脂）
５，７ 絶縁膜
６，８ 導電膜（配線パターン）
９ａ，９ｂ ソルダーレジスト層
１０ａ，１０ｂ 回路素子
１１ａ，１１ｂ ボンディングワイヤ
１２ 封止樹脂層
１３ 外部接続端子（はんだボール）
２０ 金属基板
３０ 配線層

Claims (8)

  1. 絶縁膜によって複数の領域に区画された金属基板と、
    前記金属基板の一方の面上に搭載され、この金属基板と電気的に接続された第１の回路素子および第２の回路素子と、
    を備え、
    前記第１の回路素子は、前記金属基板との接続部分に第１の電圧が印加され、
    前記第２の回路素子は、前記金属基板との接続部分に、前記第１の電圧とは異なる第２の電圧が印加され、
    前記第１の回路素子および前記第２の回路素子は、それぞれ異なる前記領域に設けられていることを特徴とした回路装置。
  2. 前記第１の回路素子および前記第２の回路素子は、前記金属基板にそれぞれ直接搭載されていることを特徴とした請求項１に記載の回路装置。
  3. 前記第１の回路素子および前記第２の回路素子が搭載された前記領域は、それぞれの回路素子の外縁を越えた位置に外縁を有していることを特徴とした請求項１または２に記載の回路装置。
  4. 複数の前記領域は、ワイヤ接続用電極として機能する領域を含むことを特徴とした請求項１〜３のいずれか一項に記載の回路装置。
  5. 前記絶縁膜は、伝熱促進用のフィラーが添加された樹脂膜からなることを特徴とした請求項１〜４のいずれか一項に記載の回路装置。
  6. 前記金属基板の他方の面上に設けられ、区画された前記領域同士を電気的に接続する配線層をさらに備えることを特徴とした請求項１〜５のいずれか一項に記載の回路装置。
  7. 前記第１の回路素子および前記第２の回路素子の少なくともいずれかよりも発熱量の小さい第３の回路素子をさらに備え、
    前記第３の回路素子は、前記配線層の両面のうち前記金属基板が配置されている側と反対側の面上に搭載されていることを特徴とした請求項６に記載の回路装置。
  8. 前記金属基板のうち前記第１の回路素子が設けられている前記領域の体積Ｖ［ｍ３］は、
    前記第１の回路素子に通電されている間に生じる電力損失により発生する熱量をＱ［Ｊ］、前記領域の密度をρ［ｋｇ／ｍ３］、前記領域の比熱をＣ［Ｊ／ｋｇ・Ｋ］、前記第１の回路素子の発熱によって系に不具合が発生しない温度変化の上限値をΔＴｔｈ［Ｋ］とした場合、
    Ｖ＞Ｑ／（ρ・Ｃ・ΔＴｔｈ）
    を満たすことを特徴とした請求項１〜７のいずれか一項に記載の回路装置。
JP2007021274A 2006-03-31 2007-01-31 回路装置 Pending JP2007294863A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007021274A JP2007294863A (ja) 2006-03-31 2007-01-31 回路装置
US11/693,316 US7907390B2 (en) 2006-03-31 2007-03-29 Circuit device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006098418 2006-03-31
JP2007021274A JP2007294863A (ja) 2006-03-31 2007-01-31 回路装置

Publications (1)

Publication Number Publication Date
JP2007294863A true JP2007294863A (ja) 2007-11-08

Family

ID=38558570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007021274A Pending JP2007294863A (ja) 2006-03-31 2007-01-31 回路装置

Country Status (2)

Country Link
US (1) US7907390B2 (ja)
JP (1) JP2007294863A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114355A (ja) * 2008-11-10 2010-05-20 Fujitsu Ltd 電子部品、電子部品の製造方法及び伝熱部材の製造方法
KR20110114666A (ko) * 2009-01-14 2011-10-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 기판 상에 적어도 하나의 전기 전도성 막을 퇴적하는 방법
KR20160118781A (ko) * 2015-04-03 2016-10-12 엘지이노텍 주식회사 임베디드 인쇄회로기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241925B2 (en) * 2009-11-24 2012-08-14 Atmel Corporation Calibration of temperature sensitive circuits with heater elements
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021135A1 (fr) * 1998-10-02 2000-04-13 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
JP2002289998A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 回路基板とその製造方法
JP2004241447A (ja) * 2003-02-04 2004-08-26 Sanyo Electric Co Ltd 回路装置
JP2005012156A (ja) * 2003-05-27 2005-01-13 Matsushita Electric Works Ltd 高熱伝導性回路部品及び高放熱モジュール
JP2005244033A (ja) * 2004-02-27 2005-09-08 Torex Semiconductor Ltd 電極パッケージ及び半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3965481A (en) * 1974-11-22 1976-06-22 U.S. Philips Corporation Charge transfer device with J FET isolation and means to drain stray charge
JP4086963B2 (ja) 1997-06-25 2008-05-14 三菱電機株式会社 パワーモジュール
TWI234210B (en) * 2002-12-03 2005-06-11 Sanyo Electric Co Semiconductor module and manufacturing method thereof as well as wiring member of thin sheet
JP4107952B2 (ja) * 2002-12-04 2008-06-25 三洋電機株式会社 回路装置の製造方法
US7187060B2 (en) * 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US7199496B2 (en) * 2005-01-18 2007-04-03 Oriental Motor Boston Technology Group Incorporated Integrated electric motor and drive, optimized for high-temperature operation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000021135A1 (fr) * 1998-10-02 2000-04-13 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
JP2002289998A (ja) * 2001-03-23 2002-10-04 Citizen Watch Co Ltd 回路基板とその製造方法
JP2004241447A (ja) * 2003-02-04 2004-08-26 Sanyo Electric Co Ltd 回路装置
JP2005012156A (ja) * 2003-05-27 2005-01-13 Matsushita Electric Works Ltd 高熱伝導性回路部品及び高放熱モジュール
JP2005244033A (ja) * 2004-02-27 2005-09-08 Torex Semiconductor Ltd 電極パッケージ及び半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010114355A (ja) * 2008-11-10 2010-05-20 Fujitsu Ltd 電子部品、電子部品の製造方法及び伝熱部材の製造方法
KR20110114666A (ko) * 2009-01-14 2011-10-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 기판 상에 적어도 하나의 전기 전도성 막을 퇴적하는 방법
JP2012515256A (ja) * 2009-01-14 2012-07-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 少なくとも一つの電気伝導性フィルムを基板上へ蒸着させる方法
KR101639786B1 (ko) 2009-01-14 2016-07-15 코닌클리케 필립스 엔.브이. 기판 상에 적어도 하나의 전기 전도성 막을 퇴적하는 방법
KR20160118781A (ko) * 2015-04-03 2016-10-12 엘지이노텍 주식회사 임베디드 인쇄회로기판
KR102536256B1 (ko) 2015-04-03 2023-05-25 엘지이노텍 주식회사 임베디드 인쇄회로기판

Also Published As

Publication number Publication date
US20070230078A1 (en) 2007-10-04
US7907390B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
TWI423418B (zh) 半導體裝置及其製造方法、與印刷電路基板及電子設備
EP1796163B1 (en) Semiconductor device and electronic control unit using the same
US7872869B2 (en) Electronic chip module
KR100661946B1 (ko) 회로 장치 및 그 제조 방법
JP7028553B2 (ja) 半導体装置及びその製造方法
JP2006196709A (ja) 半導体装置およびその製造方法
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP2005347354A (ja) 回路装置およびその製造方法
US20070252270A1 (en) Circuit Apparatus
JP2005064479A (ja) 回路モジュール
JP2007294863A (ja) 回路装置
US11049796B2 (en) Manufacturing method of packaging device
JP4471735B2 (ja) 回路装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
JP2007281043A (ja) 半導体装置
JP5358515B2 (ja) 半導体装置及びそれを用いた電子制御装置
JP2005332918A (ja) 電子装置
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2008153393A (ja) Ｉｃチップ実装パッケージ
JP2007150168A (ja) 半導体装置
JP2008300390A (ja) 半導体装置
JP2012080145A (ja) 半導体装置
JP2008021817A (ja) 熱伝導基板とその製造方法及び電源ユニット及び電子機器
JPH1131713A (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807