JP2008153393A - Icチップ実装パッケージ - Google Patents
Icチップ実装パッケージ Download PDFInfo
- Publication number
- JP2008153393A JP2008153393A JP2006339045A JP2006339045A JP2008153393A JP 2008153393 A JP2008153393 A JP 2008153393A JP 2006339045 A JP2006339045 A JP 2006339045A JP 2006339045 A JP2006339045 A JP 2006339045A JP 2008153393 A JP2008153393 A JP 2008153393A
- Authority
- JP
- Japan
- Prior art keywords
- heat
- interposer
- chip
- diffusion region
- type diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】放熱素子を搭載した従来のICチップ実装パッケージよりもその厚さを薄くさせた状態で、ICチップで発生する熱を効果的に放熱させることが可能なICチップ実装パッケージを提供する。
【解決手段】ICチップ実装パッケージ1aは、第2のインターポーザ4aを介して第1のインターポーザ2とICチップ3とが接続している。第2のインターポーザ4aのICチップ3実装面には、吸熱部として機能する第1の導電部材31と、放熱部として機能する第2の導電部材32と、第1の導電部材31から第2の導電部材32まで熱を移行させる拡散領域(P型拡散領域とN型拡散領域)とが並設されている。そして、ICチップ実装パッケージ1aには、第2の導電部材32の上部に、端部がパッケージ外部に露出している伝熱部30が設けられている。
【選択図】図2
【解決手段】ICチップ実装パッケージ1aは、第2のインターポーザ4aを介して第1のインターポーザ2とICチップ3とが接続している。第2のインターポーザ4aのICチップ3実装面には、吸熱部として機能する第1の導電部材31と、放熱部として機能する第2の導電部材32と、第1の導電部材31から第2の導電部材32まで熱を移行させる拡散領域(P型拡散領域とN型拡散領域)とが並設されている。そして、ICチップ実装パッケージ1aには、第2の導電部材32の上部に、端部がパッケージ外部に露出している伝熱部30が設けられている。
【選択図】図2
Description
本発明は、ICチップ実装パッケージに関し、詳細には、実装するICチップから発生する熱をICチップ外部に効果的に放熱させることができるインターポーザを備えたICチップ実装パッケージに関するものである。
集積回路(IC)チップの実装に関しては、様々な形態が採用されている。例えば、BGA(Ball Grid Array)は、集積回路をインターポーザと呼ばれる配線基板(ガラスエポキシやフィルムにより構成)にワイヤーボンディングやフィリップチップ接続等を用いて接続し、インターポーザの下部に配置されたハンダボール等により回路基板へ実装する形態である。以下に、BGAの構造を図13〜図16に基づいて詳述する。
図13及び図14は、ワイヤーボンディングを用いて集積回路チップとインターポーザを接続した場合のBGAの構成を示している。図13は、BGAの上面図であり、封止樹脂を透視した状態を示した部分透視図である。また、図14は、図13に示したBGAを切断線B−B’において切断した状態を示した矢視断面図である。図13及び図14に示すように、ワイヤーボンディング106を用いたBGA100aの構成では、インターポーザ102上に集積回路チップ101が搭載されており、集積回路チップ101のパッド105と、インターポーザ102のパッド107とがワイヤー106によって接続されている。図14に示す封止樹脂109は、図13の上面を被覆するように設けられており、集積回路チップ101等を外部環境から保護している。インターポーザ102のパッド107は、図13に示す配線103に接続されており、スルーホール104を介して、インターポーザ102の裏面に設けられたハンダボール108と導通している。すなわち、ハンダボール108を図示しない回路基板と接続することによって、集積回路チップ101を当該回路基板上に実装することができる。
また、図15及び図16は、フィリップチップ接続を用いて集積回路チップとインターポーザを接続した場合のBGAの構成を示している。図15は、BGAの上面図であり、封止樹脂を透視した状態を示した部分透視図である。また、図16は、図15に示したBGAを切断線B−B’において切断した状態を示した矢視断面図である。BGA100bにおけるフィリップチップ接続とは、集積回路チップ101の入出力端子にバンプ110(図16)を形成して、直接、インターポーザ102の電極端子(不図示)と接合した構成である。また、図15及び図16も、図13及び図14と同様に、封止樹脂109が、図15の上面を被覆するように設けられており、集積回路チップ101等を外部環境から保護している。BGA100bは、スルーホール104を介して、インターポーザ102の配線103(図15)と、インターポーザ102の裏面に設けられたハンダボール108とが導通しており、図示しない回路基板と接続することによって、集積回路チップ101を当該回路基板上に実装することができる。
しかしながら、図15及び図16に示すようにフィリップチップ接続を行った場合、熱膨張係数の異なる集積回路(シリコン)チップとインターポーザとで周囲温度変化による熱応力が発生し、両者の接続部が剥離もしくは、集積回路チップに亀裂が発生する等の不具合が発生する。このような熱応力の対策として、インターポーザ上に集積回路チップと同じシリコン基板を設け、シリコン基板に集積回路チップを一旦フィリップチップ接続し、その後シリコン基板とインターポーザをワイヤーボンディングする構成が、特許文献1に開示されている。
また、特許文献2には、インターポーザ上の配線を組み替え、集積回路チップの端子配置をそのままで、パッケージの端子構成を変更する技術が開示されている。
また、特許文献3には、インターポーザ上に複数の半導体素子(集積回路チップ)を実装し、BGAの形態で外部回路と接続することができる半導体装置(パッケージ)に関して、該パッケ半導体装置にペルチェ素子を組み込み、半導体素子から発生した熱をインターポーザ側へ移行させ、放熱を促進させる技術が提案されている。以下に、図17を用いて、この構成を説明する。
図17は、特許文献3に開示された半導体装置の構成を示す断面図である。図17に示す半導体装置200は、ペルチェ素子208の上に半導体素子202A,202Bが積層されている。ここで、ペルチェ素子208について図18を用いて説明する。
図18は、上記ペルチェ素子208の構成を示す図である。ペルチェ素子208は、直列に接続された複数のN型半導体とP型半導体で構成される。図18に示すように電流Iを流すと、両面208aと208bとの間に温度差ΔTが発生する。ペルチェ素子208の電極側が放熱面208aとなり、反対側の面が吸熱面208bとなる。すなわち、吸熱面208bでは熱を吸収し、吸収した熱を放熱面208bから放出する。従って、ペルチェ素子208は、吸熱面側から放熱面側へと熱を移動させる機能を有し、これにより、吸熱面208b側を冷却することができる。
このような構成を有するペルチェ素子208は、図17に示す下側の半導体素子202Aから熱を吸収して、吸収した熱をインターポーザ201に対して放出する。そして、インターポーザ201に伝達された熱は、インターポーザ201から半導体装置200外部へと放出される。従って、半導体装置200は、このような構成を備えることによって、半導体素子から発生する熱を効果的に放熱させることができる。
特開平8−124967号公報(1996年5月17日公開)
特開2005−129605号公報(2005年5月19日公開)
特開2003−17638号公報(2003年1月17日公開)
微細化、高集積化が進められた半導体素子は、内部回路の発生する熱が多大となるため、パッケージ化した際に特許文献3の構成を備えて放熱させることは有用であるが、特許文献3の構成を使用する場合、ペルチェ素子の上面と下面とで放熱、吸熱が行われるため、半導体素子とインターポーザ間に使用した場合、パッケージ全体の厚さが増し、製品の実装基板全体の高さが高くなる等の問題が発生する。
また、特許文献3の構成の場合、上記したように、放熱面208aまで移行した熱は、図17に示すハンダボール206に移行した後、該ハンダボール206に接続される基板(不図示)に移行する構成となっている。すなわち、特許文献3の構成の場合、放熱に関わる部材が、外気とあまり接触していないため、十分な放熱が期待できない。
そこで、本発明は、上記の問題点に鑑みてなされたものであり、その目的は、パッケージの厚さを、従来技術の構成よりも薄い状態で放熱機能を実現し、且つ従来技術の構成よりも放熱効率を向上させたIC実装パッケージを提供するものである。
本発明に係るICチップ実装パッケージは、上述した課題を解決するために、接続端子群を有する第1のインターポーザ、出入力端子群を有するICチップ、及び、上記出入力端子群と接続するように構成されたICチップ側接続端子群と、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記ICチップ側接続端子群及びパッケージ基材側接続端子群を接続する配線とを有する第2のインターポーザを備えており、上記ICチップから発生する熱を吸収する吸熱部と、該吸熱部で吸収した熱を放熱する放熱部と、該吸熱部で吸収した熱を該放熱部に移行させる拡散部とを有する放熱素子を、上記第2のインターポーザにおける上記ICチップが搭載される側の表面に設けており、上記第2のインターポーザと上記ICチップとの接続部、及び上記放熱素子を少なくとも覆うように封止材が設けられているICチップ実装パッケージであって、上記放熱素子は、上記拡散部が上記表面と面一になるように上記第2のインターポーザに埋設されていて、且つ上記吸熱部と放熱部とが上記第2のインターポーザの上記表面側に互いに並設されており、上記ICチップは、上記吸熱部の上に設けられており、上記放熱部の上に、上記封止材よりも熱伝導率が高い材料によって構成された伝熱体が、その一部をパッケージの外部に露出するように上記封止材によって固定されて設けられていることを特徴としている。
上記の構成とすれば、パッケージの厚さを、従来技術の構成よりも薄い状態で放熱機能を実現し、且つ従来技術の構成よりも放熱効率を向上させたIC実装パッケージを提供することができる。
すなわち、従来のICチップ実装パッケージの場合は、本願の吸熱部と、拡散部と、放熱部とに相当する構成が、インターポーザ表面に積層されて設けられていた。これに対して、本発明のICチップ実装パッケージは、吸熱部と、拡散部と、放熱部とが第2のインターポーザの表面の上で該表面に沿って設けられている。すなわち、積層された状態ではない。そのため、従来の場合は、本発明の放熱素子に相当する構成を設けようとすると、吸熱部の厚さと、拡散部の厚さと、放熱部の厚さとの3つの構成要素の厚さ分、ICチップ実装パッケージの厚さが増すことになる。しかしながら、本発明のICチップ実装パッケージの場合は、上記拡散部は第2のインターポーザの上記表面に埋設されているので厚さを考慮する必要なく、吸熱部の厚さのみ、もしくは放熱部のみの1つの構成要素の厚さ分、ICチップ実装パッケージの厚さが増すだけで放熱素子を実現することができる。
従って、本発明の構成によれば、上記吸熱部の上にICチップを設けることによって、従来のICチップ実装パッケージほどその厚さを増加させることなく、放熱機能を実現したICチップ実装パッケージを提供することができる。
更に、本発明の構成によれば、上記放熱部の上に、上記封止材よりも熱伝導率が高い材料によって構成された伝熱体が、上記封止材によって固定されて設けられていることから、放熱効果をより一層高めることができる。具体的には、吸熱部から放熱部まで移行した熱を、伝熱体に移行させることができる。ここで、伝熱体は、その一部がパッケージの外部に露出しているため、伝熱体に移行した熱は、外気に曝されている露出部分から効率的に放熱される。よって、本発明のICチップ実装パッケージは、上記伝熱体を備えたことによって、上記放熱素子の吸熱作用をより一層高めることができる。封止材よりも熱伝導率が高い材料としては、金属を用いることができ、封止材には、樹脂を用いることができる。
具体的には、本発明に係るICチップ実装パッケージの上記放熱素子は、ペルチェ素子であることが好ましい。
また、本発明に係るICチップ実装パッケージは、上記第2のインターポーザの上記表面側には、上記拡散部としてP型拡散領域及びN型拡散領域が形成されており、上記吸熱部と放熱部とは、各々複数個が交互に配設されていて、吸熱部と放熱部との間に上記P型拡散領域もしくはN型拡散領域が、P型拡散領域とN型拡散領域とが交互になるように形成されており、上記吸熱部と放熱部とP型拡散領域とN型拡散領域とが、全ての上記吸熱部を上記表面の中央に配置させるとともに、全ての上記放熱部を該吸熱部を挟むように上記表面の該中央よりも外周側に配置させるように、1つの蛇行形状の電流経路を形成していることが好ましい。
上記のように構成することによって、上記吸熱部を第2のインターポーザの表面の中央に集結させて形成しているので、ICチップに発生した熱を効果的に吸熱し、放熱することができる。
また、本発明に係るICチップ実装パッケージは、上記ICチップには、外部電源から該ICチップに電流が供給されるための電源接続用パッドと、接地用パッドとが設けられており、上記放熱素子には、外部から上記電流経路に電流が供給されるための供給用電極と、接地される接地電極とが設けられており、上記接地用パッドと、上記供給用電極とが接続されていることが好ましい。
ICチップの発熱量は、ICチップの消費電流が多くなればなるほど多くなる。そこで、本発明では、上記のように、上記接地電極が接地していて、上記接地用パッドと上記供給用電極とが接続されている。すなわち、外部電極からICチップに流れた電流は、ICチップの接地用パッドに接続された第2のインターポーザの上記供給用電極から放熱素子内を流れて、接地電極に至る。これにより、ICチップで消費される消費電流量が、放熱素子に流れる電流の電流量と同じになる。よって、発熱量が多くなった時に放熱量が多くなるので、ICチップに残存する熱量を常に一定に保つことができる。
本発明に係るICチップ実装パッケージは、以上のように、接続端子群を有する第1のインターポーザ、出入力端子群を有するICチップ、及び、上記出入力端子群と接続するように構成されたICチップ側接続端子群と、上記接続端子群と接続するように構成されたパッケージ基材側接続端子群と、上記ICチップ側接続端子群及びパッケージ基材側接続端子群を接続する配線とを有する第2のインターポーザを備えており、上記ICチップから発生する熱を吸収する吸熱部と、該吸熱部で吸収した熱を放熱する放熱部と、該吸熱部で吸収した熱を該放熱部に移行させる拡散部とを有する放熱素子を、上記第2のインターポーザにおける上記ICチップが搭載される側の表面に設けており、上記第2のインターポーザと上記ICチップとの接続部、及び上記放熱素子を少なくとも覆うように封止材が設けられているICチップ実装パッケージであって、上記放熱素子は、上記拡散部が上記表面と面一になるように上記インターポーザに埋設されていて、且つ上記吸熱部と放熱部とが上記インターポーザの上記表面側に互いに並設されており、上記ICチップは、上記吸熱部の上に設けられており、上記放熱部の上に、上記封止材よりも熱伝導率が高い材料によって構成された伝熱体が、その一部をパッケージの外部に露出するように上記封止材によって固定されて設けられていることを特徴としている。
以上の構成とすれば、パッケージの厚さを、従来技術の構成よりも薄い状態で放熱機能を実現し、且つ従来技術の構成よりも放熱効率を向上させた、すなわち、ICチップ冷却効果を高めたIC実装パッケージを提供することができる。
〔実施の形態1〕
本発明に係るICチップ実装パッケージの一実施形態を説明する。なお、以下の説明では、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲が以下の実施形態および図面に限定されるものではない。
本発明に係るICチップ実装パッケージの一実施形態を説明する。なお、以下の説明では、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲が以下の実施形態および図面に限定されるものではない。
図1は、本発明の一実施形態であるICチップ実装パッケージの斜視図である。また、図2は、図1に示すICチップ実装パッケージを、切断線A−A’において切断した状態を示した矢視断面図である。
本実施形態のICチップ実装パッケージ1aは、図2に示すように、第1のインターポーザ2と、ICチップ3と、第2のインターポーザ4aと、封止材15とを備えている。詳細は後述するが、ICチップ3は、第2のインターポーザ4aの一表面上に実装されており、第2のインターポーザ4aは、ICチップ3実装面とは反対側の面を、第1のインターポーザ2の主面と対向させるようにして、第1のインターポーザ2の該主面上に実装されている。また、ICチップ実装パッケージ1aは、ICチップ3から発生する熱を放熱するために、図2に示すように、放熱素子7と、伝熱部(伝熱体)30とを第1のインターポーザ2の該主面側に備えている。そして、ICチップ実装パッケージ1aには、第1のインターポーザ2の該主面側に設けられたこれらの構成部材を被覆するように、封止材15が設けられている。
上記第1のインターポーザ2は、従来の図17の構成で言うところのインターポーザ201や図14の構成で言うところのインターポーザ102に相当し、例えば、厚さ0.2mmのガラスエポキシから構成することができ、その主面に端子2aが設けられている。この端子2aは、第2のインターポーザ4a上の配線の端子(後述する基板接続用端子)とワイヤーボンディング5・6を用いて電気的に接続される。また、第1のインターポーザ2には、スルーホール2bが設けられており、該端子2aは、スルーホール2bを介して第1のインターポーザ2の裏面に設けられたハンダボール2cと導通している。第2のインターポーザ4a上に形成された配線は、ICチップ3の駆動用回路と導通していることから、第1のインターポーザ2上の端子2aは、第2のインターポーザ4aの配線を介して、ICチップ3と導通している。
尚、ICチップ3は、多出力で、第1のバンプ10がファインピッチ化を実現したピッチとなっている。具体的には、最小ピッチが0μmを超え、20μm以下となるように構成されている。
上記第2のインターポーザ4aは、半導体材料、特にシリコンを用いて構成することが好ましい。第2のインターポーザ4aのサイズとしては、特に限定されるものではないが、例えば、2mm×20mmで、厚さ400μmとすることができる。第2のインターポーザ4aは、図2に示すように、第1のインターポーザ2における端子2aが設けられている面に搭載されており、一表面上においてICチップ3と第1のインターポーザ2と導通している。具体的には、第2のインターポーザ4aには、該一表面上に、パッド9と、第2のバンプ11と、第2のインターポーザ上配線(配線、メタル配線)(不図示)、ICチップ側接続端子群(不図示)と、第1のインターポーザ側接続端子群(不図示)とが設けられている。ICチップ3と第2のインターポーザ4aとは、図2に示すように、第1のバンプ10と第2のバンプ11とを接続することによって導通している。第2のインターポーザ4aの詳細な構成については、後述する。
上記伝熱部30は、詳細は後述するが、図2に示すように、上記第2のインターポーザ4aの放熱素子7上に設けられており、端部がICチップ実装パッケージ1aの外部に露出している。伝熱部30は、伝熱性の高い銅やアルミから構成することができ、放熱素子7との対向面の面積が400mm2で、厚さ(図2における放熱素子7上からパッケージ露出部分までの長さ)0.6mmとすることができるが、上記の材料や大きさに限定されるものではない。
そして、ICチップ実装パッケージ1aは、図2に示すように、第1のインターポーザ2における第2のインターポーザ4a及びICチップ3が実装されている面に、各々の接続部、及び第2のインターポーザ4a及びICチップ3を外部から保護する封止材15が設けられている。
上記封止材15は、2種類の樹脂から構成されており、第2のインターポーザ4aとICチップ3との接続部及びその周辺には、熱伝導性の高い封止樹脂15aが用いられている。このように熱伝導性の高い封止樹脂15aを用いることによって、ICチップ3で発生した熱を、効率的に上記放熱素子7の吸熱部に吸熱させることができる。また、上記伝熱部30は、もう1種類の封止樹脂15bによって、上記した位置に固定されている。封止樹脂15bは、上記伝熱部30よりも、伝熱性の低い樹脂で構成される。
次に、第2のインターポーザ4aの詳細な構成について説明する。
本実施形態におけるICチップ実装パッケージ1aは、第2のインターポーザ4aに特徴的な構成を有している。具体的には、第2のインターポーザ4aのICチップ3実装側の表面に、ICチップ3から発生した熱を放熱させる放熱機能が形成されている。以下に、この放熱機能について説明する。
図3は、図2に示した実装パッケージ1aのICチップ3及び第2のインターポーザ4aの構成を示す平面図である。また、図4は、図3に示した構成からICチップ3を除いた後の状態を示した平面図である。
図4に示すように、実装されていたICチップ3を第2のインターポーザ4a上から取り払うと、ICチップ3が実装されていた部分に、ICチップ3の駆動信号出力用端子3a及び信号入力用端子3b(図2)に接続するICチップ接続用端子12が形成されている。さらに第2のインターポーザ4a上には、第1のインターポーザ2(図2)の端子と接続する第1のインターポーザ接続用端子13と、ICチップ接続用端子12と第1のインターポーザ接続用端子13とを接続する第2のインターポーザ上配線14とが設けられている。すなわち、第2のインターポーザ4aには、その中心付近にICチップ接続用端子12が設けられており、第2のインターポーザ4aの外周付近、つまり、第2のインターポーザ4aの4辺付近に第1のインターポーザ接続用端子13が設けられている。
図5は、図4に示した構成のうちの第2のインターポーザ上配線14を、説明の便宜上、表面に現した構造である。また、図6は、図4に示した第2のインターポーザ4aから、ICチップ接続用端子12、第2のバンプ11、第1のインターポーザ接続用端子13、パッド9、第2のインターポーザ上配線14を取り除いた状態を示している。
図6に示すように、第2のインターポーザ4aの表面には、複数のP型拡散領域(図中のP)及びN型拡散領域(図中のN)が形成されている。1つのP型拡散領域と1つのN型拡散領域との間には、第1の導電部材31(吸熱部)が配設されており、該第1の導電部材31は、コンタクト部を介して該P型拡散領域(図中のP)及び該N型拡散領域と接続している。
そして、1つのP型拡散領域と、第1の導電部材と、1つのN型拡散領域とが1つの構造体を形成している。本実施形態における上記構造体は、P型拡散領域と第1の導電部材とN型拡散領域とが各々細長い形状を有しており、第1の導電部材31の長手方向の両方の端部と、P型拡散領域及びN型拡散領域の長手方向の端部とがコンタクト部33を介して接続された細長い構造となっている。そして、この細長い上記構造体は、第1の導電部材31を第2のインターポーザ4aの表面の中心部分に配置して、長手方向を互いに平行して複数形成されている。この際、隣り合う2つの構造体は、一方の構造体のP型拡散領域が、他方の構造体のN型拡散領域と隣り合うように設けられている。
上記構造体同士の接続は、次の通りである。例えば、平行に配列した複数の構造体の最も左側に位置する構造体を第1の構造体34−1として、第1の構造体34−1に隣り合う構造体を第2の構造体34−2、続いて、第3、第4と続き、最後、すなわち最も右側に位置する構造体を第nの構造体34−nとすると、第1の構造体34−1のN型拡散領域には、図示しない電源と接続する第2の導電部材32(放熱部)が、コンタクト部33を介して形成されている。そして、第1の構造体34−1のP型拡散領域における第1の導電部材31と接続されていない側にも第2の導電部材32が形成されていて、コンタクト部を介して電気的に導通しており、この第2の導電部材32は、隣り合う第2の構造体34−2のN型拡散領域における第1の導電部材31と接続されていない側とも、コンタクト部を介して電気的に導通している。また、第2の構造体34−2のP型拡散領域における第1の導電部材31と接続されていない側には、隣り合う第3の構造体34−3のN型拡散領域における第1の導電部材31と接続されていない側と共通の第2の導電部材32が、コンタクト部33を介して電気的に導通している。また、第3の構造体34−3のP型拡散領域における第1の導電部材31と接続されていない側には、隣り合う第4の構造体34−4のN型拡散領域における第1の導電部材31と接続されていない側と共通の第2の導電部材32が、コンタクト部33を介して電気的に導通している。このように、構造体同士が第2の導電部材32によって接続され、第nの構造体34−nのP型拡散領域における第1の導電部材31と接続されていない側には、接地するように構成された第2の導電部材32、すなわち接地(GND)電極が、コンタクト部33を介して形成されている。
すなわち、上記構造体同士は、第2の導電部材32によって直列に接続され、第2のインターポーザ4aの表面にて、1つの蛇行形状の電流経路を形成するペルチェ素子を形成している。そのため、図示しない電源と接地電極との間に電位差をかけることによって、第2のインターポーザ4aの表面において、第1の導電部材31から、拡散領域(P型拡散領域及びN型拡散領域)を通じて第2の導電部材32まで、熱を移行する機構が形成される。言い換えれば、第1の導電部材31は、吸熱効果を奏する吸熱部として機能し、第2の導電部材32は、第1の導電部材31によって吸収され拡散領域を移行した熱を外部へ放熱する放熱効果を奏する放熱部として機能する。
そこで、本実施形態では、図6に示すように、第2のインターポーザ4aのICチップ接続用端子12を、上記構造体と構造体の間の拡散領域によって挟まれた領域に形成する。これにより、図3に示すように実装されたICチップ3から発生した熱は、吸熱部である第1の導電部材31から、拡散領域(P型拡散領域及びN型拡散領域)を介して、放熱部である第2の導電部材32まで移行し、第2の導電部材32から外部に放熱される。尚、本実施形態ではICチップ接続用端子12を上記構造体と構造体の間の拡散領域によって挟まれた領域に形成しているが、本発明はこれに限定されるものではなく、吸熱部に配置してもよい。
本実施形態における電源の配線は、まず外部電源(不図示)が、図5に示すように、第2のインターポーザ4aの第2のインターポーザ上配線14の或る端子(基板接続用端子13)のパッド9’と接続しており、パッド9’から第2のインターポーザ4a上の第2のインターポーザ上配線14により、ICチップ3の端子3a及び3bへつながっている。そして、第2のインターポーザ4a上の、図示しないICチップ3のGNDパッドと接続するICチップ用GNDパッド11’は、ペルチェ素子の電源接続用の第2の導電部材32へつながるように構成され、さらに、ペルチェ素子の接地電極(第2の導電部材32’)は、第2のインターポーザ4aの接地電極(パッド9'')に接続されている。すなわち、ペルチェ素子と第2のインターポーザ4aとのGNDを共通にしている。
このような配線構造をとることによって、本実施形態のICチップ実装パッケージ1aは、ICチップ3で消費される消費電流量が、ペルチェ素子に流れる電流の電流量と同じになり、ICチップ3での消費電流量に見合った放熱効果を実現することができる。すなわち、ICチップ3の発熱量は、ICチップ3の消費電流が多くなればなるほど多くなる。そこで、ICチップ3で消費される消費電流量が、ペルチェ素子に流れる電流の電流量と同じにすることよって、発熱量が多くなった時に放熱量が多くなるので、ICチップ3に残存する熱量を常に一定に保つことができる。
さらに、本実施形態のICチップ実装パッケージ1aには、図2に示したように、伝熱部30が形成されている。
伝熱部30は、柱形状を有していて、封止材15の封止樹脂15bによってその位置が固定されており、封止樹脂15bよりも熱伝導性が高い材料から構成される。具体的には、アルミや銅等の金属から構成される。
図7は、伝熱部30の配設位置を具体的に示した平面図である。図7に示すように、伝熱部30は、第2のインターポーザ4aに形成された、放熱部である第2の導電部材32を覆うように形成されている。具体的には、図2に示すように伝熱部30の一方の端部が第2の導電部材32と絶縁層を介して接触している。また、伝熱部30の他方の端部は、図2に示すように、ICチップ実装パッケージ1aの表面、すなわち、封止樹脂15bの表面から露出している。すなわち、伝熱部30の該端部は、外気と接触できるように構成されている。そのため、第1の導電部材31から第2の導電部材32に移行した熱は、伝熱部30に移行し、露出した端部から外気に放熱される。すなわち、伝熱部30は、放熱素子の放熱効果を補助する補助部材と言える。このとき、外気が流動していれば、放熱効果はより一層高められる。
尚、伝熱部30を構成する材料として、外気によって劣化しやすい材料が用いられる場合は、その露出部分に劣化を防ぐ処理(防錆処理剤の塗布や防錆の表面処理)が施されていることが好ましい。
次に、以上のような特徴を有する第2のインターポーザ4aの製造方法を図8を用いて説明する。図8は、図4に示す第2のインターポーザ4aを切断線A−A’によって切断した上体を示した矢視断面図である。
まず、拡散領域形成工程として、第2のインターポーザ4aの大きさに分断される前のウエハの状態で、ウエハにイオン注入を行ってP型の拡散領域とN型の拡散領域とを形成する。そして、P型拡散領域とN型拡散領域を形成したウエハ表面に保護膜35を形成する(図8の(a))。形成したP型の拡散領域とN型の拡散領域とは、個々の第2のインターポーザ4aに分断された際のP型拡散領域とN型拡散領域とに相当する。
尚、ウエハがP型の場合、P型の拡散は、ウエハと電気的に絶縁するため、N型拡散のウエルを作成しておく必要があるが、図面が複雑になるため、図示を省略する。
次に第2のインターポーザ上配線形成工程として、上記保護膜にコンタクト(穴)を形成した後、図5に示す第2のインターポーザ上配線14となる下層メタル36を形成する。さらに、下層メタル36上に保護膜35を形成した後、平坦化処理を行う(図8の(b))。
そして、図8の(c)に示すように下層メタル36上に形成された保護膜35にコンタクト部(穴)をした後、ペルチェ素子形成工程として、第1の導電部材31と第2の導電部材32とコンタクト部33となる上層メタルと、上層メタル37上に保護膜35を形成する(図8の(d))。
このようにコンタクト部33を介して、第1のN型拡散領域及びP型拡散領域から、第nの構造体34−nのN型拡散領域及びP型拡散領域(第nのN型拡散領域及びP型拡散領域と記載する)までを、第1の導電部材31と第2の導電部材32で直列に接続した後に、第nのP型拡散領域を、接地電極となる第2の導電部材32に、コンタクト部を介して接続する。
そして最後に、図8の(e)に示すように、上層メタル37上に形成した保護膜35にコンタクト部(穴)を形成して、下層メタル36(第2のインターポーザ上配線14)と電気的に導通するパッド9及び第2のバンプ11を形成する。
ここまでの工程を経たウエハは、個々の第2のインターポーザ4aの大きさにダイシングされ(ダイシング工程)。
次に、上記の各工程によって製造された第2のインターポーザ4aを用いて、本実施形態のICチップ実装パッケージ1aを製造する方法を図9を用いて説明する。
図9は、図2に示したICチップ実装パッケージ1aの製造過程を説明した図である。
まず、第2のインターポーザ4aとICチップ3とを、第1のバンプ10と第2のバンプ11とを接続させることによって、電気的に導通させ、その接続部分に封止樹脂15aを充填する。これにより、接続部分が外部環境から保護される(図9の(a))。
続いて、伝熱部30を所定の位置に配置し、伝熱部30とICチップ3との間に封止樹脂15bを充填した後(図9の(b))、第1のインターポーザ2に搭載し、パッド9と第1のインターポーザ2上の端子とを接続する。そして、パッド9と第1のインターポーザ2上の端子との接続部分を被覆するとともに、伝熱部30を固定するように封止樹脂15bを充填する(図9の(c))。
以上の各工程を経て、図2に示すICチップ実装パッケージ1aを製造を製造することができる。
以上のように、本実施形態の構成によれば、第1の導電部材31、第2の導電部材32、及び、第1の導電部材31と第2の導電部材32との間に位置するP型拡散領域(もしくは上記N型拡散領域)によって、ペルチェ素子を構成することができ、電流が流れることによって、ペルチェ効果を実現することができる。これにより、第1の導電部材31が、ICチップ3から発生する熱を吸収する吸熱部として機能し、P型拡散領域及びN型拡散領域が、その熱を移行し、第2の導電部材32が、移行した熱を放熱する放熱部として機能する。
すなわち、本実施形態のICチップ実装パッケージ1aは、吸熱部と、拡散領域と、放熱部とが、積層された状態ではなく、第2のインターポーザ4aの表面の上で、該表面に沿って並んで設けられている。これに対して、従来の場合は、吸熱部と、拡散部と、放熱部とに相当する構成が、第2のインターポーザ4aの表面に積層されて設けられているため、吸熱部の厚さと、拡散領域の厚さと、放熱部の厚さとの3つの構成要素の厚さ分、パッケージの厚さが増すことになる。しかしながら、本実施形態の構成によれば、拡散領域は第2のインターポーザ4aの表面に埋設されているので厚さは増加せず、よって、吸熱部の厚さのみ、もしくは放熱部のみの1つの構成要素の厚さ分、パッケージの厚さが増すだけで放熱機能を実現することができる。
従って、本実施形態の構成によれば、従来のパッケージほどその厚さを増加させることなく、放熱機能を実現することができる。
また、本実施形態のICチップ実装パッケージ1aによれば、第2の導電部材32の上に、封止樹脂15bよりも熱伝導性の高い伝熱部30を備えている。これにより、吸熱部である第1の導電部材31から、放熱部である第2の導電部材32まで移行した熱が、封止樹脂15b内に移行し留まってしまうことなく、伝熱部30に伝えられる。そして、上記したように、伝熱部30の端部はICチップ実装パッケージ1aの表面に露出していて外気に接触しているので、伝熱部30に移行した熱は外気に放熱される。よって、第2の導電部材32の温度を効果的に下げることができるので、第1の導電部材31の吸熱効果が促進される。
尚、本実施形態では、図2に示した断面図において伝熱部30は、第2の導電部材32から露出部分にかけて等しい幅を有している。しかしながら、本発明はこれに限定されるものではなく、図10に示すように、露出部分に向けて、幅が広がっている形状の伝熱部30’であってもよい。このように、露出面を広くすることによって、放熱効率を向上させることができる。
また、本実施形態では、伝熱部30の露出面が、第2のインターポーザ4aの表面と平行になるように形成された封止材15(封止樹脂15b)表面に位置している。しかしながら、本発明はこれに限定されるものではなく、図11に示すように、第2のインターポーザ4aの表面に対して垂直方向の封止材15(封止樹脂15b)表面に露出面が位置する伝熱部30''を設けてもよい。
更には、本実施形態では、封止樹脂15bがICチップ3を被覆するように形成されている。しかしながら、本発明はこれに限定されるものではなく、図12に示すように、伝熱部30の露出面とともに、ICチップ3の表面がパッケージ外部に露出したICチップ実装パッケージ1a’であってもよい。
また、本実施系形態では、四角形を有する第2のインターポーザの2辺にパッド9及び第2の導電部材32等を配置しているが、本発明はこれに限定されるものではなく、4辺にこれらの構成部材を配置してもよい。
また、本実施形態では、上述したようにBGAのパッケージについて説明しているが、本発明はこれに限定されるものではなく、QFPやDIP等の他のモールドパッケージにも適用することができる。
尚、本発明のICチップ実装パッケージは、以下の構成を特徴としていると換言することができる。
すなわち、ICチップ実装パッケージは、設置するICの接続ピッチを広げる第2のインターポーザを備え、樹脂封止を行うIC実装パッケージにおいて、第2のインターポーザには、設置するICが発する熱を吸熱する吸熱部分と、上記吸熱部分の熱が移動する放熱部分とを表面に備えていることを特徴としていると換言することができる。
また、この構成について、吸熱部分と放熱部分とをペルチェ効果により作成することが好ましく、第2のインターポーザにN型拡散領域とP型拡散領域を作成し第1の接続用メタル、第1のN型拡散領域、第1の吸熱メタル、第1のP型拡散領域、第1の放熱メタル、第2のN型拡散領域、第2の吸熱メタル、第2のP型拡散領域、第2の放熱メタル・・・第n−1の放熱メタル、第n−1のN型拡散領域、第n−1の吸熱メタル、第n−1のP型拡散領域、第nの放熱熱メタル、第nのN型拡散領域、第nの吸熱メタル、第nのP型拡散領域、第2の接続用メタルの順に接続し、第1吸熱メタルから第n吸熱メタルに部にICを実装することが好ましく、上記第2のインターポーザの第1の接続用メタルから第2の接続用メタルへ電流を流すことにより、ペルチェ効果を発生させることが好ましく、また、上記電流が表示用駆動ICの消費電流と同等であることが好ましい。
更には、第2のインターポーザ上の放熱部分を、樹脂封止外へ露出し、外部へ熱を伝える構造をもつことが好ましく、また、第2のインターポーザ上の放熱部分上に、熱を伝える物質を備え、樹脂封止外へ熱を伝えることが好ましい。
すなわち、ICチップ実装パッケージは、設置するICの接続ピッチを広げる第2のインターポーザを備え、樹脂封止を行うIC実装パッケージにおいて、第2のインターポーザには、設置するICが発する熱を吸熱する吸熱部分と、上記吸熱部分の熱が移動する放熱部分とを表面に備えていることを特徴としていると換言することができる。
また、この構成について、吸熱部分と放熱部分とをペルチェ効果により作成することが好ましく、第2のインターポーザにN型拡散領域とP型拡散領域を作成し第1の接続用メタル、第1のN型拡散領域、第1の吸熱メタル、第1のP型拡散領域、第1の放熱メタル、第2のN型拡散領域、第2の吸熱メタル、第2のP型拡散領域、第2の放熱メタル・・・第n−1の放熱メタル、第n−1のN型拡散領域、第n−1の吸熱メタル、第n−1のP型拡散領域、第nの放熱熱メタル、第nのN型拡散領域、第nの吸熱メタル、第nのP型拡散領域、第2の接続用メタルの順に接続し、第1吸熱メタルから第n吸熱メタルに部にICを実装することが好ましく、上記第2のインターポーザの第1の接続用メタルから第2の接続用メタルへ電流を流すことにより、ペルチェ効果を発生させることが好ましく、また、上記電流が表示用駆動ICの消費電流と同等であることが好ましい。
更には、第2のインターポーザ上の放熱部分を、樹脂封止外へ露出し、外部へ熱を伝える構造をもつことが好ましく、また、第2のインターポーザ上の放熱部分上に、熱を伝える物質を備え、樹脂封止外へ熱を伝えることが好ましい。
尚、本発明においては、次のような変形例(1)〜変形例(3)であってもよい。
変形例(1);
ICチップ実装パッケージ1aの第2のインターポーザ4aに代えて、多層構造の第2のインターポーザ上配線を有した第2のインターポーザを備えた構成であってもよい。
ICチップ実装パッケージ1aの第2のインターポーザ4aに代えて、多層構造の第2のインターポーザ上配線を有した第2のインターポーザを備えた構成であってもよい。
基板接続用端子13と、ICチップ接続用端子12を接続する第2のインターポーザ上配線14が単層の場合、第1のインターポーザ接続用端子13の端子順と、ICチップ接続用端子12の端子順は同一の順番でしか構成できないが、第2のインターポーザ配線を多層にすることにより、第2のインターポーザ配線を交差することが可能になるため、基板接続用端子の端子順と、ICチップ接続用端子の端子順を入れ替えることが可能となる。
例えば、製品の基板に搭載するICチップを複数のメーカーから供給を受ける場合、機能が同じであっても、ICチップの端子配置が異なる場合がある。この場合、基板の配線を変更する必要があり、後発のメーカーのチップを採用し難い。しかしながら本願の実装パッケージを使用し、第2のインターポーザの多層配線を使用して端子配置を組み替えることにより、パッケージの端子配置は同じにすることができる。
変形例(2);
本発明においては、ICチップ実装パッケージ1aの第2のインターポーザ4a上に、ICチップ接続用端子12と、第1のインターポーザ接続用端子13と、第2のインターポーザ上配線14とに加えて、電源回路(電源素子)及び出力駆動バッファー(出力バッファー素子)を備えていてもよい。
本発明においては、ICチップ実装パッケージ1aの第2のインターポーザ4a上に、ICチップ接続用端子12と、第1のインターポーザ接続用端子13と、第2のインターポーザ上配線14とに加えて、電源回路(電源素子)及び出力駆動バッファー(出力バッファー素子)を備えていてもよい。
ICチップと第2のインターポーザとは、別のプロセスで製造されるため、第2のインターポーザを例えば電源回路が作成しやすいプロセスで作成し、第2のインターポーザ上の電源回路で作成した電圧をICチップに供給することが可能となる。
ICチップの駆動能力は、パッケージ端子に接続される負荷容量を十分駆動できる能力が必要であるが、必要以上に大きくするとICチップが大きくなるという問題が生じる。そこで、第2のインターポーザに出力駆動バッファーを搭載することにより、ICチップの駆動能力を小さく作成しておき、第2のインターポーザの出力駆動バッファーのサイズを所望の駆動能力に合わせて変更することにより、種々の場合に対応可能であると共に、コストダウンを実現することができる。
なお、出力駆動バッファーを第2のインターポーザに搭載する際、出力駆動バッファーは出力数に相当する数あるため、全出力分に相当する出力駆動バッファーを第2のインターポーザに搭載してもよく、一部の出力に相当する出力駆動バッファーを第2のインターポーザに搭載してもよい。また、ICチップの出力部の駆動回路を第2のインターポーザ上に設けることによって、全出力分に相当する出力駆動バッファーを含む出力回路を全て第2のインターポーザ上に搭載してもよい。例えばオペアンプ等のアナログ回路がすべてインターポーザ上で構成でき、ICチップのチップ面積を飛躍的に小さくできる。このように構成することによって、第2のインターポーザのコストは上がるが、第2のインターポーザを安価なプロセスで作成することで、ICチップでのコストダウンより少ないコストアップに抑え、全体としてコストダウンを実現することが可能となる。
また、出力駆動バッファーに代えて、入力バッファーを第2のインターポーザに設けた構成であってもよい。これにより、ICチップのコストダウンを実現することができる。例えば、差動信号を使用したRSDSやLVDS等のディスプレイ・インターフェース技術を使用した信号を取り扱う場合、これらの技術は規格に合わせたトランスミッターやレシーバーを内蔵する必要がある。第2のインターポーザに入力バッファーやレシーバーやトランスミッターを構成することにより、規格の異なったインターフェースにも容易に対応可能になる。
変形例(3);
本発明においては、ICチップ実装パッケージ1aの第2のインターポーザ4a上に、ICチップ接続用端子12と、第1のインターポーザ接続用端子13と、第2のインターポーザ上配線14とに加えて、保護素子を備えていてもよい。
本発明においては、ICチップ実装パッケージ1aの第2のインターポーザ4a上に、ICチップ接続用端子12と、第1のインターポーザ接続用端子13と、第2のインターポーザ上配線14とに加えて、保護素子を備えていてもよい。
保護素子は、静電放電(ESD:Electrostatic discharge)に対する保護回路である。静電放電は、組み立てラインの機械や人に帯電して、帯電した物から集積回路へ放電するモードや、集積回路のパッケージが帯電して、パッケージから外部へ放電するモードが考えられており、何れも数千ボルトに及ぶ静電放電を生じるため、集積回路の破壊を招く。
一方、ESDでの破壊を防止するためには、保護素子自体の耐圧も必要になる。そのため、保護素子の内部回路の集積度が上がり微細化されても、保護素子自体は微細化できない傾向にある。
そこで、この静電放電からICチップを保護するための保護素子を、第2のインターポーザに備えている。このように、保護素子を第2のインターポーザに備えることにより、保護素子をICチップに備える構成と比較して、ICチップは微細プロセスにて製造でき、ICチップの集積度が上がり、チップサイズが小さくなってコストダウンを図ることができる。一方、第2のインターポーザは、微細なプロセスを使用せずに製造することができるので、保護素子を搭載しても、保護素子をICチップに搭載する構成と比較して、コストアップを抑えることができる。
本発明のICチップ実装パッケージは、ドライバICで発生した熱を効果的にドライバIC外部に放熱させる機能を備えている。
従って、各種電子機器などの装置内部に搭載される素子の実装用パッケージとして適用することが可能である。
1a,1a’ ICチップ実装パッケージ
1b〜1g ICチップ実装パッケージ
2 基板
2a 端子
2b スルーホール
2c ハンダボール
3,3’ ICチップ
3a 駆動信号出力用端子
3b 信号入力用端子
4a〜4g インターポーザ
5・6 ワイヤーボンディング
7 放熱素子
9,9’ パッド
10 第1のバンプ
11 第2のバンプ
11’ ICチップ用GNDパッド
12 ICチップ接続用端子
13 基板接続用端子
14,14’ インターポーザ上配線
15 封止材
15a,15b 封止樹脂
30,30’,30'' 伝熱部
31 第1の導電部材
32 第2の導電部材
33 コンタクト部
34−1 第1の構造体
34−2 第2の構造体
34−3 第3の構造体
34−4 第4の構造体
34−n 構造体
35 保護膜
36 下層メタル
37 上層メタル
1b〜1g ICチップ実装パッケージ
2 基板
2a 端子
2b スルーホール
2c ハンダボール
3,3’ ICチップ
3a 駆動信号出力用端子
3b 信号入力用端子
4a〜4g インターポーザ
5・6 ワイヤーボンディング
7 放熱素子
9,9’ パッド
10 第1のバンプ
11 第2のバンプ
11’ ICチップ用GNDパッド
12 ICチップ接続用端子
13 基板接続用端子
14,14’ インターポーザ上配線
15 封止材
15a,15b 封止樹脂
30,30’,30'' 伝熱部
31 第1の導電部材
32 第2の導電部材
33 コンタクト部
34−1 第1の構造体
34−2 第2の構造体
34−3 第3の構造体
34−4 第4の構造体
34−n 構造体
35 保護膜
36 下層メタル
37 上層メタル
Claims (5)
- 接続端子群を有する第1のインターポーザ、
出入力端子群を有するICチップ、及び、
上記出入力端子群と接続するように構成されたICチップ側接続端子群と、上記接続端子群と接続するように構成された第1のインターポーザ側接続端子群と、上記ICチップ側接続端子群及び第1のインターポーザ側接続端子群を接続する配線とを有する第2のインターポーザを備えており、
上記ICチップから発生する熱を吸収する吸熱部と、該吸熱部で吸収した熱を放熱する放熱部と、該吸熱部で吸収した熱を該放熱部に移行させる拡散部とを有する放熱素子を、上記第2のインターポーザにおける上記ICチップが搭載される側の表面に設けており、
上記第2のインターポーザと上記ICチップとの接続部、及び上記放熱素子を少なくとも覆うように封止材が設けられているICチップ実装パッケージであって、
上記放熱素子は、上記拡散部が上記表面と面一になるように上記インターポーザに埋設されていて、且つ上記吸熱部と放熱部とが上記インターポーザの上記表面側に互いに並設されており、
上記ICチップは、上記吸熱部の上に設けられており、
上記放熱部の上に、上記封止材よりも熱伝導率が高い材料によって構成された伝熱体が、その一部をパッケージの外部に露出するように上記封止材によって固定されて設けられていることを特徴とするICチップ実装パッケージ。 - 上記放熱素子は、ペルチェ素子であることを特徴とする請求項1に記載のICチップ実装パッケージ。
- 上記第2のインターポーザの上記表面側には、上記拡散部としてP型拡散領域及びN型拡散領域が形成されており、
上記吸熱部と放熱部とは、各々複数個が交互に配設されていて、吸熱部と放熱部との間に上記P型拡散領域もしくはN型拡散領域が、P型拡散領域とN型拡散領域とが交互になるように形成されており、
上記吸熱部と放熱部とP型拡散領域とN型拡散領域とが、全ての上記吸熱部を上記表面の中央に配置させるとともに、全ての上記放熱部を該吸熱部を挟むように上記表面の該中央よりも外周側に配置させるように、1つの蛇行形状の電流経路を形成していることを特徴とする請求項1または2に記載のICチップ実装パッケージ。 - 上記ICチップには、外部電源から該ICチップに電流が供給されるための電源接続用パッドと、接地用パッドとが設けられており、
上記放熱素子には、外部から上記電流経路に電流が供給されるための供給用電極と、接地される接地電極とが設けられており、
上記接地用パッドと、上記供給用電極とが接続されていることを特徴とする請求項3に記載のICチップ実装パッケージ。 - 上記伝熱体は、金属で構成されており、
上記封止材は、樹脂で構成されていることを特徴とする請求項1から4の何れか1項に記載のICチップ実装パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339045A JP2008153393A (ja) | 2006-12-15 | 2006-12-15 | Icチップ実装パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006339045A JP2008153393A (ja) | 2006-12-15 | 2006-12-15 | Icチップ実装パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008153393A true JP2008153393A (ja) | 2008-07-03 |
Family
ID=39655267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006339045A Pending JP2008153393A (ja) | 2006-12-15 | 2006-12-15 | Icチップ実装パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008153393A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205818A (ja) * | 2009-03-02 | 2010-09-16 | Oki Semiconductor Co Ltd | 半導体装置 |
KR20130061487A (ko) * | 2011-12-01 | 2013-06-11 | 삼성전자주식회사 | 열전 냉각 패키지 및 이의 열관리 방법 |
US9842789B2 (en) | 2015-05-11 | 2017-12-12 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
-
2006
- 2006-12-15 JP JP2006339045A patent/JP2008153393A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205818A (ja) * | 2009-03-02 | 2010-09-16 | Oki Semiconductor Co Ltd | 半導体装置 |
KR20130061487A (ko) * | 2011-12-01 | 2013-06-11 | 삼성전자주식회사 | 열전 냉각 패키지 및 이의 열관리 방법 |
KR101928005B1 (ko) | 2011-12-01 | 2019-03-13 | 삼성전자주식회사 | 열전 냉각 패키지 및 이의 열관리 방법 |
US10658266B2 (en) | 2011-12-01 | 2020-05-19 | Samsung Electronics Co., Ltd. | Thermoelectric cooling packages and thermal management methods thereof |
US9842789B2 (en) | 2015-05-11 | 2017-12-12 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
US10170386B2 (en) | 2015-05-11 | 2019-01-01 | Samsung Electro-Mechanics Co., Ltd. | Electronic component package and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6317326B1 (en) | Integrated circuit device package and heat dissipation device | |
US7872869B2 (en) | Electronic chip module | |
US7829995B2 (en) | Semiconductor device and method of fabrication | |
JP5945326B2 (ja) | 放熱構造を備えた半導体装置 | |
US20140319668A1 (en) | High thermal performance 3d package on package structure | |
US20070252257A1 (en) | Semiconductor package structures having heat dissipative element directly connected to internal circuit and methods of fabricating the same | |
TWI470762B (zh) | Laminated semiconductor device | |
US20070045804A1 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
JP2007158279A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
JP2008305838A (ja) | 半導体装置及びその実装構造 | |
US20060086449A1 (en) | Semiconductor device having element portion and control circuit portion | |
US10211123B2 (en) | Semiconductor memory device and a chip stack package having the same | |
KR20140113029A (ko) | 열전소자가 배치된 히트 슬러그 및 이를 구비하는 반도체 패키지 | |
US7298028B2 (en) | Printed circuit board for thermal dissipation and electronic device using the same | |
JPH0997864A (ja) | 冷却改善用の熱伝達構造を有する高密度cmos集積回路 | |
US7723843B2 (en) | Multi-package module and electronic device using the same | |
JP2006019636A (ja) | 半導体装置 | |
JP2008153393A (ja) | Icチップ実装パッケージ | |
JP2012169330A (ja) | 電子装置 | |
JP2007294863A (ja) | 回路装置 | |
JP2007281043A (ja) | 半導体装置 | |
JP2000323610A (ja) | フィルムキャリア型半導体装置 | |
JP5358515B2 (ja) | 半導体装置及びそれを用いた電子制御装置 | |
JP2008118054A (ja) | 駆動素子を実装した表示装置 | |
JP2010258254A (ja) | 半導体装置 |