JP2000323610A - フィルムキャリア型半導体装置 - Google Patents

フィルムキャリア型半導体装置

Info

Publication number
JP2000323610A
JP2000323610A JP11134893A JP13489399A JP2000323610A JP 2000323610 A JP2000323610 A JP 2000323610A JP 11134893 A JP11134893 A JP 11134893A JP 13489399 A JP13489399 A JP 13489399A JP 2000323610 A JP2000323610 A JP 2000323610A
Authority
JP
Japan
Prior art keywords
semiconductor device
film
film carrier
type semiconductor
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11134893A
Other languages
English (en)
Other versions
JP3312611B2 (ja
Inventor
Koichi Honda
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13489399A priority Critical patent/JP3312611B2/ja
Priority to US09/571,734 priority patent/US20020063331A1/en
Publication of JP2000323610A publication Critical patent/JP2000323610A/ja
Application granted granted Critical
Publication of JP3312611B2 publication Critical patent/JP3312611B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Abstract

(57)【要約】 【課題】 電源系配線のインダクタンスを低減すること
ができ、高速半導体デバイスとして好適のＴａｐｅ−Ｂ
ＧＡ用ＴＡＢを用いたフィルムキャリア型半導体装置を
提供する。 【解決手段】 金属２層構造Ｔａｐｅ−ＢＧＡ用フィル
ムキャリアテープ１０の金属薄膜層である配線パターン
５ａと導電性のスティフナ１２とを導電性接着剤１５に
よって接合することにより、スティフナ１２にＶＤＤ電
位の電源系プレーンとしての機能を持たせる。これによ
りＶＤＤ系配線を金属ベタ層とすることができ、ＶＤＤ
系配線のインダクタンスを著しく低減することができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、Ｔａｐｅ−ＢＧＡ
（Tape−Ball Grid Array）用ＴＡＢ（Tape automated
bonding）を用いたフィルムキャリア型半導体装置に関
し、特に、電源系配線のインダクタンスが低減され高速
半導体デバイスとして好適のフィルムキャリア型半導体
装置に関する。
【０００２】
【従来の技術】近時、半導体集積回路装置の小型化及び
多ピン化による高集積化に伴い、このような高集積化し
た半導体素子を搭載する多ピンパッケージとして、イン
ナーリードの狭ピッチ化に対応できるＴＡＢ技術を応用
したＢＧＡパッケージ技術が開発され実用化が図られて
いる。
【０００３】ＢＧＡ半導体装置は、集積回路チップをＣ
ＯＢ（Chip On Board）のようにワイヤーボンディング
した後モールドし、パッケージ裏面にエリア状に形成さ
れたハンダ・バンプによりプリント基板に直接ハンダ付
する。このＢＧＡは接続端子を２次元的に配列してお
り、多ピン化することが容易である上、電気的特性にも
優れており、また低コスト向きのパッケージとして期待
されている。
【０００４】ＢＧＡパッケージの一種であるＴａｐｅ−
ＢＧＡ半導体装置は、半導体素子上の電極に接続された
ＴＡＢテープの信号配線上に、外部接続用のハンダ・ボ
ールをアレー状に配置して構成されている。このＴａｐ
ｅ−ＢＧＡ半導体装置は、量産性及び加工性の点におい
ても他のＢＧＡパッケージよりも優れている。
【０００５】図３は従来のＴａｐｅ−ＢＧＡを用いたフ
ィルムキャリア型半導体装置の断面図である（特開平１
０−３０３３３９号公報）。図３に示すように、ポリイ
ミド等からなる絶縁ベースフィルム２１上に複数個のイ
ンナリード２２が形成されており、このインナーリード
２２はベースフィルム２１のデバイスホール２４内に延
出している。そして、このインナーリード２２のデバイ
スホール２４内の端部に集積回路（ＬＳＩ）チップ２３
の表面に設けられた電極が接続されている。また、絶縁
ベースフィルム２１のインナーリード２２側の表面及び
その反対側の裏面上には、夫々金属薄膜層からなる配線
パターン２５ａ及び金属薄膜ベタ層であるＧＮＤプレー
ン２５ｂが形成されており、その周囲には、エポキシ系
樹脂等の熱硬化性樹脂からなるソルダレジスト膜２６
ａ，２６ｂが形成されている。
【０００６】インナリード２２のうち、ＧＮＤ電位のイ
ンナーリードは、デバイスホール２４の近傍のベースフ
ィルム２１に設けられた微細ビアホール２９を介してＧ
ＮＤプレーン２５ｂに接続されている。その他の電源Ｖ
ＤＤ系及び信号系リードはデバイスホール２４から離れ
た位置のベースフィルム２１上に設けられた外部端子形
成用ランド部まで配線パターン２５ａにより引き回され
ている。
【０００７】ベースフィルム２１のＧＮＤプレーン２５
ｂが形成された面には、外部端子形成用アウターリード
ボンディング（ＯＬＢ）部が形成されており、絶縁ベー
スフィルム２１に設けられたスルーホール２７を介して
外部端子形成用ランド部と外部端子形成用ＯＬＢ部とが
接続されている。このようにして、金属２層からなるＴ
ＡＢテープ（Ｔａｐｅ−ＢＧＡ用フィルムキャリアテー
プ）３０が構成されている。
【０００８】更に、絶縁ベースフィルム２１の外部端子
形成用ＯＬＢ部上には、多層配線基板と接続するための
外部端子として、ＶＤＤ（電源）系ハンダボール２８が
設けられており、このハンダボール２８はスルーホール
２７に接続されている。また、ＧＮＤ系ハンダボール及
び信号系ハンダボールも設けられている。
【０００９】更にまた、ＴＡＢテープ３０の配線パター
ン２５ａ側のソルダレジスト膜６ａ上には、補強板３２
が絶縁性接着剤３５により固定されており、ＬＳＩチッ
プ２３及び補強板３２の裏面は、絶縁性接着剤３９によ
りヒートスプレッダ３６に固定されている。また、ＬＳ
Ｉチップ２３及びインナーリード２２は絶縁性樹脂３８
により被覆されている。
【００１０】しかしながら、上述のフィルムキャリア型
半導体装置では、半導体チップ内の放熱性が悪く、接合
部に応力集中が発生するなどの問題があった。
【００１１】そこで、例えばチップの熱を外部に放熱す
るために熱抵抗が低いＴａｐｅ−ＢＧＡパッケージの製
造方法（特開平９−３２６４５号公報）が開示されてい
る。この従来のＴａｐｅ−ＢＧＡパッケージの製造方法
では、補強板の上又は補強板に形成された開口内に半導
体チップを搭載し、補強板のヒートシンクを備えること
によって熱抵抗を下げている。
【００１２】また、基板実装性を向上させることを目的
としたＴａｐｅ−ＢＧＡタイプの半導体装置が特開平１
０−２２３６９８号公報に開示されている。このＴａｐ
ｅ−ＢＧＡタイプの半導体装置は、図４に示すように、
ポリイミド等の耐熱絶縁性樹脂フィルム３８上に信号配
線が形成され、この信号配線の先端部が半導体素子３９
の電極と電気的に接続されている。また、封止樹脂４４
により半導体素子３９が保護されており、更に半導体素
子３９搭載用開口部が穿設された補強板４０が耐熱絶縁
性樹脂フィルム３８の表面に接着層４１を介して固定さ
れ、更に信号配線の外部接続部にハンダ・ボール４２が
搭載されている。このように構成されるＴａｐｅ−ＢＧ
Ａタイプの半導体素子において、補強板の開口部に沿っ
てスリット部４３が穿設されており、このスリット４３
によりＴＡＢテープの補強板４０と実装基板の熱膨張の
差異により発生する応力を緩和し、分散することにより
基板実装性の向上を図っている。
【００１３】
【発明が解決しようとする課題】しかしながら、上述の
従来の各Ｔａｐｅ−ＢＧＡパッケージは、配線層と絶縁
層を介して金属薄膜ベタ層（ＧＮＤプレーン）が設けら
れたマイクロストリップライン構成の金属２層テープ構
成であるため、半導体ＩＣの動作周波数が３００ＭＨｚ
〜４００ＭＨｚとなるような高速デバイスに対してはイ
ンダクタンスが大きすぎ、このような高速デバイスとし
ては適用できないという問題点がある。
【００１４】本発明はかかる問題に鑑みてなされたもの
であって、電源（ＶＤＤ）系配線のインダクタンスを大
幅に低減させ、高速デバイスとして好適のフィルキャリ
ア型半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明に係るフィルムキ
ャリア型半導体装置は、絶縁性ベースフィルムと、前記
ベースフィルムの一面に形成された金属薄膜層からなる
インナーリード及び信号配線パターンと、前記ベースフ
ィルムの他面に形成された金属薄膜層からなるＧＮＤプ
レーンと、前記一面上に導電体により固定された導電性
支持板とを有し、前記支持板はＶＤＤ電位の電源系プレ
ーンとして機能することを特徴とする。
【００１６】このフィルムキャリア型半導体装置におい
て、前記導電体は例えば導電性接着剤又は金属ピンであ
る。また、前記絶縁性ベースフィルムは例えばポリイミ
ドフィルムであり、前記一面及び前記他面上にソルダー
レジストを設けることができる。更に、前記導電性支持
板にはヒートスプレッダを設けることができる。
【００１７】本発明においては、信号配線パターンが設
けられた金属薄膜層と金属支持板とが導電性接着剤又は
金属ピンによって接続しているために、前記金属支持板
がＶＤＤ電位の電源プレーンとしての機能をもつ。従っ
て、ＶＤＤ系配線を金属ベタ層とし、ＶＤＤ系端子のイ
ンダクタンスを著しく低減することができる。
【００１８】
【発明の実施の形態】以下、本発明の実施例に係るフィ
ルムキャリア型半導体装置について、添付の図面を参照
して具体的に説明する。本実施例に係るフィルムキャリ
ア型半導体装置は金属２層構造Ｔａｐｅ−ＢＧＡ用フィ
ルムキャリアテープであるＴＡＢテープ１０を用いる。
図１は本発明の第１の実施例に係るフィルムキャリア型
半導体装置を示す断面図である。
【００１９】本実施例においては、ポリイミド等からな
る絶縁ベースフィルム１上に複数個のインナリード２が
形成されており、このインナーリード２はベースフィル
ム１のデバイスホール４内に延出している。そして、こ
のインナーリード２のデバイスホール４内の端部にＬＳ
Ｉチップ３の表面に設けられた電極が接続されている。
また、絶縁ベースフィルム１のインナーリード２側の表
面及びその反対側の裏面上には、夫々金属薄膜層からな
る配線パターン５ａ及び金属薄膜ベタ層であるＧＮＤプ
レーン５ｂが形成されており、その周囲には、エポキシ
系樹脂等の熱硬化性樹脂からなるソルダレジスト膜６
ａ，６ｂが形成されている。
【００２０】インナリード２のうち、ＧＮＤ電位のイン
ナーリードは、デバイスホール４の近傍のベースフィル
ム１に設けられた微細ビアホール９を介してＧＮＤプレ
ーン５ｂに接続されている。その他のＶＤＤ系及び信号
系リードはデバイスホール４から離れた位置の絶縁ベー
スフィルム１上に設けられた外部端子形成用ランド部ま
で配線パターン５ａにより引き回されている。
【００２１】絶縁ベースフィルム１のＧＮＤプレーン５
ｂが形成された面には、外部端子形成用ＯＬＢ部が形成
されており、絶縁ベースフィルム１に設けられたスルー
ホール７を介して外部端子形成用ランド部と外部端子形
成用ＯＬＢ部とが接続されている。このようにして、金
属２層からなるＴＡＢテープ（Ｔａｐｅ−ＢＧＡ用フィ
ルムキャリアテープ）１０が構成されている。
【００２２】更に、絶縁ベースフィルム１の外部端子形
成用ＯＬＢ部上には、多層配線基板と接続するための外
部端子として、ＶＤＤ系ハンダボール８が設けられてお
り、このハンダボール８はスルーホール７に接続されて
いる。また、ＧＮＤ系ハンダボール及び信号系ハンダボ
ールも設けられている。
【００２３】本実施例に係るフィルムキャリア型半導体
装置においては、このように構成されたＴＡＢテープ１
０のデバイスホール４にＬＳＩチップ３が配置され、Ｌ
ＳＩチップ３の電極とインナーリード２とが接続されて
いる。ＬＳＩチップ３とＴＡＢテープ１０とは、デバイ
スホール４内でエポキシ系樹脂等の絶縁性樹脂１１をポ
ッティングすることにより相互に固定されている。ＴＡ
Ｂテープ１０の配線パターン５ａに設けられているソル
ダーレジスト６ａは、ＶＤＤ系電源の外部端子形成用ラ
ンド部１３にのみソルダーレジスト開口部１４が設けら
れている。そして、このソルダーレジスト６ａの上に導
電性接着剤１５により導電性のスティフナ１２が接合さ
れている。これにより、ＶＤＤ系電源の外部端子形成用
ランド部１３とスティフナ１２との間の電気的接続が得
られる。スティフナ１２及びＬＳＩチップ３におけるベ
ースフィルム１の反対側の面には伝熱面を拡大し放熱さ
せるために絶縁性接着剤１９によりヒートスプレッダ１
６が接合されている。ヒートスプレッダ１６は、Ｃｕ若
しくはＡｌ等の金属材料又はアルミナ、ＡｌＮ若しくは
ＳｉＣ等のセラミック材料からなる放熱性が高い平板で
ある。
【００２４】このように、ＴＡＢテープ１０の配線パタ
ーン５ａ側の配線上に設けられた導電性のスティフナ１
２は導電性接着剤１５によりＴＡＢテープ１０に接合さ
れているのでスティフナ１２はＶＤＤ系電位のＶＤＤ系
プレーンとして機能する。従って、従来のＧＮＤプレー
ン及び金属薄膜層である配線パターンの金属２層構成と
比較して、本実施例はＧＮＤプレーン５ｂ、ＶＤＤ系プ
レーン及び配線パターン面を有する金属３層構成であ
り、ＶＤＤ系配線のインダクタンスを大幅に低減させる
ことができ、デバイスの高速化が容易となる。
【００２５】なお、配線パターン５ａ上のソルダーレジ
スト膜６ａに対してＧＮＤ系電位の外部端子用ランド部
１３にのみソルダーレジスト開口部１４を設けることに
より、スティフナ１２をＧＮＤプレーンとしての機能を
与えることも可能であり、ＧＮＤプレーン、配線パター
ン面及びＧＮＤプレーンの金属３層構造を有するマイク
ロストリップライン線路も形成可能であり、搭載するデ
バイスの機能により選択することも可能である。
【００２６】次に、本発明の第２の実施例について説明
する。本実施例は、ＶＤＤ系電位の外部端子形成用ラン
ド部１３とスティフナ１２間の電気的接続のために、導
電性接着剤の代わりに金属ピンを用いたものである。図
２は本実施例に係るフィルムキャリア型半導体装置を示
す断面図である。図２において、第１の実施例と同一の
構成要素には、同一の符号を付してその詳細な説明は省
略する。
【００２７】本実施例においては、第１の実施例と同様
のＴＡＢテープ１０の一面に形成された金属薄膜層であ
る配線パターン５ａ及びＴＡＢテープ１０の他面に形成
されたＧＮＤプレーン面５ｂ上にはソルダーレジスト膜
６ａ，６ｂが形成されている。この配線パターン５ａ上
のソルダーレジスト膜６ａは、ＶＤＤ系電位の外部端子
形成用ランド部１３にのみソルダーレジスト開口部１４
が設けられていおり、外部端子形成用ランド部１３と導
電性のスティフナ１２は、ソルダーレジスト開口部１４
から導電性を有する金属製ピン１７を用いてスティフナ
１２にハンダ付け又は金属溶接することで接続されてい
る。また、ソルダーレジスト膜６ａとスティフナ１２は
絶縁性接着剤１８によって接着されており、金属製ピン
１７を用いた接続部以外は全て絶縁されている。
【００２８】このように構成されたフィルムキャリア型
半導体装置においては、導電性を有する金属のピンによ
りＴＡＢテープ１０とスティフナ１２との電気的接続を
確保しているため、接続部における電気抵抗及び信頼性
が向上し、高信頼性が要求されるアプリケーションへの
適用が容易となる。
【００２９】
【発明の効果】以上詳述したように、本発明によれば金
属２層構造Ｔａｐｅ−ＢＧＡ用フィルムキャリアテープ
の一面の電源系信号配線パターンと導電性支持板とを導
電体を介して接続するので、金属支持板にＶＤＤ電位の
電源プレーンとしての機能を持たせることができる。こ
のため、ＶＤＤ系配線を金属ベタ層とすることができ、
ＶＤＤ系配線のインダクタンスを大幅に低減し、高速デ
バイスを得ることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るフィルムキャリア
型半導体装置を示す断面図である。
【図２】本発明の第２の実施例に係るフィルムキャリア
型半導体装置を示す断面図である。
【図３】従来のフィルムキャリア型半導体装置を示す断
面図である。
【図４】従来のＴａｐｅ−ＢＧＡタイプの半導体装置を
表す断面図である。
【符号の説明】
１，２１；絶縁ベースフィルム ２，２２；インナリード ３，２３；集積回路（ＬＳＩ）チップ ４，２４；デバイスホール ５ａ，２５ａ；配線パターン ５ｂ，２５ｂ；ＧＮＤプレーン ６ａ，６ｂ，２６ａ，２６ｂ；ソルダレジスト膜 ７，２７；スルーホール ８，２８；半田ボール ９，２９；微細ビアホール １０，３０；ＴＡＢテープ １１，３８；絶縁性樹脂 １２；スティフナ １３；外部端子形成用ランド部 １４；ソルダーレジスト開口部 １５；導電性接着剤 １６，３６；ヒートスプレッダ １７；金属製ピン １８，１９，３５，３９；絶縁性接着剤 ３２；補強板 ４１；ＴＡＢテープ ４２；半導体素子 ４３；補強板 ４４；接着層 ４５；ハンダボール ４６；スリット部 ４７；封止樹脂

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性ベースフィルムと、前記ベースフ
    ィルムの一面に形成された金属薄膜層からなるインナー
    リード及び信号配線パターンと、前記ベースフィルムの
    他面に形成された金属薄膜層からなるＧＮＤプレーン
    と、前記一面上に導電体により固定された導電性支持板
    とを有し、前記支持板はＶＤＤ電位の電源系プレーンと
    して機能することを特徴とするフィルムキャリア型半導
    体装置。
  2. 【請求項２】 前記導電体が導電性接着剤であることを
    特徴とする請求項１に記載のフィルムキャリア型半導体
    装置。
  3. 【請求項３】 前記導電体が金属ピンであることを特徴
    とする請求項１に記載のフィルムキャリア型半導体装
    置。
  4. 【請求項４】 前記絶縁性ベースフィルムがポリイミド
    フィルムであることを特徴とする請求項１乃至３のいず
    れか１項に記載のフィルムキャリア型半導体装置。
  5. 【請求項５】 前記一面及び前記他面上にソルダーレジ
    ストが設けられていることを特徴とする請求項１乃至４
    のいずれか１項に記載のフィルムキャリア型半導体装
    置。
  6. 【請求項６】 前記導電性支持板にはヒートスプレッダ
    が設けられていることを特徴とする請求項１乃至５のい
    ずれか１項に記載のフィルムキャリア型半導体装置。
JP13489399A 1999-05-14 1999-05-14 フィルムキャリア型半導体装置 Expired - Fee Related JP3312611B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP13489399A JP3312611B2 (ja) 1999-05-14 1999-05-14 フィルムキャリア型半導体装置
US09/571,734 US20020063331A1 (en) 1999-05-14 2000-05-15 Film carrier semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13489399A JP3312611B2 (ja) 1999-05-14 1999-05-14 フィルムキャリア型半導体装置

Publications (2)

Publication Number Publication Date
JP2000323610A true JP2000323610A (ja) 2000-11-24
JP3312611B2 JP3312611B2 (ja) 2002-08-12

Family

ID=15138990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13489399A Expired - Fee Related JP3312611B2 (ja) 1999-05-14 1999-05-14 フィルムキャリア型半導体装置

Country Status (2)

Country Link
US (1) US20020063331A1 (ja)
JP (1) JP3312611B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2312921A1 (en) 2009-10-02 2011-04-20 Fujitsu Limited Interconnect board, printed circuit board unit, and method
EP2312920A2 (en) 2009-10-02 2011-04-20 Fujitsu Limited Interconnect board, printed circuit board unit, and method

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
JP3560599B2 (ja) * 2002-04-26 2004-09-02 松下電器産業株式会社 電子回路装置
JP3947525B2 (ja) * 2003-04-16 2007-07-25 沖電気工業株式会社 半導体装置の放熱構造
US7071556B2 (en) * 2004-09-10 2006-07-04 Jinghui Mu Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
US7649254B2 (en) * 2006-05-01 2010-01-19 Flextronics Ap, Llc Conductive stiffener for a flexible substrate
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
KR101601815B1 (ko) * 2014-02-06 2016-03-10 삼성전기주식회사 임베디드 기판, 인쇄회로기판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2312921A1 (en) 2009-10-02 2011-04-20 Fujitsu Limited Interconnect board, printed circuit board unit, and method
EP2312920A2 (en) 2009-10-02 2011-04-20 Fujitsu Limited Interconnect board, printed circuit board unit, and method
US8289728B2 (en) 2009-10-02 2012-10-16 Fujitsu Limited Interconnect board, printed circuit board unit, and method

Also Published As

Publication number Publication date
US20020063331A1 (en) 2002-05-30
JP3312611B2 (ja) 2002-08-12

Similar Documents

Publication Publication Date Title
US5825628A (en) Electronic package with enhanced pad design
US6373131B1 (en) TBGA semiconductor package
US5525834A (en) Integrated circuit package
US6477046B1 (en) Ball grid array package and method using enhanced power and ground distribution circuitry
US6921972B1 (en) Leadless chip carrier design and structure
US20030222344A1 (en) Semiconductor device having a heat spreader exposed from a seal resin
JP2910670B2 (ja) 半導体実装構造
JPH09321073A (ja) 半導体装置用パッケージ及び半導体装置
US6323065B1 (en) Methods for manufacturing ball grid array assembly semiconductor packages
JPH0758276A (ja) マルチチップ・モジュール
JP4494249B2 (ja) 半導体装置
JP3312611B2 (ja) フィルムキャリア型半導体装置
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
KR100434201B1 (ko) 반도체 패키지 및 그 제조 방법
JP2002057238A (ja) 集積回路パッケージ
JP3344362B2 (ja) フィルムキャリア型半導体装置
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
WO1999013509A1 (en) Semiconductor device
JPH08274214A (ja) 半導体装置
JP3093278B2 (ja) 向上したパッド設計による電子パッケージ
JP2004087700A (ja) 半導体装置およびその製造方法
JPH10256413A (ja) 半導体パッケージ
JP3149836B2 (ja) 半導体装置
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees