JP2005116886A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005116886A JP2005116886A JP2003350972A JP2003350972A JP2005116886A JP 2005116886 A JP2005116886 A JP 2005116886A JP 2003350972 A JP2003350972 A JP 2003350972A JP 2003350972 A JP2003350972 A JP 2003350972A JP 2005116886 A JP2005116886 A JP 2005116886A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- fixed electrode
- semiconductor device
- support substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】半導体装置の製造方法において回路部を支持基板から容易に剥離できるようにする。
【解決手段】剥離性のよい材料であるステンレスを用いて形成した支持基板上に固着電極６３及び取出し電極６４を形成し、前記支持基板上の固着電極６３上に導電性物質７０で半導体素子６５を接続し、前記半導体素子６５の電極と前記取出し電極６４とをボンディングし、かつこれらを樹脂封止することで半導体装置本体を形成する。次に、前記支持基板を前記固着電極６３裏面、取出し電極６４、並びに絶縁樹脂の裏面側界面から剥離し前記固着電極６３裏面及び取出し電極６４の裏面側にめっき膜６８を施し、取出し電極６４にはバンプ６９を形成し、固着電極裏面６３は大気に露出させて半導体装置を形成する。
【選択図】 図１
【解決手段】剥離性のよい材料であるステンレスを用いて形成した支持基板上に固着電極６３及び取出し電極６４を形成し、前記支持基板上の固着電極６３上に導電性物質７０で半導体素子６５を接続し、前記半導体素子６５の電極と前記取出し電極６４とをボンディングし、かつこれらを樹脂封止することで半導体装置本体を形成する。次に、前記支持基板を前記固着電極６３裏面、取出し電極６４、並びに絶縁樹脂の裏面側界面から剥離し前記固着電極６３裏面及び取出し電極６４の裏面側にめっき膜６８を施し、取出し電極６４にはバンプ６９を形成し、固着電極裏面６３は大気に露出させて半導体装置を形成する。
【選択図】 図１
Description
本発明は高い放熱性を有した薄型の半導体装置及びその製造方法に関する。
半導体装置は、家電用機器、情報機器、自動車などの輸送機器等のきわめて広範な分野において、電子機器の小型化、薄型化に資するものとしてデータ処理の高速化、高機能、大容量化と共に小型化に向けた開発が進められてきている。
１例として、外径寸法が半導体チップ（素子）サイズと同等あるいはわずかに大きい半導体パッケージとしたいわゆるチップサイズパッケージ（ＣＳＰ）が知られている。これは半導体ウエハ上に多数の半導体チップを形成し、その半導体ウエハの上部を樹脂封止し、その後ダイシングにより個々の半導体装置に分割して完成させたものである。
図１２は従来のＣＳＰによる半導体装置の１例を示す断面図である。この半導体装置では、半導体チップを支持する支持基板として樹脂フィルムを採用しその薄型化を図ったものである。この半導体装置は、熱可塑性樹脂フィルムを挟んで上下にそれぞれ電極となる導電箔を熱圧着して構成した支持基板８１を形成し、この支持基板８１上に固着電極８５ａと取出し電極８５ｂとを形成して第１の電極となし、前記固着電極の上に導電ペーストを介して半導体チップ８８が配置されている。また、両導電箔８２，８３は、前記支持基板８１を熱圧着で一体化して支持基板８０を形成する際に熱可塑性樹脂フィルム８１に貫通設置した導電材８７で電気的に接続されており、半導体チップ８８と前記取出し電極８５ｂとは導電性ワイヤ９１でボンディングされている。
（従来技術１：特許文献１参照）。
１例として、外径寸法が半導体チップ（素子）サイズと同等あるいはわずかに大きい半導体パッケージとしたいわゆるチップサイズパッケージ（ＣＳＰ）が知られている。これは半導体ウエハ上に多数の半導体チップを形成し、その半導体ウエハの上部を樹脂封止し、その後ダイシングにより個々の半導体装置に分割して完成させたものである。
図１２は従来のＣＳＰによる半導体装置の１例を示す断面図である。この半導体装置では、半導体チップを支持する支持基板として樹脂フィルムを採用しその薄型化を図ったものである。この半導体装置は、熱可塑性樹脂フィルムを挟んで上下にそれぞれ電極となる導電箔を熱圧着して構成した支持基板８１を形成し、この支持基板８１上に固着電極８５ａと取出し電極８５ｂとを形成して第１の電極となし、前記固着電極の上に導電ペーストを介して半導体チップ８８が配置されている。また、両導電箔８２，８３は、前記支持基板８１を熱圧着で一体化して支持基板８０を形成する際に熱可塑性樹脂フィルム８１に貫通設置した導電材８７で電気的に接続されており、半導体チップ８８と前記取出し電極８５ｂとは導電性ワイヤ９１でボンディングされている。
（従来技術１：特許文献１参照）。
また、別の半導体装置として、上記半導体装置の支持基板を作製工程中に半導体装置から剥離した構成のものも知られている。即ち、図１３に示された半導体装置では、複数の端子部１０３がその外部端子面１０３ｃが一平面をなすように配置され、この端子部１０３の配列の略中央に端子部１０３の外部端子面１０３ｃと外部表面１０２ｃが同一平面をなすようにダイパッド１０２が配置されている。
ダイパッド１０２の内部表面１０２ｂ上には、電気絶縁性材料１０６を介して半導体素子１０５がその素子面と反対側を固着されて搭載されている。この半導体素子１０５の端子１０５ａは、端子部１０３の内部端子面１０３ｂにワイヤ７によって接続されており、かつ、端子部１０３の外部端子面１０３ｃと、ダイパッド１０２の外部表面１０２ｃを外部に露出させるように、端子部１０３、ダイパッド１０２、半導体素子１０５、ワイヤ１０７が樹脂部材１０８により封止されている。また、外部に露出している端子部１０３の外部端子面１０３ｃには、半田ボール１０９が取り付けられている。
この半導体装置の製造に当たっては、まず、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、又は表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金からなる導電性層を備えた絶縁性基板を使用し、基板上にレジストパターンを形成し、次に、電解めっき法により、レジストパターンを介して基板上に金属を析出させて、ダイパッド１０２と複数の端子部からなる回路部を形成する。半導体装置用回路部材のダイパッド１０２上に絶縁性部材１０６を介して半導体素子１０５を搭載する。次に、半導体素子１０５の端子１０５ａと、半導体装置用回路部材の端子部の内部端子面１０３ｂとをワイヤ１０７を用いて接続する。その後、導電性基板上で、端子部、ダイパッド、半導体素子１０５、ワイヤ１０７を樹脂部材１０８により封止する。次いで、樹脂封止された半導体装置を導電性基板から剥離し、その後、端子部１０３の露出した外部端子面に半田ボール１０９を取り付ける。
本製造方法では、前記剥離工程において前記基板からの半導体装置の剥離が容易に行われるように、予めサンドブラスト処理により前記基板の一面に凹凸をつける表面処理を行い、かつ、基板の表面に酸化膜を形成して剥離性をもたせる剥離処理を行っている。（従来技術２：特許文献２参照）。
ダイパッド１０２の内部表面１０２ｂ上には、電気絶縁性材料１０６を介して半導体素子１０５がその素子面と反対側を固着されて搭載されている。この半導体素子１０５の端子１０５ａは、端子部１０３の内部端子面１０３ｂにワイヤ７によって接続されており、かつ、端子部１０３の外部端子面１０３ｃと、ダイパッド１０２の外部表面１０２ｃを外部に露出させるように、端子部１０３、ダイパッド１０２、半導体素子１０５、ワイヤ１０７が樹脂部材１０８により封止されている。また、外部に露出している端子部１０３の外部端子面１０３ｃには、半田ボール１０９が取り付けられている。
この半導体装置の製造に当たっては、まず、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、又は表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金からなる導電性層を備えた絶縁性基板を使用し、基板上にレジストパターンを形成し、次に、電解めっき法により、レジストパターンを介して基板上に金属を析出させて、ダイパッド１０２と複数の端子部からなる回路部を形成する。半導体装置用回路部材のダイパッド１０２上に絶縁性部材１０６を介して半導体素子１０５を搭載する。次に、半導体素子１０５の端子１０５ａと、半導体装置用回路部材の端子部の内部端子面１０３ｂとをワイヤ１０７を用いて接続する。その後、導電性基板上で、端子部、ダイパッド、半導体素子１０５、ワイヤ１０７を樹脂部材１０８により封止する。次いで、樹脂封止された半導体装置を導電性基板から剥離し、その後、端子部１０３の露出した外部端子面に半田ボール１０９を取り付ける。
本製造方法では、前記剥離工程において前記基板からの半導体装置の剥離が容易に行われるように、予めサンドブラスト処理により前記基板の一面に凹凸をつける表面処理を行い、かつ、基板の表面に酸化膜を形成して剥離性をもたせる剥離処理を行っている。（従来技術２：特許文献２参照）。
前記従来技術１の半導体装置では、支持基板８１があるために半導体装置がその分の厚みを有することになるばかりではなく、製作時に第１の電極８２（８５ａ）と第２の電極８３とを導電材８７で接続する必要があるためその分製作が煩雑で時間を要するという問題がある。また、半導体チップ８８が高機能化するにともなってその発熱量も大きくなるが、半導体チップの固着電極は直接大気に接触していないため、半導体装置を回路基板に実装したときにその放熱が十分に行えないという問題がある。
前記従来技術２の半導体装置では、上記従来技術１の持つ問題は解決し得るものの、導電性基板上に形成された樹脂封止された半導体装置を容易に剥離するために、基板面にサンドブラスト処理により基板の一面に凹凸をつける表面処理や、基板の表面に酸化膜を形成して剥離性をもたせる剥離処理を行っているため、その処理が煩雑であり処理時間やコストも掛かるという問題がある。
また、剥離性が良好でないため、半導体装置を導電性基板から剥離する際、加わる力によって封止用樹脂部分と回路部が剥離したり、回路部にクラックが入り易いことから、回路部の基板接触面と反対側の表面の周囲に突起部を形成しているが、横方向の突起部は面積が大きくなり、ファインピッチ、多ピン対応製品には向かず、しかも横方向の突起部を厚膜レジストの高さより多くめっきすることにより形成しているため、突起部の面積の制御が難しいという前記半導体装置固有の問題がある。
更に、前記半導体素子は内部端子上に電気絶縁材料を介して搭載されているため、半導体素子で発生した熱の放熱性が良くないという問題がある。
そこで、本発明の目的は半導体製造工程における剥離を容易かつ簡単な方法で行いしかも剥離性を向上させ、製作工程の時間及びコストを削減すると共に、放熱効率を一層向上させることである。
また、剥離性が良好でないため、半導体装置を導電性基板から剥離する際、加わる力によって封止用樹脂部分と回路部が剥離したり、回路部にクラックが入り易いことから、回路部の基板接触面と反対側の表面の周囲に突起部を形成しているが、横方向の突起部は面積が大きくなり、ファインピッチ、多ピン対応製品には向かず、しかも横方向の突起部を厚膜レジストの高さより多くめっきすることにより形成しているため、突起部の面積の制御が難しいという前記半導体装置固有の問題がある。
更に、前記半導体素子は内部端子上に電気絶縁材料を介して搭載されているため、半導体素子で発生した熱の放熱性が良くないという問題がある。
そこで、本発明の目的は半導体製造工程における剥離を容易かつ簡単な方法で行いしかも剥離性を向上させ、製作工程の時間及びコストを削減すると共に、放熱効率を一層向上させることである。
請求項１の発明は、半導体素子と、前記半導体素子と導電性物質で接続された放熱板を兼ねた固着電極及び取出し電極と、前記半導体素子、放熱板を兼ねた固着電極及び取出し電極の表面側は大気に露出しないように被覆すると共に前記放熱板を兼ねた固着電極及び取出し電極の裏面側は大気に露出するように被覆する絶縁樹脂から成り、前記放熱板を兼ねた固着電極は、該固着電極上に半導体素子を配置したときに平面視で該半導体素子の領域外となる放熱領域を有することを特徴とする半導体装置である。
請求項２の発明は、支持基板上に放熱板を兼ねた固着電極及び取出し電極を形成する工程と、前記支持基板上の放熱板を兼ねた固着電極上に導電性物質で半導体素子を接続する工程と、前記半導体素子の電極と前記取出し電極とをボンディングする工程と、前記支持基板上の半導体素子、放熱板を兼ねた固着電極及び取出し電極を絶縁樹脂で被覆する工程と、前記支持基板を放熱板を兼ねた前記固着電極裏面及び取出し電極、並びに絶縁樹脂の裏面側界面から剥離し前記放熱板を兼ねた固着電極裏面及び取出し電極の裏面側を大気に露出させる工程を有し、前記支持基板上に放熱板を兼ねた固着電極を形成する工程は、固着電極上に半導体素子を配置したとき平面視で半導体素子領域外となる放熱領域を有するように固着電極を形成する工程である事を特徴とする半導体装置の製造方法である。
請求項３の発明は、前記支持基板がステンレスであり、前記放熱板を兼ねた固着電極及び取出し電極がめっき法により形成されることを特徴とする請求項２記載の半導体装置の製造方法である。
請求項４の発明は、前記支持基板を前記放熱板を兼ねた固着電極及び取出し電極絶縁樹脂の裏面側界面から剥離し前記固着電極裏面及び取出し電極の裏面側を大気に露出させる工程が、前記支持基板上に形成された粘着剤と前記支持基板を前記放熱板を兼ねた固着電極裏面及び取出し電極並びに絶縁樹脂の裏面側との界面から剥離することにより、前記放熱板を兼ねた固着電極裏面及び取出し電極の裏面側を大気に露出させること特徴とする請求項２記載の半導体装置の製造方法である。
請求項５の発明は、前記支持基板がガラスエポキシ樹脂であり、前記粘着剤がシリコーン樹脂であること特徴とする請求項２並びに請求項４記載の半導体装置の製造方法である。
請求項２の発明は、支持基板上に放熱板を兼ねた固着電極及び取出し電極を形成する工程と、前記支持基板上の放熱板を兼ねた固着電極上に導電性物質で半導体素子を接続する工程と、前記半導体素子の電極と前記取出し電極とをボンディングする工程と、前記支持基板上の半導体素子、放熱板を兼ねた固着電極及び取出し電極を絶縁樹脂で被覆する工程と、前記支持基板を放熱板を兼ねた前記固着電極裏面及び取出し電極、並びに絶縁樹脂の裏面側界面から剥離し前記放熱板を兼ねた固着電極裏面及び取出し電極の裏面側を大気に露出させる工程を有し、前記支持基板上に放熱板を兼ねた固着電極を形成する工程は、固着電極上に半導体素子を配置したとき平面視で半導体素子領域外となる放熱領域を有するように固着電極を形成する工程である事を特徴とする半導体装置の製造方法である。
請求項３の発明は、前記支持基板がステンレスであり、前記放熱板を兼ねた固着電極及び取出し電極がめっき法により形成されることを特徴とする請求項２記載の半導体装置の製造方法である。
請求項４の発明は、前記支持基板を前記放熱板を兼ねた固着電極及び取出し電極絶縁樹脂の裏面側界面から剥離し前記固着電極裏面及び取出し電極の裏面側を大気に露出させる工程が、前記支持基板上に形成された粘着剤と前記支持基板を前記放熱板を兼ねた固着電極裏面及び取出し電極並びに絶縁樹脂の裏面側との界面から剥離することにより、前記放熱板を兼ねた固着電極裏面及び取出し電極の裏面側を大気に露出させること特徴とする請求項２記載の半導体装置の製造方法である。
請求項５の発明は、前記支持基板がガラスエポキシ樹脂であり、前記粘着剤がシリコーン樹脂であること特徴とする請求項２並びに請求項４記載の半導体装置の製造方法である。
本発明の半導体装置では、固着電極上に半導体素子を配置（搭載）したときに、固着電極に平面視で半導体素子の領域外となる放熱領域を備えたため、半導体素子で発生した熱が半導体素子の下面の領域に加え前記放熱領域からも放熱が行われるため、その放熱効率がきわめて良好である。
また、支持基板をステンレスとしたため半導体装置を支持基板から剥離する際の離型性がよく、従来のように特に剥離処理を行うことなく容易に剥離できるため製造工程を簡易にでき、従って、製造時間及びコストの削減が可能である。また、支持基板によらず離型性をよくするため、支持基板に予め離型性粘着材層を設けておくだけの簡単な作業で剥離処理を容易に行うことができる。特に、支持基板にガラスエポキシ樹脂を用いた場合には、離型性粘着材としてシリコーン樹脂を用いることにより、ガラス繊維中にシリコーン樹脂が浸透して支持基板を一層容易に剥離することができる。そのため、従来のような離型処理を必要とせず、製造工程実施のための時間及びコストを削減することができる。
また、支持基板をステンレスとしたため半導体装置を支持基板から剥離する際の離型性がよく、従来のように特に剥離処理を行うことなく容易に剥離できるため製造工程を簡易にでき、従って、製造時間及びコストの削減が可能である。また、支持基板によらず離型性をよくするため、支持基板に予め離型性粘着材層を設けておくだけの簡単な作業で剥離処理を容易に行うことができる。特に、支持基板にガラスエポキシ樹脂を用いた場合には、離型性粘着材としてシリコーン樹脂を用いることにより、ガラス繊維中にシリコーン樹脂が浸透して支持基板を一層容易に剥離することができる。そのため、従来のような離型処理を必要とせず、製造工程実施のための時間及びコストを削減することができる。
本発明の実施の形態を図面を参照して説明する。
図１は、本発明の半導体装置の１実施形態を概略的に示す断面図である。
この半導体装置は、同一面上に形成された固着電極６３と取出し電極６４、該固着電極６３上に配置した高融点のはんだ７０を介して取り付けられた半導体素子６５を有し、半導体素子６５の上面電極と取出し電極６４とは金ワイヤ６６でボンディングされている。前記絶縁フィルム６１の半導体素子側の面つまり図示上面は全体が保護用合成樹脂６７で樹脂封止されている。また、はんだバンプ６９が取出し電極６４に接合されており、かつ固着電極の下端面は大気に露出している。ここで、前記放熱板を兼ねた固着電極６３は、該固着電極６３上に半導体素子６５を配置したときに平面視で該半導体素子６５の領域外となる放熱領域６３ａを有するように、半導体素子６５の下側で例えば、図１で左側に延びている。
図１は、本発明の半導体装置の１実施形態を概略的に示す断面図である。
この半導体装置は、同一面上に形成された固着電極６３と取出し電極６４、該固着電極６３上に配置した高融点のはんだ７０を介して取り付けられた半導体素子６５を有し、半導体素子６５の上面電極と取出し電極６４とは金ワイヤ６６でボンディングされている。前記絶縁フィルム６１の半導体素子側の面つまり図示上面は全体が保護用合成樹脂６７で樹脂封止されている。また、はんだバンプ６９が取出し電極６４に接合されており、かつ固着電極の下端面は大気に露出している。ここで、前記放熱板を兼ねた固着電極６３は、該固着電極６３上に半導体素子６５を配置したときに平面視で該半導体素子６５の領域外となる放熱領域６３ａを有するように、半導体素子６５の下側で例えば、図１で左側に延びている。
次に、前記の半導体装置の製造方法の第１の実施形態を図面を参照して説明する。この製造方法は以下で説明する各工程を有している。即ち、
（１）ステンレス基板上に銅めっきを形成することにより固着電極及び取出し電極を形成する工程。
前処理：例えば厚さ１ｍｍのステンレス基板（例えばＳＵＳ４３０）６１を５％塩酸に室温で１分間浸漬後、水洗、乾燥させる。
（１）ステンレス基板上に銅めっきを形成することにより固着電極及び取出し電極を形成する工程。
前処理：例えば厚さ１ｍｍのステンレス基板（例えばＳＵＳ４３０）６１を５％塩酸に室温で１分間浸漬後、水洗、乾燥させる。
（２）ドライフィルムレジストの貼り合せ工程
ドライフィルムレジスト用い貼り合せ装置を用いる。貼り合わせは、例えば温度は５０℃、貼り合せ速度は１．５ｍ／ｍｉｎ、エアシリンダ圧力は０．３４Ｍｐａとする。貼り合せ後、室温で１５分間保持する。
ドライフィルムレジスト用い貼り合せ装置を用いる。貼り合わせは、例えば温度は５０℃、貼り合せ速度は１．５ｍ／ｍｉｎ、エアシリンダ圧力は０．３４Ｍｐａとする。貼り合せ後、室温で１５分間保持する。
（３）露光工程
露光装置は所望のパターンを有するネガ型のマスクを用いた密着露光方式を採用し、露光量は例えば８０ｍＪ／ｃｍ２とした。
露光装置は所望のパターンを有するネガ型のマスクを用いた密着露光方式を採用し、露光量は例えば８０ｍＪ／ｃｍ２とした。
（４）現像工程
コンベア式スプレー現像機を用い、現像液は例えば１％炭酸ナトリウム溶液を用い、中間製品を液温３０℃で、２００秒現像した後、水洗、乾燥してコンベアより出す。図２はこの工程で得られた中間製品の断面図であり、ステンレス基板６１上にドライフィルムレジスト６２のパターンが形成されている。
コンベア式スプレー現像機を用い、現像液は例えば１％炭酸ナトリウム溶液を用い、中間製品を液温３０℃で、２００秒現像した後、水洗、乾燥してコンベアより出す。図２はこの工程で得られた中間製品の断面図であり、ステンレス基板６１上にドライフィルムレジスト６２のパターンが形成されている。
（５）めっき工程
(i)銅めっき工程
銅めっき前処理として、室温にて１０％硫酸に３分間浸漬した後、水洗を行う。次に硫酸銅のめっき浴中で、２Ａ／ｄｍ２の電流密度で２００分電気めっきを行う。これによって、ドライフィルムレジスト６２に囲まれた溝の中に厚さ７０μｍの銅めっき膜６３ａが形成される。
（ii）ニッケルと金のめっき膜形成（その１）：電気めっき工程
銅めっき膜６３ａ上に引き続き、厚さ４μｍのニッケルと厚さ０．５μｍの金から成るめっき膜６３を形成する。形成方法は電気めっき法である。中間製品に活性化処理を施し、希塩酸にポストディップする。
次に、ワット浴中で、温度５０℃、電流密度２Ａ／ｄｍ２の条件でニッケルめっき行う。すると厚さ約４μｍのニッケルめっき膜形成が形成される。その後全ストライクめっきを１Ａ／ｄｍ２の電流密度で３０分行った後、シアン浴中で６０℃、０.５Ａ／ｄｍ２の条件で１分３０秒間金めっきを行う。これにより厚さ０．５μｍの金めっき膜が形成される。
図３はこのめっき工程で得られた中間製品で、ニッケル／金膜６３ｂが形成されている。
(i)銅めっき工程
銅めっき前処理として、室温にて１０％硫酸に３分間浸漬した後、水洗を行う。次に硫酸銅のめっき浴中で、２Ａ／ｄｍ２の電流密度で２００分電気めっきを行う。これによって、ドライフィルムレジスト６２に囲まれた溝の中に厚さ７０μｍの銅めっき膜６３ａが形成される。
（ii）ニッケルと金のめっき膜形成（その１）：電気めっき工程
銅めっき膜６３ａ上に引き続き、厚さ４μｍのニッケルと厚さ０．５μｍの金から成るめっき膜６３を形成する。形成方法は電気めっき法である。中間製品に活性化処理を施し、希塩酸にポストディップする。
次に、ワット浴中で、温度５０℃、電流密度２Ａ／ｄｍ２の条件でニッケルめっき行う。すると厚さ約４μｍのニッケルめっき膜形成が形成される。その後全ストライクめっきを１Ａ／ｄｍ２の電流密度で３０分行った後、シアン浴中で６０℃、０.５Ａ／ｄｍ２の条件で１分３０秒間金めっきを行う。これにより厚さ０．５μｍの金めっき膜が形成される。
図３はこのめっき工程で得られた中間製品で、ニッケル／金膜６３ｂが形成されている。
（６）剥離工程
ジメチルサルフオキサイド系アミン剥離液を用い、以上の工程で得られた中間製品を液温６０℃で、３０分浸漬することで、ドライフィルムレジスト６２を剥離すると、ステンレス基板６１上に形成された固着電極６３と取出し電極６４から成る所望のパターンが形成される。図４はこの工程で得られた中間製品であって、図４ａはその断面図、図４ｂは平面図の一例を示す。
ここで、固着電極６３は前記各図中左方に向かって延在しており、その上に半導体素子を載置したときに平面視で半導体素子領域外となる領域が形成されるようにして、半導体素子で発生した熱の放熱効果を高める。
ジメチルサルフオキサイド系アミン剥離液を用い、以上の工程で得られた中間製品を液温６０℃で、３０分浸漬することで、ドライフィルムレジスト６２を剥離すると、ステンレス基板６１上に形成された固着電極６３と取出し電極６４から成る所望のパターンが形成される。図４はこの工程で得られた中間製品であって、図４ａはその断面図、図４ｂは平面図の一例を示す。
ここで、固着電極６３は前記各図中左方に向かって延在しており、その上に半導体素子を載置したときに平面視で半導体素子領域外となる領域が形成されるようにして、半導体素子で発生した熱の放熱効果を高める。
（７）ダイボンデイング工程
Ｓｎ−Ｐｂ系（例えば、Ｓｎ１０％Ｐｂ９０％）の高融点はんだ７０を用いて、高融点はんだ融点以上（例えば３００℃）の温度に加熱し、固着電極６３上に半導体チップ（素子）６５を搭載する。
Ｓｎ−Ｐｂ系（例えば、Ｓｎ１０％Ｐｂ９０％）の高融点はんだ７０を用いて、高融点はんだ融点以上（例えば３００℃）の温度に加熱し、固着電極６３上に半導体チップ（素子）６５を搭載する。
（８）ワイヤボンデイング工程
この工程では、半導体チップ６５上のパッドと、取出し電極６４上のパッドを金ワイヤ６６で結合する。ボンディング方法は、例えば超音波併用熱圧着法により、例えばφ３０μｍの金ワイヤー６６を用いて温度１５０℃〜２５０℃の範囲（例えば２３０℃）で超音波を掛けて電極間を結合する。
図５はこの工程で得た半製品の断面図である。
この工程では、半導体チップ６５上のパッドと、取出し電極６４上のパッドを金ワイヤ６６で結合する。ボンディング方法は、例えば超音波併用熱圧着法により、例えばφ３０μｍの金ワイヤー６６を用いて温度１５０℃〜２５０℃の範囲（例えば２３０℃）で超音波を掛けて電極間を結合する。
図５はこの工程で得た半製品の断面図である。
（９）樹脂封止工程
樹脂モールド印刷法または、トランスファー法にて、ステンレス基板６１の回路形成面全体を樹脂６７にて封止する。使用した樹脂は、半導体封止用のエポキシ樹脂であり、印刷では、真空脱泡（例えば真空度１０−３Ｔｏｒｒ）を実施後、スキージを用い、均一の厚さに印刷する。印刷後、１２５℃〜１５０℃でキュアを実施して樹脂６７を固める。トランスファー法では、１５０℃〜１８０℃でトランスファー成形し、１３０℃〜１８０℃でキュアを実施し、樹脂６７を固めた。図６はこの工程で得た中間製品の断面図である。
樹脂モールド印刷法または、トランスファー法にて、ステンレス基板６１の回路形成面全体を樹脂６７にて封止する。使用した樹脂は、半導体封止用のエポキシ樹脂であり、印刷では、真空脱泡（例えば真空度１０−３Ｔｏｒｒ）を実施後、スキージを用い、均一の厚さに印刷する。印刷後、１２５℃〜１５０℃でキュアを実施して樹脂６７を固める。トランスファー法では、１５０℃〜１８０℃でトランスファー成形し、１３０℃〜１８０℃でキュアを実施し、樹脂６７を固めた。図６はこの工程で得た中間製品の断面図である。
（１０）支持基板からの剥離工程
ステンレス支持基板６１を、モールド樹脂６７及び電極６３、６４の界面より引き剥がす。ステンレス基板６１は容易にこれらの界面より機械的に剥離することが可能である。図７はこの工程で得た半導体装置の断面図である。
ステンレス支持基板６１を、モールド樹脂６７及び電極６３、６４の界面より引き剥がす。ステンレス基板６１は容易にこれらの界面より機械的に剥離することが可能である。図７はこの工程で得た半導体装置の断面図である。
（１１）ニッケルと金のめっき膜形成（その２）：無電解めっき工程
この工程では、厚さ４μｍのニッケルと厚さ０．５μｍの金から成るめっき膜６８を形成する。形成方法は例えば無電解めっき法を用いる。まず、脱脂を行い、次に過硫酸ナトリウムでソフトエッチングを行う。次に希硫酸でスマットを除去し、水洗後希塩酸にプリディップする。次に活性化処理を行い、希塩酸にポストディップする。続いて８０℃、１０分間無電解ニッケルめっき行う。その結果４μｍのニッケルめっき膜形成を形成する。その後水洗後希硫酸で活性化処理を行い置換金めっきを行う。水洗後、６０℃で３０分間金めっきを行い、厚さ０．５μｍの金めっき膜を形成する。続いて水洗、乾燥を行う。
この工程では、厚さ４μｍのニッケルと厚さ０．５μｍの金から成るめっき膜６８を形成する。形成方法は例えば無電解めっき法を用いる。まず、脱脂を行い、次に過硫酸ナトリウムでソフトエッチングを行う。次に希硫酸でスマットを除去し、水洗後希塩酸にプリディップする。次に活性化処理を行い、希塩酸にポストディップする。続いて８０℃、１０分間無電解ニッケルめっき行う。その結果４μｍのニッケルめっき膜形成を形成する。その後水洗後希硫酸で活性化処理を行い置換金めっきを行う。水洗後、６０℃で３０分間金めっきを行い、厚さ０．５μｍの金めっき膜を形成する。続いて水洗、乾燥を行う。
（１２）取出し電極へのバンプの形成
取出し電極６４上のめっき膜６８上にはんだボールより成るバンプ６９を形成する。バンプ６９の材質はＰｂが含まれているはんだでも良いが、本実施形態ではＳｎ−３％Ｃｕ−０．５％ＡｇのＰｂフリーはんだを用いた。
バンプ６９の形成は以下のように行う。即ち、真空ではんだボールを治具に吸着し、取出し電極６４の所定の位置に配置し、２６０℃、ｌ０分間リフローさせて形成する。図８はこの工程で得られる中間製品の断面図である。
取出し電極６４上のめっき膜６８上にはんだボールより成るバンプ６９を形成する。バンプ６９の材質はＰｂが含まれているはんだでも良いが、本実施形態ではＳｎ−３％Ｃｕ−０．５％ＡｇのＰｂフリーはんだを用いた。
バンプ６９の形成は以下のように行う。即ち、真空ではんだボールを治具に吸着し、取出し電極６４の所定の位置に配置し、２６０℃、ｌ０分間リフローさせて形成する。図８はこの工程で得られる中間製品の断面図である。
（１３）ダイシング工程
以上の工程を図１に示すものを単位とした複数個を有するものについて行うため、図１に示すものを１個ずつ切り出す。
以上の工程を図１に示すものを単位とした複数個を有するものについて行うため、図１に示すものを１個ずつ切り出す。
次に半導体装置の製造方法の第２の実施形態について説明する。
（１）シリコーン樹脂が形成されたガラスエポキシ基板上に銅箔を貼り合せて固着電極及び取出し電極の形成：銅箔の貼り合せ工程
予め離型性粘着材としてシリコーン樹脂７２が形成されたガラスエポキシ基板７１を用意する。ガラスエポキシ基板７１とシリコーン樹脂７２の界面はガラス繊維中にシリコーン樹脂７２が浸透しており、強固に密着している。シリコーン樹脂７２の上に例えば厚さ７５μｍの銅箔７４を貼り合せることにより、いわゆる銅貼り積層板を形成する。貼り合せ方法は例えば２００℃で銅箔７４をプレスすることによる。
（１）シリコーン樹脂が形成されたガラスエポキシ基板上に銅箔を貼り合せて固着電極及び取出し電極の形成：銅箔の貼り合せ工程
予め離型性粘着材としてシリコーン樹脂７２が形成されたガラスエポキシ基板７１を用意する。ガラスエポキシ基板７１とシリコーン樹脂７２の界面はガラス繊維中にシリコーン樹脂７２が浸透しており、強固に密着している。シリコーン樹脂７２の上に例えば厚さ７５μｍの銅箔７４を貼り合せることにより、いわゆる銅貼り積層板を形成する。貼り合せ方法は例えば２００℃で銅箔７４をプレスすることによる。
（２）前処理工程
コンベア式装置を用い、前記銅貼り積層板を硫酸一過酸化水素水より成る化学研磨液にて銅箔７４の表面を化学研磨することにより洗浄し、水洗、乾燥させる。
コンベア式装置を用い、前記銅貼り積層板を硫酸一過酸化水素水より成る化学研磨液にて銅箔７４の表面を化学研磨することにより洗浄し、水洗、乾燥させる。
（３）ドライフィルムレジストの貼り合せ工程、露光工程、現像工程
ドライフィルムレジスト７５として、例えば厚さ１０μｍのものを用る以外は第１の実施形態の場合と同様である。現像後には、銅箔７４上にドライフィルムレジスト７５のパターンが形成される。図９はこの工程で得られた中間製品の断面図である。
ドライフィルムレジスト７５として、例えば厚さ１０μｍのものを用る以外は第１の実施形態の場合と同様である。現像後には、銅箔７４上にドライフィルムレジスト７５のパターンが形成される。図９はこの工程で得られた中間製品の断面図である。
（４）エッチング工程、剥離工程
銅箔７４のエッチングには、スプレー方式のコンベア装置を用い、塩酸と塩化第二鉄の混合液から成るエッチング液を用いて４０℃でエッチングを行う。エッチング後は３％塩酸で酸洗した後、水洗を行う。ドライフィルムレジスト７５の剥離は、エッチング装置と繋がった同じラインのスプレー方式のコンベア装置で行う。剥離液は２％水酸化ナトリウムを用い４０℃で行い、所望のパターンの銅箔７４が形成される。図１０はこの工程で得られた中間製品の断面図である。その平面図は図４ｂに示すものと同じである。
銅箔７４のエッチングには、スプレー方式のコンベア装置を用い、塩酸と塩化第二鉄の混合液から成るエッチング液を用いて４０℃でエッチングを行う。エッチング後は３％塩酸で酸洗した後、水洗を行う。ドライフィルムレジスト７５の剥離は、エッチング装置と繋がった同じラインのスプレー方式のコンベア装置で行う。剥離液は２％水酸化ナトリウムを用い４０℃で行い、所望のパターンの銅箔７４が形成される。図１０はこの工程で得られた中間製品の断面図である。その平面図は図４ｂに示すものと同じである。
（５）ニッケルと金のめっき膜形成工程（その１）：無電解めっき工程
銅箔７４上に、厚さ０．５μｍのニッケルと厚さ４μｍの金から成るめっき膜を形成する。形成方法は無電解めっき法である。まず脱脂を行い、次に過硫酸ナトリウムでソフトエッチングを行う。続いて希硫酸でスマットを除去し、水洗後希塩酸にプリディップする。その後活性化処理を行い、希塩酸にポストディップし、更に、８０℃で３０分間無電解ニッケルめっき行う。これにより厚さ約４μｍのニッケルめっき膜形成を形成する。
水洗後希硫酸で活性化処理を行い置換金めっきを行う。水洗後、中性無電解金めっき液を用いて６０℃で３０分間金めっきを行い、厚さ０．５μｍの金めっき膜を形成する。続いて水洗、乾燥を行う。以上の工程により、ニッケル／金膜７５が形成される。図１１はこの工程で得られた中間製品の断面図である。
銅箔７４上に、厚さ０．５μｍのニッケルと厚さ４μｍの金から成るめっき膜を形成する。形成方法は無電解めっき法である。まず脱脂を行い、次に過硫酸ナトリウムでソフトエッチングを行う。続いて希硫酸でスマットを除去し、水洗後希塩酸にプリディップする。その後活性化処理を行い、希塩酸にポストディップし、更に、８０℃で３０分間無電解ニッケルめっき行う。これにより厚さ約４μｍのニッケルめっき膜形成を形成する。
水洗後希硫酸で活性化処理を行い置換金めっきを行う。水洗後、中性無電解金めっき液を用いて６０℃で３０分間金めっきを行い、厚さ０．５μｍの金めっき膜を形成する。続いて水洗、乾燥を行う。以上の工程により、ニッケル／金膜７５が形成される。図１１はこの工程で得られた中間製品の断面図である。
（６）ダイボンディング工程、ワイヤボンディング工程、樹脂封止工程
ワイヤボンディングから樹脂封止工程までは第１の実施形態の場合と同様である。
ワイヤボンディングから樹脂封止工程までは第１の実施形態の場合と同様である。
（７）支持基板からの剥離工程
シリコーン樹脂層７２が形成されたガラスエポキシ基板７１を、シリコーン樹脂層７２と固着電極及び取出し電極７４とモールド樹脂６７の界面より引き剥がすことで図６に示す本発明の半導体装置が完成する。
ガラスエポキシ基板７１にはシリコーン樹脂層７２が形成されているので、シリコーン樹脂７２との界面より機械的に容易に剥離することが可能である。
（８）ニッケルと金のめっき膜形成工程（その２）：無電解めっき工程、取出し電極へのバンプの形成工程
ダイシング工程の第１の実施形態の場合と同様である。
以上の製造方法は、コンデンサ、抵抗などが含まれていても適用可能であり、かつ、大気のみでなく、真空中に露出していても適用できるのは勿論である。
尚、放熱板を兼ねた固着電極の大気側に露出するニッケル／金膜上には、はんだなどが形成されていても良いのは勿論である。
シリコーン樹脂層７２が形成されたガラスエポキシ基板７１を、シリコーン樹脂層７２と固着電極及び取出し電極７４とモールド樹脂６７の界面より引き剥がすことで図６に示す本発明の半導体装置が完成する。
ガラスエポキシ基板７１にはシリコーン樹脂層７２が形成されているので、シリコーン樹脂７２との界面より機械的に容易に剥離することが可能である。
（８）ニッケルと金のめっき膜形成工程（その２）：無電解めっき工程、取出し電極へのバンプの形成工程
ダイシング工程の第１の実施形態の場合と同様である。
以上の製造方法は、コンデンサ、抵抗などが含まれていても適用可能であり、かつ、大気のみでなく、真空中に露出していても適用できるのは勿論である。
尚、放熱板を兼ねた固着電極の大気側に露出するニッケル／金膜上には、はんだなどが形成されていても良いのは勿論である。
６１・・・ステンレス支持基板、６２・・・ドライレジスト、６３・・・固着電極、６３ａ・・・銅めっき膜、６４・・・取出し電極、６５・・・半導体素子（チップ）、６６・・・金ワイヤ、６７・・・封止（保護）用合成樹脂、６８・・・めっき膜、６９・・・バンプ、７０・・・はんだ、７１・・・ガラスエポキシ樹脂基板、７２・・・シリコーン樹脂、７４・・・銅箔。
Claims (5)
- 半導体素子と、前記半導体素子と導電性物質で接続された放熱板を兼ねた固着電極及び取出し電極と、前記半導体素子、放熱板を兼ねた固着電極及び取出し電極の表面側は大気に露出しないように被覆すると共に前記放熱板を兼ねた固着電極及び取出し電極の裏面側は大気に露出するように被覆する絶縁樹脂から成り、前記放熱板を兼ねた固着電極は、該固着電極上に半導体素子を配置したときに平面視で該半導体素子の領域外となる放熱領域を有することを特徴とする半導体装置。
- 支持基板上に放熱板を兼ねた固着電極及び取出し電極を形成する工程と、前記支持基板上の放熱板を兼ねた固着電極上に導電性物質で半導体素子を接続する工程と、前記半導体素子の電極と前記取出し電極とをボンディングする工程と、前記支持基板上の半導体素子、放熱板を兼ねた固着電極及び取出し電極を絶縁樹脂で被覆する工程と、前記支持基板を放熱板を兼ねた前記固着電極裏面及び取出し電極、並びに絶縁樹脂の裏面側界面から剥離し前記放熱板を兼ねた固着電極裏面及び取出し電極の裏面側を大気に露出させる工程を有し、前記支持基板上に放熱板を兼ねた固着電極を形成する工程は、固着電極上に半導体素子を配置したとき平面視で半導体素子領域外となる放熱領域を有するように固着電極を形成する工程である事を特徴とする半導体装置の製造方法。
- 前記支持基板がステンレスであり、前記放熱板を兼ねた固着電極及び取出し電極がめっき法により形成されることを特徴とする請求項２記載の半導体装置の製造方法。
- 前記支持基板を前記放熱板を兼ねた固着電極及び取出し電極絶縁樹脂の裏面側界面から剥離し前記固着電極裏面及び取出し電極の裏面側を大気に露出させる工程が、前記支持基板上に形成された粘着剤と前記支持基板を前記放熱板を兼ねた固着電極裏面及び取出し電極並びに絶縁樹脂の裏面側との界面から剥離することにより、前記放熱板を兼ねた固着電極裏面及び取出し電極の裏面側を大気に露出させること特徴とする請求項２記載の半導体装置の製造方法。
- 前記支持基板がガラスエポキシ樹脂であり、前記粘着剤がシリコーン樹脂であること特徴とする請求項２並びに請求項４記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003350972A JP2005116886A (ja) | 2003-10-09 | 2003-10-09 | 半導体装置の製造方法 |
| TW093130083A TWI348748B (en) | 2003-10-07 | 2004-10-05 | Semiconductor device and method of fabricating the same |
| KR1020040079326A KR20050033821A (ko) | 2003-10-07 | 2004-10-06 | 반도체장치 및 그 제조 방법 |
| US10/959,246 US20050073039A1 (en) | 2003-10-07 | 2004-10-07 | Semiconductor device and method of fabricating the same |
| CNA200410083390XA CN1606152A (zh) | 2003-10-07 | 2004-10-08 | 半导体装置及其制造方法 |
| US11/338,647 US20060118940A1 (en) | 2003-10-07 | 2006-01-25 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003350972A JP2005116886A (ja) | 2003-10-09 | 2003-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005116886A true JP2005116886A (ja) | 2005-04-28 |
Family
ID=34542379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003350972A Pending JP2005116886A (ja) | 2003-10-07 | 2003-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005116886A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303028A (ja) * | 2005-04-18 | 2006-11-02 | Aoi Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2007129068A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置とその製造方法、及びその製造に用いる基板 |
| JP2007250813A (ja) * | 2006-03-16 | 2007-09-27 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2003
- 2003-10-09 JP JP2003350972A patent/JP2005116886A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303028A (ja) * | 2005-04-18 | 2006-11-02 | Aoi Electronics Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2007129068A (ja) * | 2005-11-04 | 2007-05-24 | Toshiba Corp | 半導体装置とその製造方法、及びその製造に用いる基板 |
| JP2007250813A (ja) * | 2006-03-16 | 2007-09-27 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291271B1 (en) | Method of making semiconductor chip package | |
| JP4862848B2 (ja) | 半導体パッケージの製造方法 | |
| JP5113346B2 (ja) | 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法 | |
| KR100639736B1 (ko) | 회로 장치의 제조 방법 | |
| US20060118940A1 (en) | Semiconductor device and method of fabricating the same | |
| WO2007018237A1 (ja) | 半導体装置及びその製造方法 | |
| KR100622514B1 (ko) | 회로 장치의 제조 방법 | |
| TW201126618A (en) | Method and system for manufacturing an IC package | |
| US7030033B2 (en) | Method for manufacturing circuit devices | |
| JP2010206162A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JP2019057590A (ja) | 半導体素子用基板及びその製造方法、半導体装置及びその製造方法 | |
| KR100639737B1 (ko) | 회로 장치의 제조 방법 | |
| JP4679000B2 (ja) | 板状体 | |
| JP4386763B2 (ja) | 半導体装置 | |
| JP2005116886A (ja) | 半導体装置の製造方法 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP4140555B2 (ja) | 半導体パッケージの製造方法 | |
| JP3907002B2 (ja) | 半導体装置 | |
| JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2005328057A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
| JP2666569B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP2005116760A (ja) | 半導体装置及びその製造方法 | |
| JP2004247766A (ja) | 半導体素子実装用基板、半導体パッケージ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060602 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080410 |