JP3739907B2 - チップ搭載済基板のプラズマクリーニング方法 - Google Patents
チップ搭載済基板のプラズマクリーニング方法 Download PDFInfo
- Publication number
- JP3739907B2 JP3739907B2 JP27414797A JP27414797A JP3739907B2 JP 3739907 B2 JP3739907 B2 JP 3739907B2 JP 27414797 A JP27414797 A JP 27414797A JP 27414797 A JP27414797 A JP 27414797A JP 3739907 B2 JP3739907 B2 JP 3739907B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- land
- electrode
- substrate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
- C23G5/00—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29339—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
- H01L2224/85013—Plasma cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01018—Argon [Ar]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】
本発明は、チップのパッドと基板の電極をワイヤで接続するワイヤボンディングに先立って行われるチップ搭載済基板のプラズマクリーニング方法に関するものである。
【0002】
【従来の技術】
基板に搭載されたチップのパッドと基板の電極をワイヤで接続するワイヤボンディングを行うのに先立って、基板のプラズマクリーニングを行うことが知られている。プラズマクリーニングは、基板を真空チャンバ内に収納し、真空チャンバに設けられたプラズマ発生用電極に高周波の電圧を印加して真空チャンバ内にプラス電荷のイオンとマイナス電荷の電子を発生させ、これらのイオンと電子をチップの上面のパッドや基板の電極に衝突させることにより、パッドや電極をクリーニングするものである。このようにパッドや電極をクリーニングすると、ワイヤのボンディング性が向上し、ワイヤをパッドや電極にしっかりボンディングすることができる。
【0003】
【発明が解決しようとする課題】
ところが、上述した基板のプラズマクリーニングを行うと、チップ内部のトランジスタ構造部が破壊される現象が生じやすい。従来、このチップ破壊の原因は不明であり、このことがプラズマクリーニングが広く普及しない理由の1つとなっていた。本発明は、このチップ破壊の原因を究明するプロセスでなされたものであって、以下に、本発明者が究明したチップ破壊の原因について説明する。
【0004】
図4は、従来の基板のプラズマクリーニング装置の要部断面図である。図中、1はプラズマクリーニングの対象となる基板である。基板1の上面中央にはランド2が形成されており、ランド2の側方には電極3が形成されている。チップ4はランド2上にボンド6で接着して搭載されている。チップ4の上面にはパッド5が形成されている。パッド5と電極3は、後のワイヤボンディング工程において、ワイヤで接続される。パッド5と電極3は、ワイヤのボンディング性を向上させるためにプラズマクリーニングされるものである。
【0005】
ボンド6はエポキシ樹脂にAgなどの金属粉を混入して生成されている。この基板1を完成させた後、電子機器に組み込み、チップ4に電流を流すと、チップ4は内部抵抗により発熱する。そこでボンド6に熱伝導性のよいAgなどの金属粉を混合し、チップ4の熱をボンド6を通してランド2に放熱させるようにしている。
【0006】
基板1はプレート状のプラズマ発生用電極7上に配置される。電極7上にはカバー部材8が被蓋されており、カバー部材8の内部は真空チャンバ9になっている。電極7には交流電源10が接続されており、高周波の電圧が印加される。またカバー部材8は接地部11に接続されている。真空チャンバ9の内部は真空吸引手段で真空吸引され、また真空チャンバ9の内部にはAr(アルゴン)ガスなどのプラズマ発生用ガスが供給される。
【0007】
次にプラズマクリーニングの動作について説明する。基板1を電極7上に配置し、真空チャンバ9内を真空吸引手段で真空吸引した後、Arガスを供給する。次に交流電源10を駆動して電極7に高周波の電圧を印加する。すると真空チャンバ9の内部はプラズマ状態となり、プラス電荷のイオンAr+とマイナス電荷の電子e-が発生する。このイオンAr+と電子e-が基板1の電極3やチップ4のパッド5に衝突し、電極3やパッド5はクリーニングされる。
【0008】
さて、基板1は電極7の中央部に配置されており、電極7の周辺部は基板1に覆われることなく真空チャンバ9内に露呈している。一方、電極7には高周波の高電圧が印加され、その結果電極7は高サイクルで+電位と−電位に変動する。その結果、電子e−の運動は電極7の周辺部できわめて活発となる。図4において、破線矢印aは、基板に覆われていない電極7の周辺部で活発に運動する電子e−を示している。またチップ4の上方における真空チャンバ9の中央部付近の電子e−も基板1を避けて周辺部へ移動し(破線矢印b参照)、矢印aで示すように活発に運動する。
【0009】
以上の現象により、真空チャンバ9の中央部Aでは、Ar+などのプラス電荷のイオンの量が相対的に多くなり、また真空チャンバ9の周辺部Bではマイナス電荷の電子e-の量が相対的に多くなる。すなわち、真空チャンバ9内のプラスイオンと電子の分布は不均一となる。したがって真空チャンバ9の中央部Aに位置するチップ4のパッド5は電気的にプラスにチャージされやすく、基板1の電極3はマイナスにチャージされやすくなる。
【0010】
ここでチップ破壊にとって重要なことは、ランド2が電子e−によってマイナスにチャージされることである。すなわち図4に示すように、ランド2はチップ4よりもかなり大きく形成されており、その側部Cはチップ4から側方へばり出して露呈しているが、このランド2のばり出した部分にはプラス電荷のイオンよりも電子e−がより多量に衝突し、ランド2は電気的にマイナスにチャージされるものである。一方、チップ4のパッド5は上述したようにプラスにチャージされるため、パッド5とランド2には大きな電位差が生じる。ところがチップ4は導電性を有するボンド6でランド2に接着されているので、パッド5とチップ4に大きな電位差が生じ、それによってチップ4の内部に形成されたトランジスタ構造部に流れるチャージアップ電流のためにトランジスタ構造部が破壊されるものである。
【0011】
次に、チップ4からばり出したランド2のばり出し面積の大きさと、パッド5とトランジスタ構造部の間の電位差の関係について説明する。図5はチップとランドの平面図であって、図5(a)は、チップ4とランド2の面積が等しく、ランド2がチップ4からまったくばり出していない場合(ばり出し面積0mm2)を示している。図5(b)は、チップ4からばり出して露呈するランド2の面積が比較的小さい場合(ばり出し面積30mm2)を示している。また図5(c)は、チップ4が小さく、チップ4からばり出して露呈するランド2の面積が大きい場合(ばり出し面積100mm2)を示している。また図5(d)は、図5(c)に示すランド2に導電部12が接続している場合を示している。この導電部12は、メッキ手段によりランド2や電極3などの回路パターンを形成する際のメッキ用電極となるものであり、この種の基板には一般に存在するものである。この場合、導電部12はランド2と導通しているので、ランド2の実質的なばり出し面積は導電部12の面積が加算されたものになる(ばり出し面積170mm2)。
【0012】
図6はランドの露呈面積とパッド−ランド間の電位差の大きさを示すグラフであって、図5(a),(b),(c),(d)に示す4つについて、同一条件(高周波電源の電力500W、真空チャンバの圧力6Pa、プラズマクリーニング時間1min)でプラズマクリーニングを行ったときのパッド5とチップ4の電位差を測定した結果を示している。(a)の場合、電位差は2.4V、(b)の場合は5.3V、(c)の場合は5.8V、(d)の場合は6.2Vである。
【0013】
図6から明らかなように、チップ4から露呈するランド2のばり出し面積が大きい程、パッド5とチップ4の間の電位差は大きくなり、それだけ大きなチャージアップ電流が流れてチップ破壊の可能性が高くなる。チップ破壊が発生する限界はチップの品種によって相違するが、一般には5Vを越えるとチップ破壊の可能性が急激に増大する。また本発明者の実験によれば、殊にMOS型トランジスタを有するチップがチップ破壊を生じやすい。
【0014】
以上のことから、本発明者は、次の(1),(2)のことを究明した。すなわち、(1)プラズマクリーニング時のチップ破壊の原因は、プラズマクリーニング時に真空チャンバ内で発生するプラス電荷のイオンとマイナス電荷の電子の分布は不均一であり、その結果チップのパッドとチップが搭載されたランドがそれぞれプラスとマイナスにチャージされ、その結果チップ内部のトランジスタ構造部に過大なチャージアップ電流が流れることに起因すること、(2)パッドとチップ間の電位差はチップからばり出して露呈するランドのばり出し面積およびランドに接続する導電部の大きさにほぼ比例すること、である。
【0015】
したがって本発明は、プラズマクリーニング中のランドのチャージアップによるチップ破壊を解消できるチップ搭載済基板のプラズマクリーニング方法を提供することを目的とする。
【0016】
【課題を解決するための手段】
本発明は、真空チャンバ内に収納された基板に、前記チップと前記電極を露呈させる開口部を有し、且つ前記チップの側方へばり出して露呈するランドおよびこのランドに接続された導電部を覆うマスク部材を重ね、その状態でプラズマ発生用電極に電圧を印加して前記真空チャンバ内にプラス電荷のイオンとマイナス電荷の電子を発生させることにより、このイオンと電子を前記パッドおよび前記電極に衝突させ、また前記電極に電子をイオンよりも相対的に多く衝突させて前記パッドと前記電極をクリーニングするようにした。
【0018】
上記構成の本発明によれば、チップから露呈するランドが電子でマイナスにチャージアップされるのを解消し、あるいはチップとランドを絶縁することにより、プラズマクリーニング時に大きなチャージアップ電流が流れてチップ破壊が発生するのを解消することができる。
【0019】
【発明の実施の形態】
(実施の形態1)
図1は、本発明の実施の形態1の基板のプラズマクリーニング装置の断面図、図2は同チップ搭載済基板とマスク部材の斜視図、図3は同チャージアップ電位差の大きさを示すグラフである。なお図4に示す従来の要素と同一要素には同一符号を付す。
【0020】
まず、図1を参照して基板のプラズマクリーニング装置の構造を説明する。プラズマ発生用電極7はベース部材13に絶縁部材24を介して装着されており、ベース部材13上に箱形のカバー部材8が開閉自在に設置されている。ベース部材13とカバー部材8はシール14により密閉される。電極7には高周波の交流電源10が接続され、またカバー部材8は接地部11に接続されている。
【0021】
電極7上には基板1が載置されている。図1および図2において、基板1の上面中央のランド2上にはチップ4がボンド6で接着して搭載されており、ランド2の側方には電極3が形成されている。また基板1の角部にはランド2に接続する導電部12が形成されている。
【0022】
図1において、ベース部材13にはパイプ15が挿入されている。パイプ15には真空吸引手段16が接続されており、バルブ17を開閉することにより真空チャンバ9内を真空吸引し、また真空吸引を中止する。またカバー部材8にはパイプ18が挿入されている。パイプ18にはプラズマ発生用ガス供給手段19が接続されており、バルブ20を開閉することにより、真空チャンバ9内にArガスなどのプラズマ発生用ガスが供給される。
【0023】
図1および図2において、基板1はマスク部材21で覆われている。マスク部材21は絶縁性のプレートから成り、基板1上のチップ4と電極3を露呈させるための開口部22,23が開口されている。
【0024】
上記構成において、真空チャンバ9内を真空吸引手段16で真空吸引し、また真空チャンバ9内にArガスなどのプラズマ発生用ガスを供給し、電極7に高周波の電圧を印加する。すると真空チャンバ9内にAr+などのイオンと電子e-が発生する。
【0025】
図4を参照して説明したように、真空チャンバ9内におけるイオンと電子の分布が不均一になると、チップ4の上方における中央部AはイオンAr+が相対的に多くなり、周辺部Bには電子e−が相対的に多くなる。したがって開口部22から露呈するチップ4の上面にはイオンAr+が電子e−よりも相対的に多く衝突してパッド5をクリーニングし、またパッド5をチャージアップする。また開口部23に露呈する電極3には電子e−がイオンAr+よりも相対的に多く衝突し、これをクリーニングする。一方、チップ4からばり出したランド2はマスク部材21で覆われているのでイオンAr+や電子e−はほとんど衝突せず、したがってランド2のチャージアップは抑制される。したがってパッド5とランド2の電位差はそれ程大きくならない。
【0026】
図3は、パッド5とチップ4のチャージアップ電位差の測定結果を示している。図3において、(イ)はマスク部材21を使用しなかった場合であって、この場合の電位差は6V強である。また(ロ)はマスク部材21を用いた場合でその電位差は3V弱である。上述したように、一般には5V以下であればチップ破壊のおそれはほとんどなく、したがって本方法によればチップ破壊をほぼ解消できる。
【0029】
【発明の効果】
本発明によれば、チップから露呈するランドが電子でマイナスにチャージアップされるのを解消し、あるいはチップとランドを絶縁してチャージアップ電流が流れるのを抑制することにより、プラズマクリーニング時にチップ破壊が発生するのを解消することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の基板のプラズマクリーニング装置の断面図
【図2】本発明の実施の形態1のチップ搭載済基板とマスク部材の斜視図
【図3】本発明の実施の形態1のチャージアップ電位差の大きさを示すグラフ
【図4】従来の基板のプラズマクリーニング装置の要部断面図
【図5】チップとランドの平面図
【図6】ランドの露呈面積とパッド−ランド間の電位差の大きさを示すグラフ
【符号の説明】
1 基板
2 ランド
3 電極
4 チップ
5 ランド
6 ボンド
7 プラズマ発生用電極
8 カバー部材
9 真空チャンバ
10 交流電源
12 導電部
16 真空吸引手段
19 プラズマ発生用ガス供給手段
21 マスク部材
22,23 開口部
Claims (1)
- 基板の上面中央のランド上に搭載されたチップの上面のパッドと、ランドの側方に形成された電極をワイヤで接続するワイヤボンディングに先立って行われるチップ搭載済基板のプラズマクリーニング方法であって、真空チャンバ内に収納された基板に、前記チップと前記電極を露呈させる開口部を有し、且つ前記チップの側方へばり出して露呈するランドおよびこのランドに接続された導電部を覆うマスク部材を重ね、その状態でプラズマ発生用電極に電圧を印加して前記真空チャンバ内にプラス電荷のイオンとマイナス電荷の電子を発生させることにより、このイオンと電子を前記パッドおよび前記電極に衝突させて前記パッドと前記電極をクリーニングするようにしたことを特徴とするチップ搭載済基板のプラズマクリーニング方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27414797A JP3739907B2 (ja) | 1997-10-07 | 1997-10-07 | チップ搭載済基板のプラズマクリーニング方法 |
US09/165,149 US6418941B1 (en) | 1997-10-07 | 1998-10-02 | Method of and apparatus for plasma cleaning of chip-mounted board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27414797A JP3739907B2 (ja) | 1997-10-07 | 1997-10-07 | チップ搭載済基板のプラズマクリーニング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11111694A JPH11111694A (ja) | 1999-04-23 |
JP3739907B2 true JP3739907B2 (ja) | 2006-01-25 |
Family
ID=17537687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27414797A Expired - Fee Related JP3739907B2 (ja) | 1997-10-07 | 1997-10-07 | チップ搭載済基板のプラズマクリーニング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6418941B1 (ja) |
JP (1) | JP3739907B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1320556B1 (it) * | 2000-07-26 | 2003-12-10 | St Microelectronics Srl | Processo di pulitura della superficie di un contenitore di un circuito integrato per la preparazione della stessa per un successivo processo |
TW515012B (en) * | 2000-09-08 | 2002-12-21 | Matsushita Electric Ind Co Ltd | Plasma-processing apparatus, plasma-processing method, and chip mounted method |
DE10340147B4 (de) * | 2002-08-27 | 2014-04-10 | Kyocera Corp. | Trockenätzverfahren und Trockenätzvorrichtung |
US7459098B2 (en) * | 2002-08-28 | 2008-12-02 | Kyocera Corporation | Dry etching apparatus, dry etching method, and plate and tray used therein |
US7556741B2 (en) * | 2002-08-28 | 2009-07-07 | Kyocera Corporation | Method for producing a solar cell |
JP4107952B2 (ja) | 2002-12-04 | 2008-06-25 | 三洋電機株式会社 | 回路装置の製造方法 |
EP1861879A4 (en) * | 2005-03-25 | 2011-04-20 | Fujifilm Corp | SEMICONDUCTOR IMAGING ELEMENT AND MANUFACTURING METHOD THEREFOR |
JP4642061B2 (ja) * | 2007-11-22 | 2011-03-02 | 三洋電機株式会社 | 回路装置の製造方法 |
CN101740336B (zh) * | 2008-11-12 | 2013-03-27 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 腔室窗及等离子体工艺腔室 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4112196A (en) * | 1977-01-24 | 1978-09-05 | National Micronetics, Inc. | Beam lead arrangement for microelectronic devices |
US4337476A (en) * | 1980-08-18 | 1982-06-29 | Bell Telephone Laboratories, Incorporated | Silicon rich refractory silicides as gate metal |
US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
US5250843A (en) * | 1991-03-27 | 1993-10-05 | Integrated System Assemblies Corp. | Multichip integrated circuit modules |
KR960008514B1 (ko) * | 1993-07-23 | 1996-06-26 | 삼성전자 주식회사 | 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법 |
-
1997
- 1997-10-07 JP JP27414797A patent/JP3739907B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-02 US US09/165,149 patent/US6418941B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11111694A (ja) | 1999-04-23 |
US6418941B1 (en) | 2002-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3739907B2 (ja) | チップ搭載済基板のプラズマクリーニング方法 | |
JP4112615B2 (ja) | C4マイクロバンプ、tabマイクロバンプおよび超大規模相互接続の電解めっき用たわみ性連続カソード接点回路 | |
US8329590B2 (en) | Plasma processing apparatus and methods for removing extraneous material from selected areas on a substrate | |
JP2004319892A (ja) | 半導体装置の製造方法 | |
JP2001351929A (ja) | 半導体装置およびその製造方法 | |
JP6844937B2 (ja) | 活性ガス生成装置 | |
JP2002110613A (ja) | プラズマ洗浄装置及びプラズマ洗浄方法 | |
JP4407793B2 (ja) | 静電チャックおよび静電チャックを搭載した装置 | |
KR100800627B1 (ko) | 부품상의 도전성 재료 이동 감소 방법 및 장치 | |
US6432727B1 (en) | Method for eliminating a static electricity on a semiconductor wafer | |
TW515012B (en) | Plasma-processing apparatus, plasma-processing method, and chip mounted method | |
JP3498693B2 (ja) | チップの実装方法及びチップの実装体 | |
TWI512852B (zh) | 改善封裝及3d積體電路的底部塡充製程的系統與方法 | |
KR100780366B1 (ko) | 반도체 제조 장치 | |
JPH09232482A (ja) | 半導体の表面処理方法および半導体装置 | |
JPH05304154A (ja) | 半導体装置 | |
JP3937711B2 (ja) | フリップチップ実装方法 | |
JP2007196122A (ja) | プラズマ洗浄方法 | |
JP3427702B2 (ja) | 電子部品のプラズマ処理装置 | |
JP3189828B2 (ja) | 回路モジュールの製造方法 | |
JP3218846B2 (ja) | プラズマクリーニング装置及び電子部品製造方法 | |
JPH09199374A (ja) | 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置 | |
JP2003318214A (ja) | プラズマ処理装置および表面改質方法 | |
JPH05291378A (ja) | 基板搬送部材 | |
KR20010001008A (ko) | 화학기상증착설비의 아크 방지용 하부 전극 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050620 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051104 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |