JPH11111694A - チップ搭載済基板のプラズマクリーニング方法 - Google Patents

チップ搭載済基板のプラズマクリーニング方法

Info

Publication number
JPH11111694A
JPH11111694A JP9274147A JP27414797A JPH11111694A JP H11111694 A JPH11111694 A JP H11111694A JP 9274147 A JP9274147 A JP 9274147A JP 27414797 A JP27414797 A JP 27414797A JP H11111694 A JPH11111694 A JP H11111694A
Authority
JP
Japan
Prior art keywords
chip
land
electrode
substrate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9274147A
Other languages
English (en)
Other versions
JP3739907B2 (ja
Inventor
Kiyoshi Arita
潔 有田
Tanemasa Asano
種正 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP27414797A priority Critical patent/JP3739907B2/ja
Priority to US09/165,149 priority patent/US6418941B1/en
Publication of JPH11111694A publication Critical patent/JPH11111694A/ja
Application granted granted Critical
Publication of JP3739907B2 publication Critical patent/JP3739907B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G5/00—Cleaning or de-greasing metallic material by other methods; Apparatus for cleaning or de-greasing metallic material with organic solvents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 【課題】 プラズマクリーニング中のランドのチャージ
アップによるチップ破壊を解消するチップ搭載済基板の
プラズマクリーニング方法を提供すること。 【解決手段】 プラズマ発生用電極７上に配置される基
板１を覆うマスク部材２１を設ける。マスク部材２１に
は基板１のランド２に搭載されたチップ４と基板１の電
極３を露呈させる開口部２２，２３が開口されており、
チップ４からはみ出すランド２や基板１上の導電部はマ
スク部材２１で覆われる。電極７に高周波の電圧を印加
して真空チャンバ９内にプラズマを発生させると、イオ
ンＡｒ+はパッド５に衝突してパッド５をチャージアッ
プする。ランド２はマスク部材２１で覆われているので
イオンＡｒ+や電子ｅ-でチャージアップされない。した
がってパッド５とチップ４の電位差は大きくならず、チ
ップ４に大きなチャージアップ電流が流れてチップ４が
破壊されるのを解消できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップのパッドと
基板の電極をワイヤで接続するワイヤボンディングに先
立って行われるチップ搭載済基板のプラズマクリーニン
グ方法に関するものである。
【０００２】
【従来の技術】基板に搭載されたチップのパッドと基板
の電極をワイヤで接続するワイヤボンディングを行うの
に先立って、基板のプラズマクリーニングを行うことが
知られている。プラズマクリーニングは、基板を真空チ
ャンバ内に収納し、真空チャンバに設けられたプラズマ
発生用電極に高周波の電圧を印加して真空チャンバ内に
プラス電荷のイオンとマイナス電荷の電子を発生させ、
これらのイオンと電子をチップの上面のパッドや基板の
電極に衝突させることにより、パッドや電極をクリーニ
ングするものである。このようにパッドや電極をクリー
ニングすると、ワイヤのボンディング性が向上し、ワイ
ヤをパッドや電極にしっかりボンディングすることがで
きる。
【０００３】
【発明が解決しようとする課題】ところが、上述した基
板のプラズマクリーニングを行うと、チップ内部のトラ
ンジスタ構造部が破壊される現象が生じやすい。従来、
このチップ破壊の原因は不明であり、このことがプラズ
マクリーニングが広く普及しない理由の１つとなってい
た。本発明は、このチップ破壊の原因を究明するプロセ
スでなされたものであって、以下に、本発明者が究明し
たチップ破壊の原因について説明する。
【０００４】図５は、従来の基板のプラズマクリーニン
グ装置の要部断面図である。図中、１はプラズマクリー
ニングの対象となる基板である。基板１の上面中央には
ランド２が形成されており、ランド２の側方には電極３
が形成されている。チップ４はランド２上にボンド６で
接着して搭載されている。チップ４の上面にはパッド５
が形成されている。パッド５と電極３は、後のワイヤボ
ンディング工程において、ワイヤで接続される。パッド
５と電極３は、ワイヤのボンディング性を向上させるた
めにプラズマクリーニングされるものである。
【０００５】ボンド６はエポキシ樹脂にＡｇなどの金属
粉を混入して生成されている。この基板１を完成させた
後、電子機器に組み込み、チップ４に電流を流すと、チ
ップ４は内部抵抗により発熱する。そこでボンド６に熱
伝導性のよいＡｇなどの金属粉を混合し、チップ４の熱
をボンド６を通してランド２に放熱させるようにしてい
る。
【０００６】基板１はプレート状のプラズマ発生用電極
７上に配置される。電極７上にはカバー部材８が被蓋さ
れており、カバー部材８の内部は真空チャンバ９になっ
ている。電極７には交流電源１０が接続されており、高
周波の電圧が印加される。またカバー部材８は接地部１
１に接続されている。真空チャンバ９の内部は真空吸引
手段で真空吸引され、また真空チャンバ９の内部にはＡ
ｒ（アルゴン）ガスなどのプラズマ発生用ガスが供給さ
れる。
【０００７】次にプラズマクリーニングの動作について
説明する。基板１を電極７上に配置し、真空チャンバ９
内を真空吸引手段で真空吸引した後、Ａｒガスを供給す
る。次に交流電源１０を駆動して電極７に高周波の電圧
を印加する。すると真空チャンバ９の内部はプラズマ状
態となり、プラス電荷のイオンＡｒ+とマイナス電荷の
電子ｅ-が発生する。このイオンＡｒ+と電子ｅ-が基板
１の電極３やチップ４のパッド５に衝突し、電極３やパ
ッド５はクリーニングされる。
【０００８】さて、基板１は電極７の中央部に配置され
ており、電極７の周辺部は基板１に覆われることなく真
空チャンバ９内に露呈している。一方、電極７には高周
波の高電圧が印加され、その結果電極７は高サイクルで
＋電位と−電位に変動する。その結果、電子ｅ-の運動
は電極７の周辺部できわめて活発となる。図５におい
て、破線矢印ａは、基板に覆われていない電極７の周辺
部で活発に運動する電子ｅ-を示している。またチップ
４の上方における真空チャンバ９の中央部付近の電子ｅ
-も基板１を避けて周辺部へ移動し（破線矢印ｂ参
照）、矢印ａで示すように活発に運動する。
【０００９】以上の現象により、真空チャンバ９の中央
部Ａでは、Ａｒ+などのプラス電荷のイオンの量が相対
的に多くなり、また真空チャンバ９の周辺部Ｂではマイ
ナス電荷の電子ｅ-の量が相対的に多くなる。すなわ
ち、真空チャンバ９内のプラスイオンと電子の分布は不
均一となる。したがって真空チャンバ９の中央部Ａに位
置するチップ４のパッド５は電気的にプラスにチャージ
されやすく、基板１の電極３はマイナスにチャージされ
やすくなる。
【００１０】ここでチップ破壊にとって重要なことは、
ランド２が電子ｅ-によってマイナスにチャージされる
ことである。すなわち図５に示すように、ランド２はチ
ップ４よりもかなり大きく形成されており、その側部Ｃ
はチップ４から側方へばり出して露呈しているが、この
ランド２のばり出した部分にはプラス電荷のイオンより
も電子ｅ-がより多量に衝突し、ランド２は電気的にマ
イナスにチャージされるものである。一方、チップ４の
パッド５は上述したようにプラスにチャージされるた
め、パッド５とランド２には大きな電位差が生じる。と
ころがチップ４は導電性を有するボンド６でランド２に
接着されているので、パッド５とチップ４に大きな電位
差が生じ、それによってチップ４の内部に形成されたト
ランジスタ構造部に流れるチャージアップ電流のために
トランジスタ構造部が破壊されるものである。
【００１１】次に、チップ４からばり出したランド２の
ばり出し面積の大きさと、パッド５とトランジスタ構造
部の間の電位差の関係について説明する。図６はチップ
とランドの平面図であって、図６（ａ）は、チップ４と
ランド２の面積が等しく、ランド２がチップ４からまっ
たくばり出していない場合（ばり出し面積０ｍｍ2）を
示している。図６（ｂ）は、チップ４からばり出して露
呈するランド２の面積が比較的小さい場合（ばり出し面
積３０ｍｍ2）を示している。また図６（ｃ）は、チッ
プ４が小さく、チップ４からばり出して露呈するランド
２の面積が大きい場合（ばり出し面積１００ｍｍ2）を
示している。また図６（ｄ）は、図６（ｃ）に示すラン
ド２に導電部１２が接続している場合を示している。こ
の導電部１２は、メッキ手段によりランド２や電極３な
どの回路パターンを形成する際のメッキ用電極となるも
のであり、この種の基板には一般に存在するものであ
る。この場合、導電部１２はランド２と導通しているの
で、ランド２の実質的なばり出し面積は導電部１２の面
積が加算されたものになる（ばり出し面積１７０ｍ
ｍ 2）。
【００１２】図７はランドの露呈面積とパッド−ランド
間の電位差の大きさを示すグラフであって、図６
（ａ），（ｂ），（ｃ），（ｄ）に示す４つについて、
同一条件（高周波電源の電力５００Ｗ、真空チャンバの
圧力６Ｐａ、プラズマクリーニング時間１ｍｉｎ）でプ
ラズマクリーニングを行ったときのパッド５とチップ４
の電位差を測定した結果を示している。（ａ）の場合、
電位差は２．４Ｖ、（ｂ）の場合は５．３Ｖ、（ｃ）の
場合は５．８Ｖ、（ｄ）の場合は６．２Ｖである。
【００１３】図７から明らかなように、チップ４から露
呈するランド２のばり出し面積が大きい程、パッド５と
チップ４の間の電位差は大きくなり、それだけ大きなチ
ャージアップ電流が流れてチップ破壊の可能性が高くな
る。チップ破壊が発生する限界はチップの品種によって
相違するが、一般には５Ｖを越えるとチップ破壊の可能
性が急激に増大する。また本発明者の実験によれば、殊
にＭＯＳ型トランジスタを有するチップがチップ破壊を
生じやすい。
【００１４】以上のことから、本発明者は、次の
（１），（２）のことを究明した。すなわち、（１）プ
ラズマクリーニング時のチップ破壊の原因は、プラズマ
クリーニング時に真空チャンバ内で発生するプラス電荷
のイオンとマイナス電荷の電子の分布は不均一であり、
その結果チップのパッドとチップが搭載されたランドが
それぞれプラスとマイナスにチャージされ、その結果チ
ップ内部のトランジスタ構造部に過大なチャージアップ
電流が流れることに起因すること、（２）パッドとチッ
プ間の電位差はチップからばり出して露呈するランドの
ばり出し面積およびランドに接続する導電部の大きさに
ほぼ比例すること、である。
【００１５】したがって本発明は、プラズマクリーニン
グ中のランドのチャージアップによるチップ破壊を解消
できるチップ搭載済基板のプラズマクリーニング方法を
提供することを目的とする。
【００１６】
【課題を解決するための手段】本発明は、真空チャンバ
内に収納された基板に、前記チップと前記電極を露呈さ
せる開口部を有し、且つ前記チップの側方へばり出して
露呈するランドおよびこのランドに接続された導電部を
覆うマスク部材を重ね、その状態でプラズマ発生用電極
に電圧を印加して前記真空チャンバ内にプラス電荷のイ
オンとマイナス電荷の電子を発生させることにより、こ
のイオンと電子を前記パッドおよび前記電極に衝突さ
せ、また前記電極に電子をイオンよりも相対的に多く衝
突させて前記パッドと前記電極をクリーニングするよう
にした。
【００１７】また本発明は、チップをランド上に絶縁性
ボンドにより接着して搭載し、プラズマ発生用電極に電
圧を印加して真空チャンバ内にプラス電荷のイオンとマ
イナス電荷の電子を発生させることにより、このイオン
と電子を前記パッドおよび前記電極に衝突させ、また電
極に電子をイオンよりも相対的に多く衝突させて前記パ
ッドと前記電極をクリーニングするようにした。
【００１８】上記構成の本発明によれば、チップから露
呈するランドが電子でマイナスにチャージアップされる
のを解消し、あるいはチップとランドを絶縁することに
より、プラズマクリーニング時に大きなチャージアップ
電流が流れてチップ破壊が発生するのを解消することが
できる。
【００１９】
【発明の実施の形態】
（実施の形態１）図１は、本発明の実施の形態１の基板
のプラズマクリーニング装置の断面図、図２は同チップ
搭載済基板とマスク部材の斜視図、図３は同チャージア
ップ電位差の大きさを示すグラフである。なお図５に示
す従来の要素と同一要素には同一符号を付す。
【００２０】まず、図１を参照して基板のプラズマクリ
ーニング装置の構造を説明する。プラズマ発生用電極７
はベース部材１３に絶縁部材２４を介して装着されてお
り、ベース部材１３上に箱形のカバー部材８が開閉自在
に設置されている。ベース部材１３とカバー部材８はシ
ール１４により密閉される。電極７には高周波の交流電
源１０が接続され、またカバー部材８は接地部１１に接
続されている。
【００２１】電極７上には基板１が載置されている。図
１および図２において、基板１の上面中央のランド２上
にはチップ４がボンド６で接着して搭載されており、ラ
ンド２の側方には電極３が形成されている。また基板１
の角部にはランド２に接続する導電部１２が形成されて
いる。
【００２２】図１において、ベース部材１３にはパイプ
１５が挿入されている。パイプ１５には真空吸引手段１
６が接続されており、バルブ１７を開閉することにより
真空チャンバ９内を真空吸引し、また真空吸引を中止す
る。またカバー部材８にはパイプ１８が挿入されてい
る。パイプ１８にはプラズマ発生用ガス供給手段１９が
接続されており、バルブ２０を開閉することにより、真
空チャンバ９内にＡｒガスなどのプラズマ発生用ガスが
供給される。
【００２３】図１および図２において、基板１はマスク
部材２１で覆われている。マスク部材２１は絶縁性のプ
レートから成り、基板１上のチップ４と電極３を露呈さ
せるための開口部２２，２３が開口されている。
【００２４】上記構成において、真空チャンバ９内を真
空吸引手段１６で真空吸引し、また真空チャンバ９内に
Ａｒガスなどのプラズマ発生用ガスを供給し、電極７に
高周波の電圧を印加する。すると真空チャンバ９内にＡ
ｒ+などのイオンと電子ｅ-が発生する。
【００２５】図５を参照して説明したように、真空チャ
ンバ９内におけるイオンと電子の分布が不均一になる
と、チップ４の上方における中央部ＡはイオンＡｒ+が
相対的に多くなり、周辺部Ｂには電子ｅ-が相対的に多
くなる。したがって開口部２２から露呈するチップ４の
上面にはイオンＡｒ+が電子ｅ-よりも相対的に多く衝突
してパッド５をクリーニングし、またパッド５をチャー
ジアップする。また開口部２３に露呈する電極３には電
子ｅ-がイオンＡｒ+よりも相対的に多く衝突し、これを
クリーニングする。一方、チップ４からばり出したラン
ド２はマスク部材２１で覆われているのでイオンＡｒ+
や電子ｅ-はほとんど衝突せず、したがってランド２の
チャージアップは抑制される。したがってパッド５とラ
ンド２の電位差はそれ程大きくならない。
【００２６】図３は、パッド５とチップ４のチャージア
ップ電位差の測定結果を示している。図３において、
（イ）はマスク部材２１を使用しなかった場合であっ
て、この場合の電位差は６Ｖ強である。また（ロ）はマ
スク部材２１を用いた場合でその電位差は３Ｖ弱であ
る。上述したように、一般には５Ｖ以下であればチップ
破壊のおそれはほとんどなく、したがって本方法によれ
ばチップ破壊をほぼ解消できる。
【００２７】（実施の形態２）図４は本発明の実施の形
態２のプラズマクリーニング中の基板の断面図である。
本実施の形態２ではマスク部材２１は使用せず、チップ
４を絶縁性のボンド６ａにより基板１のランド２に接着
している。このボンド６ａはエポキシ樹脂などであり、
絶縁性を確保するためにＡｇなどの導電性の金属粉は混
入されていない。他の構成は図１と同じである。
【００２８】実施の形態１の場合と同様に、この基板１
を真空チャンバ９内に収納してプラズマクリーニングを
行う。するとチップ４のパッド５はイオンＡｒ+でチャ
ージアップされる。またランド２はチップ４から露呈し
ているので電子ｅ-でチャージアップされる。したがっ
てパッド５とランド２の電位差は大きくなるが、チップ
４とランド２は絶縁性のボンド６ａで絶縁されているの
でパッド５とチップ４の間のチャージアップは抑制さ
れ、したがってチップ破壊は生じない。図３の（ハ）は
このときのパッド５とチップ４の電位差であり、その大
きさは（ロ）とほぼ同じである。
【００２９】
【発明の効果】本発明によれば、チップから露呈するラ
ンドが電子でマイナスにチャージアップされるのを解消
し、あるいはチップとランドを絶縁してチャージアップ
電流が流れるのを抑制することにより、プラズマクリー
ニング時にチップ破壊が発生するのを解消することがで
きる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の基板のプラズマクリー
ニング装置の断面図
【図２】本発明の実施の形態１のチップ搭載済基板とマ
スク部材の斜視図
【図３】本発明の実施の形態１のチャージアップ電位差
の大きさを示すグラフ
【図４】本発明の実施の形態２のプラズマクリーニング
中の基板の断面図
【図５】従来の基板のプラズマクリーニング装置の要部
断面図
【図６】チップとランドの平面図
【図７】ランドの露呈面積とパッド−ランド間の電位差
の大きさを示すグラフ
【符号の説明】
１ 基板 ２ ランド ３ 電極 ４ チップ ５ ランド ６，６ａ ボンド ７ プラズマ発生用電極 ８ カバー部材 ９ 真空チャンバ １０ 交流電源 １２ 導電部 １６ 真空吸引手段 １９ プラズマ発生用ガス供給手段 ２１ マスク部材 ２２，２３ 開口部

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】基板の上面中央のランド上に搭載されたチ
    ップの上面のパッドと、ランドの側方に形成された電極
    をワイヤで接続するワイヤボンディングに先立って行わ
    れるチップ搭載済基板のプラズマクリーニング方法であ
    って、真空チャンバ内に収納された基板に、前記チップ
    と前記電極を露呈させる開口部を有し、且つ前記チップ
    の側方へばり出して露呈するランドおよびこのランドに
    接続された導電部を覆うマスク部材を重ね、その状態で
    プラズマ発生用電極に電圧を印加して前記真空チャンバ
    内にプラス電荷のイオンとマイナス電荷の電子を発生さ
    せることにより、このイオンと電子を前記パッドおよび
    前記電極に衝突させて前記パッドと前記電極をクリーニ
    ングするようにしたことを特徴とするチップ搭載済基板
    のプラズマクリーニング方法。
  2. 【請求項２】基板の上面中央のランド上に搭載されたチ
    ップの上面のパッドと、ランドの側方に形成された電極
    をワイヤで接続するワイヤボンディングに先立って行わ
    れるチップ搭載済基板のプラズマクリーニング方法であ
    って、前記チップを前記ランド上に絶縁性ボンドにより
    接着して搭載し、プラズマ発生用電極に電圧を印加して
    前記真空チャンバ内にプラス電荷のイオンとマイナス電
    荷の電子を発生させることにより、このイオンと電子を
    前記パッドおよび前記電極に衝突させて前記パッドと前
    記電極をクリーニングするようにしたことを特徴とする
    チップ搭載済基板のプラズマクリーニング方法。
JP27414797A 1997-10-07 1997-10-07 チップ搭載済基板のプラズマクリーニング方法 Expired - Fee Related JP3739907B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27414797A JP3739907B2 (ja) 1997-10-07 1997-10-07 チップ搭載済基板のプラズマクリーニング方法
US09/165,149 US6418941B1 (en) 1997-10-07 1998-10-02 Method of and apparatus for plasma cleaning of chip-mounted board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27414797A JP3739907B2 (ja) 1997-10-07 1997-10-07 チップ搭載済基板のプラズマクリーニング方法

Publications (2)

Publication Number Publication Date
JPH11111694A true JPH11111694A (ja) 1999-04-23
JP3739907B2 JP3739907B2 (ja) 2006-01-25

Family

ID=17537687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27414797A Expired - Fee Related JP3739907B2 (ja) 1997-10-07 1997-10-07 チップ搭載済基板のプラズマクリーニング方法

Country Status (2)

Country Link
US (1) US6418941B1 (ja)
JP (1) JP3739907B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576500B2 (en) * 2000-09-08 2003-06-10 Matsushita Electric Industrial Co., Ltd. Method of plasma-processing a board, chip attachment to the board and resin encapsulation of the chip
JP2008066754A (ja) * 2007-11-22 2008-03-21 Sanyo Electric Co Ltd 回路装置の製造方法
US7364941B2 (en) 2002-12-04 2008-04-29 Sanyo Electric Co., Ltd. Circuit device manufacturing method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1320556B1 (it) * 2000-07-26 2003-12-10 St Microelectronics Srl Processo di pulitura della superficie di un contenitore di un circuito integrato per la preparazione della stessa per un successivo processo
DE10340147B4 (de) * 2002-08-27 2014-04-10 Kyocera Corp. Trockenätzverfahren und Trockenätzvorrichtung
US7556741B2 (en) * 2002-08-28 2009-07-07 Kyocera Corporation Method for producing a solar cell
US7459098B2 (en) * 2002-08-28 2008-12-02 Kyocera Corporation Dry etching apparatus, dry etching method, and plate and tray used therein
EP2579312A3 (en) * 2005-03-25 2013-05-29 Fujifilm Corporation Solid state imaging device and manufacturing method thereof
CN101740336B (zh) * 2008-11-12 2013-03-27 北京北方微电子基地设备工艺研究中心有限责任公司 腔室窗及等离子体工艺腔室

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4112196A (en) * 1977-01-24 1978-09-05 National Micronetics, Inc. Beam lead arrangement for microelectronic devices
US4337476A (en) * 1980-08-18 1982-06-29 Bell Telephone Laboratories, Incorporated Silicon rich refractory silicides as gate metal
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
KR960008514B1 (ko) * 1993-07-23 1996-06-26 삼성전자 주식회사 테스트 소켓 및 그를 이용한 노운 굳 다이 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6576500B2 (en) * 2000-09-08 2003-06-10 Matsushita Electric Industrial Co., Ltd. Method of plasma-processing a board, chip attachment to the board and resin encapsulation of the chip
US7364941B2 (en) 2002-12-04 2008-04-29 Sanyo Electric Co., Ltd. Circuit device manufacturing method
JP2008066754A (ja) * 2007-11-22 2008-03-21 Sanyo Electric Co Ltd 回路装置の製造方法
JP4642061B2 (ja) * 2007-11-22 2011-03-02 三洋電機株式会社 回路装置の製造方法

Also Published As

Publication number Publication date
US6418941B1 (en) 2002-07-16
JP3739907B2 (ja) 2006-01-25

Similar Documents

Publication Publication Date Title
US5250137A (en) Plasma treating apparatus
TWI523099B (zh) 電漿處理裝置及半導體裝置之製造方法
TWI426580B (zh) 靜電吸附承盤及電漿裝置
US20060108601A1 (en) Insulating substrate and semiconductor device
JP2004319892A (ja) 半導体装置の製造方法
JPH11111694A (ja) チップ搭載済基板のプラズマクリーニング方法
JP2006093669A (ja) 基体表面から材料を取り除く方法と装置
JP2007305757A (ja) 半導体装置
JP2002110613A (ja) プラズマ洗浄装置及びプラズマ洗浄方法
JPS634065A (ja) 高周波放電により材料をスパッタリングする方法および装置
JPH08293539A (ja) 半導体製造方法および装置
JP2004095909A (ja) プラズマ処理方法及びプラズマ処理装置
JP4407793B2 (ja) 静電チャックおよび静電チャックを搭載した装置
JPH104085A (ja) ドライエッチング方法および装置
JP3937711B2 (ja) フリップチップ実装方法
WO2007032615A1 (en) Plasma treatment apparatus and method using dual frequencies
JP3671879B2 (ja) 電子部品製造方法および電子部品
KR20070040639A (ko) 반도체 제조 장치
JP2605692B2 (ja) イオンビーム装置
JP2004022811A (ja) インサート成形ケース及び半導体装置
TWI279894B (en) Package substrate having electrostatic discharge protection mechanism
JPH02130915A (ja) プラズマ処理装置
JP3891028B2 (ja) 基板の表面改質方法
JP2007196122A (ja) プラズマ洗浄方法
TWI281738B (en) Structure and assembly method of IC packaging

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091111

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101111

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111111

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131111

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees