JP3937711B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP3937711B2
JP3937711B2 JP2000293044A JP2000293044A JP3937711B2 JP 3937711 B2 JP3937711 B2 JP 3937711B2 JP 2000293044 A JP2000293044 A JP 2000293044A JP 2000293044 A JP2000293044 A JP 2000293044A JP 3937711 B2 JP3937711 B2 JP 3937711B2
Authority
JP
Japan
Prior art keywords
plasma
gas
reaction tube
semiconductor chip
mounting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000293044A
Other languages
English (en)
Other versions
JP2002110735A (ja
Inventor
則之 安池
正治 安田
康志 澤田
一功 葛原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2000293044A priority Critical patent/JP3937711B2/ja
Publication of JP2002110735A publication Critical patent/JP2002110735A/ja
Application granted granted Critical
Publication of JP3937711B2 publication Critical patent/JP3937711B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、実装基板の表面に半導体チップを実装する際に用いられるフリップチップ実装方法に関するものである。
【０００２】
【従来の技術】
従来より、半導体チップ（半導体素子）を実装基板に実装することによって半導体パッケージ（半導体装置）を製造することが行われているが、半導体チップを実装基板に実装するにあたっては、半導体パッケージの小型化などの目的でフリップチップ実装方法が用いられている。この実装方法は、例えば、半導体チップの表面の電極上にバンプを形成した後、このバンプと実装基板の表面の電極とを位置合わせして接触させた状態で実装基板の表面に半導体チップを載置し、バンプを加熱溶融させた後固化することによって、半導体チップの電極と実装基板の電極とを電気的に接続するようにするものである。
【０００３】
また、上記のようなフリップチップ実装方法において、アンダーフィルが行われている。アンダーフィルは実装基板とこれに実装された半導体チップとの間に形成される間隙を樹脂封止することであり、アンダーフィルにより間隙にアンダーフィル材（封止樹脂）を形成することによって、バンプを保護することができ、アンダーフィル材でバンプを補強して半導体チップと実装基板の接合強度を高めたり、アンダーフィル材で間隙を密閉して大気中の水分が間隙に侵入するのを防止して半導体パッケージの耐湿性を向上させたりすることができるものである。
【０００４】
【発明が解決しようとする課題】
しかし、従来のフリップチップ実装方法では、半導体チップの表面や実装基板の表面やバンプの表面に有機物（例えば、バンプや回路等を形成する際に用いる銀ペースト材に含まれている有機物成分や実装基板を洗浄液（例えば、アセトンなど）で洗浄したときに実装基板の表面の残存する洗浄液など）等が付着して汚染されているために、実装基板と半導体チップの間の間隙においてアンダーフィル材が流れにくくなってアンダーフィル材の未注入部分が生じたり、半導体チップの表面や実装基板の表面やバンプの表面に対するアンダーフィル材の密着性が低くなったりすることがあり、これにより、アンダーフィル材によるバンプの補強や間隙の密閉が不十分になることがあった。
【０００５】
本発明は上記の点に鑑みてなされたものであり、バンプの補強効果や半導体チップと実装基板の間隙の密閉性を高くすることができるフリップチップ実装方法を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
本発明の請求項１に係るフリップチップ実装方法は、筒状の反応管７の片側を吹き出し口１２として開放し、反応管７の外側に複数個の電極９、１０を配設し、希ガスを含むプラズマ生成用ガス８を反応管７に導入すると共に電極９、１０間に電圧を印加することによって大気圧近傍の圧力下で反応管７内に放電を発生させ、この放電により反応管７内にプラズマ１３を生成し、半導体チップ１４と実装基板１５をバンプ１６により接合した後、上記反応管７の吹き出し口１２から吹き出されるプラズマ１３を半導体チップ１４と実装基板１５の間隙３０に供給することによって半導体チップ１４の表面と実装基板１５の表面とバンプ１６の表面を洗浄し、この後、アンダーフィルを行うフリップチップ実装方法において、プラズマ生成用ガス８を希ガスと酸素ガスの混合ガスとし、プラズマ生成用ガス８に占める酸素ガスの混合比率を２〜５ｖｏｌ％にすることを特徴とするものである。
【０００８】
本発明の請求項２に係るフリップチップ実装方法は、筒状の反応管７の片側を吹き出し口１２として開放し、反応管７の外側に複数個の電極９、１０を配設し、希ガスを含むプラズマ生成用ガス８を反応管７に導入すると共に電極９、１０間に電圧を印加することによって大気圧近傍の圧力下で反応管７内に放電を発生させ、この放電により反応管７内にプラズマ１３を生成し、半導体チップ１４と実装基板１５をバンプ１６により接合した後、上記反応管７の吹き出し口１２から吹き出されるプラズマ１３を半導体チップ１４と実装基板１５の間隙３０に供給することによって半導体チップ１４の表面と実装基板１５の表面とバンプ１６の表面を洗浄し、この後、アンダーフィルを行うフリップチップ実装方法において、プラズマ生成用ガス８を希ガスと水素ガスの混合ガスとし、プラズマ生成用ガス８に占める水素ガスの混合比率を０．３〜３ｖｏｌ％にすることを特徴とするものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
【００１２】
図２に本発明のプラズマ処理装置Ａの一例を示す。このプラズマ処理装置Ａは、反応管７の外側に複数個（一対）の電極９、１０を上下に対向させて配置することによって形成されており、電極９、１０の間に対応する位置において反応管７内には放電空間２１が形成されている。また、電極９、１０はインピーダンス整合回路（図示省略）を介して電源１１と電気的に接続されている。尚、電極９、１０はそれぞれ一個ずつ以上あれば何個あっても良い。そして、本発明のプラズマ処理装置Ａは反応管７からプラズマ１３を吹き出す吹き出し型のプラズマ処理装置Ａである。
【００１３】
反応管７は高融点の誘電体材料（絶縁材料）で扁平形状の略角筒状に形成されるものである。反応管７を構成する誘電体材料の誘電率は放電空間２１におけるプラズマの低温化の重要な要素であって、具体的には誘電体材料として石英、アルミナ、イットリア部分安定化ジルコニウムなどのガラス質材料やセラミック材料などを例示することができる。また、反応管７の上面はガス導入口５１として略全面に亘って開放されていると共に反応管７の下面は吹き出し口１２として略全面に亘って開放されている。従って、この吹き出し口１２は反応管７の幅広方向と平行方向に長くて幅の狭いスリット形状に形成されており、これにより、吹き出し口１２を小さい孔（スポット形状）に形成する場合に比べて、広い面積を一度に処理することができるものである。上記の吹き出し口１２及びガス導入口５１は反応管７内の放電空間２１と連通して形成されている。尚、反応管７は円筒状に形成しても良い。
【００１４】
電極９、１０は、例えば、銅、アルミニウム、真鍮、耐食性の高いステンレス鋼（ＳＵＳ３０４など）などの導電性の金属材料で形成することができる。また、電極９、１０はリング状（環状）に形成されているが、その内周形状は反応管７の外周形状に合致するように形成されている。そして、電極９、１０の内側に反応管７を挿着することによって、反応管７の外周に電極９、１０を取り付けることができる。この時、各電極９、１０の内周面は反応管７の外周面に全周に亘って接触させるものであり、これにより、電極９、１０を反応管７の外周面に全周に亘って接触させない場合に比べて、電極９、１０と反応管７の接触面積が大きくなって接触性を向上させることができ、電極９、１０間に電圧を印加した際に放電空間２１に放電が発生しやすくなってプラズマ１３の生成効率を高めることができるものである。また、反応管７の外側に電極９、１０を設けることによって、電極９、１０がプラズマ１３によるスパッタリングや腐食作用を受けないようにすることができ、電極９、１０のスパッタリングにより生じる汚染物質で実装基板１５や半導体チップ１４やバンプ１６が汚染されないようにすることができると共に電極９、１０の長寿命化を図ることができるものである。尚、電極９、１０の間隔はプラズマを安定に生成するために３〜２０ｍｍに設定するのが好ましい。
【００１５】
電源１１としては、高周波電圧またはパルス電圧を発生し、且つ放電空間２１でプラズマ１３を連続的に生成するのに必要な電圧を電極９、１０間に印加することができるものを用いる。高周波電圧は休止時間（電圧が一定で定常状態になっている時間）が無いかほとんど無い電圧波形（例えば、正弦波）を有するものであり、パルス電圧は休止時間のある電圧波形を有するものである。また、放電空間２１でプラズマ１３を連続的に生成するのに必要な電圧は反応管７の厚みや放電空間２１の大きさ等によって異なるので適宜設定すればよいが、例えば、０．５〜５ｋＶに設定することができる。
【００１６】
電極９、１０間に印加する電圧として高周波電圧を用いると、電源１１として用いる電源装置の構造を簡素化することができると共に電極９、１０間に印加する電圧の周波数や放電空間２１に供給する電力の大きさ等を容易に調整することができるので好ましい。また、電極９、１０間に印加する電圧としてパルス電圧を用いると、電源１１として用いる電源装置の構造が複雑化するものの、電界による荷電粒子の加速が無い時間があるので、荷電粒子が放電空間２１に滞在する時間が長くなり、放電空間２１における放電が容易に起こりやすくなって放電効率が上がりプラズマ１３を容易に生成することができるので好ましい。特に、Ｈｅを放電空間２１に導入しない場合は、Ｈｅを放電空間２１に導入する場合よりも絶縁破壊電圧が高くなり、放電が発生しにくくなるので、パルス電圧を用いるのが好ましい。
【００１７】
プラズマ生成用ガス（図２に矢印で示す）８としては希ガスと酸素ガスあるいは希ガスと水素ガスの混合ガスを用いる。希ガスと酸素ガスの混合ガスを用いた場合は有機物の除去をおこなうことができ、希ガスと水素ガスの混合ガスを用いた場合は有機物の除去と酸化物（膜）を還元することにより酸化物の除去をおこなうことができるものである。そして、このようにプラズマ生成用ガス８に酸素ガスあるいは水素ガスを含有させると、プラズマ１３中の電子を酸素ガスあるいは水素ガスが吸着して自ら負イオンとなり、プラズマ１３中の電子密度を下げる作用をするものである。一般的に、電子の方がイオンに比べると移動度が大きくまた寿命もイオンより長いので、本発明のようにジェット状のプラズマ（プラズマジェット）を吹き出してプラズマ処理を行う場合においては、チャージアップダメージは電子によって主に引き起こされることが確認されている。
【００１８】
そこで、本発明では酸素ガスあるいは水素ガスをプラズマ生成用ガス８に加えることによって、電子が実装基板１５や半導体チップ１４やバンプ１６に到達するまでに酸素ガスや水素ガスで吸着して消滅させることができるようにしたものであり、これにより、電子による半導体チップ１４へのチャージアップを少なくすることができるものである。また、酸素や水素の負イオンは実装基板１５や半導体チップ１４やバンプ１６に到達するまでに消滅するので、チャージアップに影響を及ぼさない。このように本発明ではチャージアップの原因である半導体チップ１４に到達する電子を減らすことができるので、半導体チップ１４をバンプ１６により実装基板１５に接合した後にプラズマ処理した場合でも、半導体チップ１４にチャージアップダメージの発生を抑えて半導体チップ１４の特性不良を低減できるものである。
【００１９】
ここで、チャージアップダメージを説明する。図３は半導体チップ１４の断面図であって、シリコン単結晶基板１上に形成されたゲート電極２の概略図である。チャージアップは、プラズマ中の荷電粒子３が半導体チップ１４のゲート電極２と電気的に接続された配線６に注入され、配線６とゲート電極２を介してゲート酸化膜５に蓄積されることで起こる現象である。配線６上には半導体チップ１４の表面を保護するためにパッシベーション膜４が形成されているが、配線６のバンプ１６が形成される部分であるボンディング部２０に対応する位置にはパッシベーション膜４が形成されておらず、クリーニングなどのプラズマ処理時にはこのボンディング部２０が直接プラズマに曝されることになって、ボンディング部２０がプラズマ中の荷電粒子３を拾うアンテナの役割を果たすのである。
【００２０】
そして、上記のチャージアップ現象が過度に進むと、やがてゲート酸化膜５の物理特性に影響を及ぼす。具体的には、ゲート酸化膜５の物理特性が変化した結果、ＭＯＳＦＥＴ（電解効果トランジスタ）の場合にはｇｍ（コンダクタンス）やＶｔｈ（スレッシュホルド電圧）などが変動する。これがチャージアップダメージと呼ばれる現象である。
【００２１】
プラズマ生成用ガス８として希ガスと酸素ガスの混合ガスを用いる場合は、反応管７に導入されるプラズマ生成用ガス８の全体（希ガスと酸素ガスの合計量）に占める酸素ガスの混合比率（プラズマ生成用ガス８中の酸素濃度）は２〜５ｖｏｌ％に設定するのが好ましい。また、プラズマ生成用ガス８として希ガスと水素ガスの混合ガスを用いる場合は、反応管７に導入されるプラズマ生成用ガス８の全体（希ガスと水素ガスの合計量）に占める水素ガスの混合比率（プラズマ生成用ガス８中の水素濃度）は０．３〜３ｖｏｌ％に設定するのが好ましい。
【００２２】
プラズマ生成用ガス８に占める酸素ガスの混合比率が２ｖｏｌ％未満であったり、プラズマ生成用ガス８に占める水素ガスの混合比率が０．３ｖｏｌ％未満であったりすると、酸素ガスや水素ガスによる電子の吸着効果が低くなってチャージアップダメージを低減させることができない恐れがあり、プラズマ生成用ガスに占める酸素ガスの混合比率が５ｖｏｌ％を超えたり、プラズマ生成用ガス８に占める水素ガスの混合比率が３ｖｏｌ％を超えたりすると、酸素ガスや水素ガスによる電子の吸着効果が高くなり過ぎて、酸素や水素のマイナスイオンと希ガス（ＡｒやＨｅ）のプラスイオンとの衝突によるイオンの消滅や放電空間２１内における電子密度の低下が生じて放電効率が低下し、プラズマ１３による有機物や酸化物等の除去（クリーニング）の効果が低下する恐れがある。
【００２３】
プラズマ生成用ガス８の希ガスとしてはＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどをそれぞれ単独で用いたり複数種を併用したりすることができるが、安価なＡｒのみを用いるのがコスト面で好ましい。電極９、１０間に印加する電圧がパルス電圧の場合は放電効率が高いので、プラズマ生成用ガス８の希ガスとしてＡｒのみを用いてもよい（もちろんＨｅを併用しても良い）。しかしながら、電極９、１０間に印加する電圧が高周波電圧の場合は放電効率がパルス電圧に比べて高くないので、プラズマ生成用ガス８の希ガスとしてＨｅとＡｒを併用するのが好ましい。このようにプラズマ生成用ガス８の希ガスとしてＨｅとＡｒを併用すると、Ｈｅにより放電空間２１における絶縁破壊電圧が低くなってそれだけ放電効率を高くすることができてプラズマ１３を容易に生成することができ、プラズマ１３の生成効率が高まって有機物等の除去の性能を向上させることができるものである。
【００２４】
プラズマ生成用ガス８の希ガスとしてＨｅとＡｒを併用する場合は、プラズマ生成用ガス８に占めるＨｅの混合比率を３０ｖｏｌ％以下にするのが好ましい。プラズマ生成用ガス８に占めるＨｅの混合比率が３０ｖｏｌ％を超えるとコストアップにつながる恐れがあり、しかも、Ｈｅの方がＡｒよりも原子量が小さいためにガス全体としての平均原子量が小さくなるものであり、よって、吹き出し口１２から吹き出されるプラズマ１３の半導体チップ１４や実装基板１５やバンプ１６への到達速度が低下して、半導体チップ１４や実装基板１５やバンプ１６にプラズマ１３が到達する前に、クリーニングを行う活性種が死滅する割合が大きくなってクリーニング性能が低下する恐れがある。従って、プラズマ生成用ガス８に占めるＨｅの混合比率を３０ｖｏｌ％以下にするのが好ましいが、放電効率を向上させるためにプラズマ生成用ガス８に占めるＨｅの混合比率は１０ｖｏｌ％以上にするのが好ましい。
【００２５】
また、上記のようにプラズマ生成用ガス８の希ガスとしてＡｒのみを用いる場合は、Ａｒの方がＨｅよりも原子量が大きいために、Ｈｅと併用した場合に比べて、ガス全体としての平均原子量が大きくなるものであり、よって、吹き出し口１２から吹き出されるプラズマ１３の半導体チップ１４や実装基板１５やバンプ１６への到達速度が向上して、半導体チップ１４や実装基板１５やバンプ１６にプラズマ１３が到達する前に、クリーニングを行う活性種が死滅する割合が小さくなってクリーニング性能を高くすることができる。
【００２６】
以下に、上記のプラズマ処理装置Ａを用いた本発明のフリップチップ実装方法について説明する。まず、図１（ａ）に示すように、半導体チップ１４の表面に露出するボンディング部（電極）２０にスタッドバンプ等のバンプ１６を形成する。バンプ１６は既知の各種材料を用いて任意の方法で形成することができるが、例えば、キャピラリ３１から金ワイヤ３２の先端を導出すると共にこの金ワイヤ３２の先端をアーク放電等によりボール状に形成し、このボール状の金ワイヤ３２の先端をボンディング部２０に熱圧着することによって、金スタッドバンプであるバンプ１６を形成することができる。尚、バンプ１６は後述の実装基板１５の電極１９の表面に形成しても良い。
【００２７】
次に、図１（ｂ）に示すように、上記のバンプ１６の表面に銀ペーストなどの既知の導電性ペースト１７を塗布する。次に、図１（ｃ）に示すように、電子回路基板等で形成される実装基板１５に上側から半導体チップ１４を近づけて載置し、実装基板１５の表面に形成された複数の電極１９と各電極１９に対応する所定のバンプ１６及び導電性ペースト１７とを接触させるようにする。次に、導電性ペースト１７に熱を加えるなどして導電性ペースト１７を硬化させることによって、半導体チップ１４のボンディング部２０と実装基板１５の電極１９とを電気的に接続すると共に半導体チップ１４と実装基板１５をバンプ１６及び硬化した導電性ペースト１７により接合する。
【００２８】
このように半導体チップ１４と実装基板１５を接合した後、上記のプラズマ処理装置Ａを用いて有機物等の除去（クリーニング）を行う。この有機物等の除去は次のようにして行う。まず、ガス導入口５１から反応管７内にプラズマ生成用ガス８を導入すると共にプラズマ生成用ガス８を反応管７内で上から下に向かって流して放電空間２１に導入する。次に、電源１１により電極９、１０間に高周波電圧またはパルス電圧を印加することによって、反応管７内の放電空間２１に高周波電界またはパルス電界を印加して発生させ、この高周波電界またはパルス電界により大気圧近傍の圧力下（９３．３〜１０６．７ｋＰａ（７００〜８００Ｔｏｒｒ））で放電空間２１にグロー状の放電を発生させる。この後、グロー状の放電でプラズマ生成用ガス８がプラズマ化されてプラズマ活性種を含むプラズマ１３が放電空間２１で連続的に生成される。
【００２９】
そして、反応管７の吹き出し口１２の下側に半導体チップ１４を接合した実装基板１５を配置し、上記のようにして生成されたプラズマ１３を吹き出し口１２から下方に向かってジェット状に連続的に流出させ、図１（ｅ）及び図２に示すように、プラズマ１３を半導体チップ１４を接合した実装基板１５に上側から吹き付けて供給することによって、プラズマ１３中に生成されたラジカル等の活性種のスパッタリングにより半導体チップ１４の表面と実装基板１５の表面とバンプ１６（硬化した導電性ペースト１７も含む）の表面に付着した有機物や酸化膜等を除去してクリーニングする。
【００３０】
この時、半導体チップ１４を接合した実装基板１５に上側から吹き付けて供給されたプラズマ１３は、半導体チップ１４の下側に回り込んで実装基板１５の面方向に沿って進んで半導体チップ１４と実装基板１５の間の間隙３０に側方から侵入するものであり、これにより、半導体チップ１４と実装基板１５の対向する表面（半導体チップ１４の下面と実装基板１５の上面）及びバンプ１６（硬化した導電性ペースト１７も含む）の表面にプラズマ１３が達してクリーニングすることができるものである。尚、プラズマ１３を吹き出し口１２から吹き出しながら吹き出し口１２の下側において半導体チップ１４を接合した複数個の実装基板１５を連続的に搬送することによって、インラインで連続的にクリーニングすることができる。
【００３１】
上記のようにクリーニングを行うにあたって、電源１１により電極９、１０間に印加される高周波電圧あるいはパルス電圧の周波数は１ｋＨｚ〜２００ＭＨｚに設定するのが好ましい。高周波電圧あるいはパルス電圧の周波数が１ｋＨｚ未満であれば、放電空間２１での放電を安定化させることができなくなり、プラズマ処理を効率よく行うことができなくなる恐れがある。また、高周波電圧あるいはパルス電圧の周波数が２００ＭＨｚを超えると、放電空間２１でのプラズマの温度上昇が著しくなり、反応管７や電極９、１０の寿命が短くなる恐れがあり、しかも、電子回路基板１５や半導体チップ１４が熱的損傷を受けたり、プラズマ処理装置が複雑化及び大型化する恐れがある。
【００３２】
また、放電空間２１に供給される（印加される）電力の密度は２０〜３５００Ｗ／ｃｍ3に設定するのが好ましい。放電空間２１に供給される電力の密度が２０Ｗ／ｃｍ3未満であれば、放電空間２１でプラズマ１３を充分に発生させることができなくなり、逆に、放電空間２１に供給される電力の密度が３５００Ｗ／ｃｍ3を超えると、放電空間２１で安定した放電を得ることができなくなる恐れがある。尚、電力の密度（Ｗ／ｃｍ3）は（放電空間２１に供給される電力／放電空間２１の体積）で定義される。
【００３３】
上記のようにしてクリーニングを行った後、アンダーフィルを行う。半導体チップ１４と実装基板１５の間隙３０に注入するアンダーフィル材３３としては液状樹脂や液状樹脂組成物など、アンダーフィル用の既知の樹脂あるいは樹脂組成物を用いることができ、例えば、エポキシ樹脂に炭酸カルシウムなどの充填材を配合したエポキシ樹脂組成物を用いることができる。また、アンダーフィル材３３の注入方法も任意であって、例えば、図１（ｆ）に示すように、間隙３０の側面開口にノズル３５を近づけてこのノズル３５からアンダーフィル材３３を吹き出して間隙３０に注入することができる。そして、この後、間隙３０に注入したアンダーフィル材３３を加熱などして硬化させることによって、図１（ｇ）に示すような半導体パッケージを形成することができる。
【００３４】
上記のような本発明のフリップチップ実装方法では、実装基板１５と半導体チップ１４の間に形成される間隙３０を挟んで対向する半導体チップ１４の表面と実装基板１５の表面及びこの間隙３０に存在するバンプ１６の表面に付着した有機物等を除去し、この後、アンダーフィルを行うので、アンダーフィル材３３の流れを阻害したりアンダーフィル材３３の密着を阻害したりする有機物等の汚れをプラズマ処理により除去することによって、間隙３０においてアンダーフィル材３３が流れやすくなってアンダーフィル材３３の未注入部分が生じないようにすることができると共に半導体チップ１４の表面や実装基板１５の表面やバンプ１６の表面に対するアンダーフィル材３３の密着性を高くすることができるものであり、これにより、アンダーフィル材３３によるバンプ１６の補強効果や間隙３０の密閉性を高くすることができるものである。従って、半導体チップ１４と実装基板１５の接合強度が高くて耐湿性に優れる半導体パッケージを形成することができるものである。
【００３５】
また、本発明ではプラズマ処理装置Ａから吹き出されるプラズマ１３を半導体チップ１４を接合した実装基板１５に吹き付けて供給するので、吹き付けによる圧力でプラズマ１３を狭い間隙３０の中心付近にまで侵入させることができ、間隙３０の全体に亘って半導体チップ１４の表面や実装基板１５の表面やバンプ１６の表面に対するクリーニングを均一におこなうことができるものである。また、半導体チップ１４と実装基板１５をバンプ１６により接合した後、プラズマ１３によるクリーニングを行うので、半導体チップ１４と実装基板１５の両方のクリーニングを一度におこなうことができ、半導体チップ１４と実装基板１５とを個別にクリーニングするのに比べて、効率よくクリーニングをおこなうことができるものであり、しかも、クリーニングとアンダーフィルの間隔を短くすることができ、クリーニング後に再度汚れが付着しにくくすることができるものである。
【００３６】
【実施例】
以下本発明を実施例によって具体的に説明する。
【００３７】
（実施例１）
図１に示す構造のプラズマ処理装置Ａを形成した。反応管７は石英ガラスで形成した。また、上側の電極９と下側の電極１０は銅製のものを用い、電極９が高圧電極に、電極１０が低圧（接地）電極となるように電源１１と電気的に接続した。プラズマ生成用ガス８はＨｅとＡｒと酸素ガス（Ｏ2）の混合ガスを用いた。この時、Ｈｅの流量は２リットル／分、Ａｒの流量は１０リットル／分、酸素ガスの流量は０．４リットル／分として反応管７に導入し、プラズマ生成用ガス８に占める酸素ガスの混合比率を約３．２ｖｏｌ％とした。
【００３８】
そして、大気圧下で周波数が１３．５６ＭＨｚ、７００Ｗの電力を電極９、１０間（放電空間２１）に供給して電極９、１０間に高周波電圧（正弦波の波形）を印加することにより、反応管７内の放電空間２１でグロー状の放電を発生させると共にこの放電により放電空間２１にプラズマ１３を生成し、このプラズマ１３を吹き出し口１２からジェット状に吹き出すように形成した。
【００３９】
（実施例２）
プラズマ生成用ガス８としてＨｅとＡｒと水素ガス（Ｈ2）の混合ガスを用いた。この時、Ｈｅの流量は０．２９リットル／分、Ａｒの流量は１．４６リットル／分、水素ガスの流量は０．０１７リットル／分として反応管７に導入し、プラズマ生成用ガス８に占める水素ガスの混合比率を約１．０ｖｏｌ％とした。また、電極９、１０間（放電空間２１）に供給する電力を１００Ｗとした。
【００４０】
これら以外は実施例１と同様にした。
【００４１】
（実施例３）
酸素ガスの流量を０．１２リットル／分とし、プラズマ生成用ガス８に占める酸素ガスの混合比率を１．０ｖｏｌ％とした以外は、実施例１と同様にした。
【００４２】
（実施例４）
水素ガスの流量を０．００４リットル／分とし、プラズマ生成用ガス８に占める水素ガスの混合比率を約０．２２ｖｏｌ％とした以外は、実施例２と同様にした。
【００４３】
そして、上記の実施例１〜４のプラズマ処理装置Ａを用いてＱｂｄ評価を行った。このＱｂｄ評価は、Ｑｂｄ評価用の被処理物としてガラス基材エポキシ樹脂基板である基板にＭＯＳＦＥＴのゲート酸化膜を形成したものを用い、この被処理物にプラズマを５秒間供給してプラズマ処理を行った後、ゲート酸化膜の寿命を測定し、チャージアップダメージによるダメージをプラズマ処理前後でのゲート酸化膜の寿命の差により評価した。結果を図４、５に示す。
【００４４】
図４、５から明らかなように、実施例１、２ではプラズマ処理前（未処理）のものに比べて、ゲート酸化膜の寿命の低下がほどんどなく、チャージアップダメージによるダメージが緩和されているのに対して、実施例３、４ではプラズマ処理前（未処理）のものに比べて、ゲート酸化膜の寿命が低下していて、チャージアップダメージによるダメージが発生しやすかった。
【００４５】
上記の実施例１〜４のプラズマ処理装置Ａを用いてクリーニング性能評価を行った。このクリーニング性能評価は、クリーニング性能評価用の被処理物５０としてウェハ２６の表面にネガタイプのレジスト２７を塗布したものを用い、図６に示すように、この被処理物５０にプラズマ１３を１秒間供給してプラズマ処理を行った後、レジスト２７の膜厚を測定した。尚、このクリーニング性能評価はレジスト２７を半導体チップ１４の表面や実装基板１５の表面やバンプ１６の表面に付着した有機成分のモデルとして想定している。結果を図７に示す。
【００４６】
図７から明らかなように、実施例１〜４では、プラズマ処理によりレジスト２７が除去（エッチング）されることで、プラズマ処理前よりもレジスト２７の膜厚を大幅に薄くすることができ、有機物の汚れのクリーニングをおこなうのに十分な性能を有することが確認された。
【００４７】
そして、実施例１〜４のプラズマ処理装置Ａを用いて、図１（ａ）〜（ｇ）に示す工程にしたがって半導体パッケージを製造した結果、間隙３０においてアンダーフィル材３３の未注入部分が生じず、且つ半導体チップ１４の表面や実装基板１５の表面やバンプ１６の表面に対するアンダーフィル材３３の密着性が高くなって、アンダーフィル材３３によるバンプ１６の補強効果や間隙３０の密閉性を高くすることができた。
【００４８】
【発明の効果】
上記のように本発明の請求項１、２の発明は、半導体チップと実装基板をバンプにより接合した後、プラズマ処理装置から吹き出されるプラズマを半導体チップと実装基板の間隙に供給することによって半導体チップの表面と実装基板の表面とバンプの表面を洗浄し、この後、アンダーフィルを行うので、アンダーフィルの際に間隙に注入するアンダーフィル材の流れを阻害したりアンダーフィル材の密着を阻害したりする有機物等の汚れをプラズマ処理により除去することによって、間隙においてアンダーフィル材が流れやすくなってアンダーフィル材の未注入部分が生じないようにすることができると共に半導体チップの表面や実装基板の表面やバンプの表面に対するアンダーフィル材の密着性を高くすることができ、バンプの補強効果や間隙の密閉性を高くすることができるものである。
【００４９】
また本発明の請求項１、２の発明は、上記フリップチップ実装方法において、筒状の反応管の片側を吹き出し口として開放し、反応管の外側に複数個の電極を配設し、希ガスを含むプラズマ生成用ガスを反応管に導入すると共に電極間に電圧を印加することによって大気圧近傍の圧力下で反応管内に放電を発生させ、この放電により反応管内に生成されたプラズマを吹き出し口から吹き出すので、吹き付けによる圧力でプラズマを狭い間隙の中心付近にまで侵入させることができ、間隙の全体に亘って半導体チップの表面や実装基板の表面やバンプの表面に対するクリーニングを均一におこなうことができるものである。
【００５０】
また本発明の請求項１の発明は、プラズマ生成用ガスを希ガスと酸素ガスの混合ガスとし、プラズマ生成用ガスに占める酸素ガスの混合比率を２〜５ｖｏｌ％にするので、プラズマ中に生じる電子を酸素ガスで吸着して消滅させることができ、プラズマ処理時に半導体チップに加わる電子によるチャージアップを少なくすることができて半導体チップのチャージアップダメージを低減することができるものである。
【００５１】
また本発明の請求項２の発明は、プラズマ生成用ガスを希ガスと水素ガスの混合ガスとし、プラズマ生成用ガスに占める水素ガスの混合比率を０．３〜３ｖｏｌ％にするので、プラズマ中に生じる電子を水素ガスで吸着して消滅させることができ、プラズマ処理時に半導体チップに加わる電子によるチャージアップを少なくすることができて半導体チップのチャージアップダメージを低減することができるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例を示す（ａ）〜（ｇ）は概略の正面図である。
【図２】同上のプラズマ処理装置の一例を示す斜視図である。
【図３】チャージアップを説明する説明図である。
【図４】同上の実施例１、３のＱｂｄ評価を示すグラフである。
【図５】同上の実施例２、４のＱｂｄ評価を示すグラフである。
【図６】同上のクリーニング性能評価の実験を示す斜視図である。
【図７】同上の実施例１〜４のクリーニング性能を示すグラフである。
【符号の説明】
７ 反応管
８ プラズマ生成用ガス
９ 電極
１０ 電極
１２ 吹き出し口
１３ プラズマ
１４ 半導体チップ
１５ 実装基板
１６ バンプ

Claims (2)

  1. 筒状の反応管の片側を吹き出し口として開放し、反応管の外側に複数個の電極を配設し、希ガスを含むプラズマ生成用ガスを反応管に導入すると共に電極間に電圧を印加することによって大気圧近傍の圧力下で反応管内に放電を発生させ、この放電により反応管内にプラズマを生成し、半導体チップと実装基板をバンプにより接合した後、上記反応管の吹き出し口から吹き出されるプラズマを半導体チップと実装基板の間隙に供給することによって半導体チップの表面と実装基板の表面とバンプの表面を洗浄し、この後、アンダーフィルを行うフリップチップ実装方法において、プラズマ生成用ガスを希ガスと酸素ガスの混合ガスとし、プラズマ生成用ガスに占める酸素ガスの混合比率を２〜５ｖｏｌ％にすることを特徴とするフリップチップ実装方法。
  2. 筒状の反応管の片側を吹き出し口として開放し、反応管の外側に複数個の電極を配設し、希ガスを含むプラズマ生成用ガスを反応管に導入すると共に電極間に電圧を印加することによって大気圧近傍の圧力下で反応管内に放電を発生させ、この放電により反応管内にプラズマを生成し、半導体チップと実装基板をバンプにより接合した後、上記反応管の吹き出し口から吹き出されるプラズマを半導体チップと実装基板の間隙に供給することによって半導体チップの表面と実装基板の表面とバンプの表面を洗浄し、この後、アンダーフィルを行うフリップチップ実装方法において、プラズマ生成用ガスを希ガスと水素ガスの混合ガスとし、プラズマ生成用ガスに占める水素ガスの混合比率を０．３〜３ｖｏｌ％にすることを特徴とするフリップチップ実装方法。
JP2000293044A 2000-09-26 2000-09-26 フリップチップ実装方法 Expired - Lifetime JP3937711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000293044A JP3937711B2 (ja) 2000-09-26 2000-09-26 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000293044A JP3937711B2 (ja) 2000-09-26 2000-09-26 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2002110735A JP2002110735A (ja) 2002-04-12
JP3937711B2 true JP3937711B2 (ja) 2007-06-27

Family

ID=18775888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000293044A Expired - Lifetime JP3937711B2 (ja) 2000-09-26 2000-09-26 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP3937711B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008252132A (ja) * 2004-09-15 2008-10-16 Seiko Epson Corp 半導体装置の実装方法
JP4700438B2 (ja) * 2005-08-22 2011-06-15 ナミックス株式会社 半導体装置の製造方法
CN114823970B (zh) * 2022-03-25 2023-06-20 昆明物理研究所 一种增加光刻胶在超晶格红外焦平面芯片上附着性的方法

Also Published As

Publication number Publication date
JP2002110735A (ja) 2002-04-12

Similar Documents

Publication Publication Date Title
JP3057065B2 (ja) プラズマ処理装置及びプラズマ処理方法
US20100159645A1 (en) Semiconductor apparatus and process of production thereof
JP2002110613A (ja) プラズマ洗浄装置及びプラズマ洗浄方法
JP3147137B2 (ja) 表面処理方法及びその装置、半導体装置の製造方法及びその装置、並びに液晶ディスプレイの製造方法
JP3312377B2 (ja) ろう材による接合方法及び装置
US6320155B1 (en) Plasma enhanced wire bonder
WO1994022628A1 (en) Combining method and apparatus using solder
JP2000200697A (ja) プラズマ処理装置及びプラズマ処理方法
KR100365898B1 (ko) 플라즈마 처리장치 및 처리방법
US10399170B2 (en) Die attachment apparatus and method utilizing activated forming gas
KR101912578B1 (ko) 반도체 디바이스 패키징을 위한 패시베이션 층
JP2002001253A (ja) プラズマ洗浄装置及びプラズマ洗浄方法並びに半田付けシステム及び半田付け方法
JP2000340599A (ja) ワイヤボンディング装置及び該ワイヤボンディング装置によるワイヤボンディング方法
JP3937711B2 (ja) フリップチップ実装方法
JP2007142297A (ja) パッケージ部品の製造方法
JP4702157B2 (ja) Ｉｃ部品実装方法とダイボンディング装置
US6418941B1 (en) Method of and apparatus for plasma cleaning of chip-mounted board
JP3835432B2 (ja) 半導体装置の製造方法及びその製造装置
JP4130706B2 (ja) バンプ製造方法および半導体装置の製造方法
JP2001023968A (ja) プラズマ処理装置及びプラズマ洗浄方法
JP2002110639A (ja) プラズマ処理装置及びプラズマ処理方法
JP2002118128A (ja) 電子部品製造方法および電子部品
JP3427702B2 (ja) 電子部品のプラズマ処理装置
Abarro et al. Batch Microwave Plasma Cleaning for Robustification of Automotive Devices an Alternative to Strip-Type Radiofrequency Plasma
JP2009231680A (ja) 基板の表面処理方法および表面処理装置ならびに半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

R151 Written notification of patent or utility model registration

Ref document number: 3937711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250