JPWO2006093191A1 - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JPWO2006093191A1
JPWO2006093191A1 JP2007505982A JP2007505982A JPWO2006093191A1 JP WO2006093191 A1 JPWO2006093191 A1 JP WO2006093191A1 JP 2007505982 A JP2007505982 A JP 2007505982A JP 2007505982 A JP2007505982 A JP 2007505982A JP WO2006093191 A1 JPWO2006093191 A1 JP WO2006093191A1
Authority
JP
Japan
Prior art keywords
layer
semiconductor package
semiconductor
oxide
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007505982A
Other languages
English (en)
Other versions
JP4921354B2 (ja
Inventor
田中　大介
大介 田中
山道　新太郎
新太郎 山道
秀哉 村井
秀哉 村井
下戸　直典
直典 下戸
中野　嘉一郎
嘉一郎 中野
前田　勝美
勝美 前田
菊池　克
克 菊池
栗田　洋一郎
洋一郎 栗田
康志 副島
康志 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to JP2007505982A priority Critical patent/JP4921354B2/ja
Publication of JPWO2006093191A1 publication Critical patent/JPWO2006093191A1/ja
Application granted granted Critical
Publication of JP4921354B2 publication Critical patent/JP4921354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Abstract

基板上に、酸化物層及び金又は白金族金属からなる金属層をこの順に形成する。また、金属層上に、配線層、絶縁層、ビア、及び電極を備えた配線体を形成する。そして、配線体の電極に、半導体素子をはんだボールを介してフリップチップ接続し、半導体素子と配線体との間に、アンダーフィルを充填する。その後、半導体素子及び配線体における半導体素子が搭載されている面を覆うように、封止樹脂層を形成し、半導体パッケージとする。これにより、半導体パッケージの高密度化、微細化及び薄型化を実現することができる。

Description

本発明は、配線層上に１又は複数個の半導体素子が搭載された半導体パッケージ及びその製造方法に関する。
近時、半導体デバイスの高速化及び高集積化に伴い、従来よりも端子数が増加し、また、端子間の間隔が狭ピッチ化している。このため、これら半導体素子を搭載する実装用配線基板においても、更なる高密度化及び微細化が求められている。現在、一般に使用されている実装用基板としては、例えば、セラミックス基板、ビルドアップ基板及びテープ基板等がある。
セラミックス基板は、アルミナ等からなる絶縁性基板と、この絶縁性基板上に形成されたタングステン（Ｗ）及びモリブデン（Ｍｏ）等の高融点金属材料からなる配線導体とにより構成されており（例えば、特許文献１参照。）、特許文献１には、窒化アルミニウムからなる絶縁層と配線層とが交互に積層されたセラミックス多層基板を使用した半導体用パッケージが開示されている。
また、ビルドアップ基板は、プリント基板の両面に樹脂からなる絶縁層を形成し、この絶縁層上にエッチング法及びめっき法により銅配線による微細な回路を形成して多層化したものであり、表面側の回路と裏面側の回路とはスルーホール等を介して接続されている（例えば、特許文献２及び３参照。）。例えば、特許文献２には、ビルドアップ基板の表面上に半導体素子が搭載され、半導体素子及びこの半導体素子と基板表面側に形成された配線とを接続するボンディングワイヤーがモールド樹脂により封止されたＢＧＡ（Ball Grid Array）パッケージが記載されている。このＢＧＡパッケージにおいては、ビルドアップ基板の裏面側に形成された配線には、はんだバンプが接続されている。また、特許文献３には、銅又はアルミニウムからなり所定のパターンが形成されたメタルベースの一方の面上にポリイミド等からなる絶縁層が設けられ、この絶縁層上に配線パターンが形成されたビルドアップ基板を使用した半導体装置用パッケージが開示されている。この半導体装置用パッケージにおいては、配線パターンに半導体チップが接続されると共にメタルベースパターンにはんだバンプが接続され、半導体素子及び配線パターンが金属製又は樹脂製のキャップにより封止されている。
更に、テープ基板は、ポリイミド等からなる絶縁性フィルム上に銅等からなる配線を形成したものであり（例えば、特許文献４参照。）、特許文献４には、ポリイミドフィルムの一方の面に銅からなる配線パターンを形成すると共に、他方の面に銅からなる額縁状補強部が形成され、更に、額縁状補強部の内側にポリイミドフィルム側からビアホールを設けたキャリアテープが開示されている。
更にまた、従来、支持基板上に配線層を形成し、半導体素子を搭載した後で支持基板を除去することにより、薄型化と半導体素子を搭載するまでの寸法安定性との両立を図った半導体装置及びその製造方法が提案されている（例えば、特許文献５乃至７参照。）。図８（ａ）乃至（ｃ）は特許文献５に記載の半導体装置の製造方法をその工程順に示す断面図である。例えば、特許文献５に記載の半導体装置１００を製造する際は、先ず、図８（ａ）に示すように、支持基板１０１上に配線層１０２を形成し、この配線層１０２上に半導体素子１０３及び１０４を実装する。その後、図８（ｂ）に示すように、支持基板１０１を配線層１０２から分離し、更に、図８（ｃ）に示すように、はんだバンプ１０５を介して、半導体素子１０３及び１０４が搭載された配線層１０２をパッケージ基板１０６に実装する。なお、特許文献５には、セラミックスとＣｕとの密着性が低いことを利用し、支持基板１０１として窒化アルミニウム等のセラミックス板を使用し、セラミックス板上にＣｕスパッタ膜を形成した後、このＣｕスパッタ膜上に配線層１０２を形成することにより、配線層１０２と支持基板１０１との分離を容易にする方法が開示されている。
また、特許文献６に記載の半導体装置の製造方法においては、シリコンからなる支持基板上に、シリコンとの密着性が低い樹脂層を形成し、この樹脂層上に配線層を形成している。更に、図９（ａ）及び（ｂ）は特許文献７に記載の半導体装置の製造方法をその工程順に示す断面図である。特許文献７に記載の半導体装置の製造方法においては、金属層又は窒化物層と酸化物層との密着性が低いことを利用している。具体的には、先ず、図９（ａ）に示すように、支持基板１１１上に金属層又は窒化物層１１２を形成し、この金属層又は窒化物層１１２上に酸化物層１１３及び絶縁層１１４をこの順に形成する。そして、絶縁層１１４上に配線層１１５を形成した後、図９（ｂ）に示すように、金属層又は窒化物層１１２と酸化物層１１３との界面で支持基板１１１と配線層１１５とを分離している。
特開平８−３３０４７４号公報 特開平１１−１７０５８号公報 特許第２６７９６８１号公報 特開２０００−５８７０１号公報 特開２００３−１４２６２４号公報 特開２００３−３４７４７０号公報 特開２００３−１７４１５３号公報
しかしながら、前述の従来の技術には以下に示す問題点がある。先ず、特許文献１に記載の半導体用パッケージのようにセラミックス基板を使用した場合、セラミックスは硬くて脆いため、製造工程及び搬送工程において基板に欠け及び割れ等の損傷が発生しやすく、歩留まりが低下するという問題点がある。また、セラミックス基板を使用する場合は、焼成前のグリーンシート上に配線を印刷し、各シートを積層して焼成させて製造されるが、この製造工程において、高温で焼成するため収縮が生じ、焼成後の基板に反り、変形及び寸法ばらつき等の形状不良が発生しやすい。このような形状不良の発生により、セラミックス基板は、高密度化された回路基板及びフリップチップ等の基板に要求される厳しい平坦度に対して、十分対応できない。即ち、セラミックス基板は、形状不良によって、回路の多ピン化、高密度化及び微細化が阻害されると共に、半導体素子の搭載部の平坦性が失われるため、半導体素子と基板との間の接続された部分にクラック及び剥がれ等が発生しやすく、半導体素子の信頼性を低下させるという問題点がある。
また、特許文献２及び３に記載の半導体パッケージのように、ビルドアップ基板を使用した場合、コア材として使用しているプリント基板とその表面上に形成される樹脂製の絶縁膜との熱膨張差に起因して、基板に反りが発生するという問題点がある。前述したように、基板の反りは、多ピン化している半導体素子を接続する際の障害となり、回路の高密度化及び微細化が阻害されると共に歩留まりが低下する。
更に、特許文献４に記載のキャリアテープ等のテープ基板を使用した場合、テープ基材の伸縮により、半導体素子を搭載する際の位置ずれが大きくなり、回路の高密度化対応が十分にできないという問題点がある。
更にまた、特許文献５に記載の半導体装置の製造方法のように、セラミックスとＣｕとの低密着性を利用して半導体パッケージの薄型化を図った場合、セラミックスの種類によっては、配線部分を製造する際に、セラミックス板中にＣｕが拡散し、これらの間の密着性が高くなり、最終的に安定した剥離が実現できないという問題点がある。また、工程中にＣｕスパッタ層が酸化されて、配線層を形成する際に剥離が発生し、安定して作製できないという問題点もある。
更にまた、特許文献６に記載の半導体装置の製造方法のように、シリコン基板と配線層との間に樹脂製の剥離層、特に特許文献６に例示されているポリイミド膜を形成した場合、この剥離層の熱処理を行う際に、シリコン基板と樹脂層との間に膨れ（浮き）が発生し、その上に配線層を作製することができないという問題点がある。
更にまた、特許文献７に記載の半導体装置の製造方法のように、金属層又は窒化物層と酸化物層との低密着性を利用して半導体パッケージの薄型化を図った場合、酸化物層の成膜温度が金属層又は窒化物層の成膜温度よりも高いため、金属層又は窒化物層と酸化物層との界面の密着が強くなり、剥がれにくくなるという問題点がある。また、剥離後に配線層側に残る酸化物層は脆いため、その後の工程においてクラックの起点となりやすく、安定して製造することができないという問題点もある。
本発明はかかる問題点に鑑みてなされたものであって、高密度化、微細化及び薄型化を実現することができる半導体パッケージ及びその製造方法を提供することを目的とする。
本願第１発明に係る半導体パッケージは、基板と、前記基板上に形成された酸化物層と、前記酸化物層上に形成され金、白金、パラジウム、ロジウム、ルテニウム、イリジウム及びオスミウムからなる群から選択された少なくとも１種の金属からなる金属層と、前記金属層上に形成され少なくとも１層の配線層を含む配線体と、前記配線体上に搭載された１又は複数の半導体素子と、を有することを特徴とする。
本発明においては、配線体を基板上に形成しているため、反り等の形状不良が少なく、良好な平坦性を実現でき、接続パッドの間隔が２０乃至５０μｍ程度の狭ピッチ化にも十分に対応することができる。その結果、配線体パターンの高密度化、微細化を実現することができると共に、半導体デバイスの良好な接続信頼性を確保でき、更には半導体パッケージとしての歩留まりも向上することができる。また、この半導体パッケージは、酸化物層及び金又は白金族金属からなる金属層を設けているため、この酸化物層と金属層との界面で安定して剥離することができ、従来のビルドアップ基板を用いた半導体パッケージより大幅に薄型化することができ、更に、その際基板は再利用することができるため、製造コストを大幅に削減することができる。なお、酸化物層と金属層とは適度の密着力をもっているため、応力を加えないと剥離せず、配線体形成工程及び半導体素子搭載工程を安定して行うことができる。
前記酸化物層と前記金属層との界面は、他の界面よりも密着力が低いことが好ましい。これにより、酸化物層と金属層との界面で、容易に剥離することができる。
また、前記酸化物層は、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ペロブスカイト型酸化物及びＢｉ系層状酸化物からなる群から選択された少なくとも１種の酸化物により形成されていてもよい。その場合、前記ペロブスカイト型酸化物は、例えば、ＢａｘＳｒ１−ｘＴｉＯ３（但し、０≦ｘ≦１）、ＰｂＺｒｘＴｉ１−ｘＯ３（但し、０≦ｘ≦１）及びＰｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３（但し、０≦ｘ≦１且つ０＜ｙ＜１）からなる群から選択された少なくとも１種の酸化物である。また、前記Ｂｉ系層状酸化物は、例えば、ＢａｘＳｒ１−ｘＢｉ２Ｔａ２Ｏ９（但し、０≦ｘ≦１）及びＢａｘＳｒ１−ｘＢｉ４Ｔｉ４Ｏ１５（但し、０≦ｘ≦１）からなる群から選択された少なくとも１種の酸化物である。
更に、前記基板は、半導体材料、金属、石英、セラミックス及び樹脂からなる群から選択された１種の材料により形成することができる。その場合、前記半導体材料は、例えば、シリコン、サファイア又はＧａＡｓである。
これらの半導体パッケージにおいて、前記配線体は、前記配線層の上層及び／又は下層に形成された絶縁層を有していてもよい。また、前記配線体は、更に、前記半導体素子が搭載されている面に形成され前記配線層と電気的に接続された電極を有し、前記半導体素子は、低融点金属、導電性樹脂及び金属含有樹脂からなる群から選択された１種の材料により、前記電極と電気的に接続されていてもよい。その場合、前記半導体素子をフリップチップ接続することができる。
更に、前記半導体素子及び前記配線体の前記半導体素子が搭載されている面を封止する封止樹脂層を有していてもよく、その場合、前記封止樹脂層の厚さは、前記半導体素子の厚さよりも厚いことが好ましい。また、前記封止樹脂層は、例えば、シリカフィラーを含むエポキシ樹脂により形成することができる。これにより、封止樹脂層形成時に樹脂が硬化することにより発生する応力により、酸化物層と金属層との界面で剥離を生じさせることができる。
本願第２発明に係る半導体パッケージの製造方法は、基板上に酸化物層を形成する工程と、前記酸化物層上に金、白金、パラジウム、ロジウム、ルテニウム、イリジウム及びオスミウムからなる群から選択された少なくとも１種の金属からなる金属層を形成する工程と、前記金属層上に少なくとも１層の配線層を含む配線体を形成する工程と、前記配線体上に１又は複数の半導体素子を搭載する工程と、を有することを特徴とする。
本発明においては、基板上に酸化物層を形成し、その上に金、白金、パラジウム、ロジウム、ルテニウム、イリジウム及びオスミウムからなる群から選択された少なくとも１種の金属からなる金属層を形成しているため、適度な応力を印加することにより剥離が生じる程度にすることができる。これにより、高密度で微細な配線体を安定して形成することができると共に、半導体素子を搭載した後、容易に基板を除去することができる。
この半導体パッケージの製造方法においては、更に、前記酸化物層と前記金属層との界面で剥離する工程を有していてもよい。これにより、容易に薄型化することができる。その場合、前記酸化物層と前記金属層との界面で剥離した後、前記金属層をパターニングすることにより、配線又は電極を形成することもできる。他の半導体素子及び電子部品を搭載することができ、半導体装置としての高機能化が実現できると共に、配線体が薄いため、両面に実装される半導体装置間の配線距離が短くなり、高速信号伝送及び広いバス幅を実現することができる。
また、前記剥離する工程は、前記半導体素子を搭載した後、前記半導体素子及び前記配線体の前記半導体素子が搭載されている面を覆うように封止樹脂層を形成することにより剥離してもよい。その場合、前記封止樹脂層の厚さは、前記半導体素子の厚さよりも厚くすることができ、また、前記封止樹脂層を、シリカフィラーを含むエポキシ樹脂により形成してもよい。
更に、前記酸化物層を、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ペロブスカイト型酸化物及びＢｉ系層状酸化物からなる群から選択された少なくとも１種の酸化物により形成することができ、その場合、前記ペロブスカイト型酸化物は、例えば、ＢａｘＳｒ１−ｘＴｉＯ３（但し、０≦ｘ≦１）、ＰｂＺｒｘＴｉ１−ｘＯ３（但し、０≦ｘ≦１）及びＰｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３（但し、０≦ｘ≦１且つ０＜ｙ＜１）からなる群から選択された少なくとも１種の酸化物であり、前記Ｂｉ系層状酸化物は、例えば、ＢａｘＳｒ１−ｘＢｉ２Ｔａ２Ｏ９（但し、０≦ｘ≦１）及びＢａｘＳｒ１−ｘＢｉ４Ｔｉ４Ｏ１５（但し、０≦ｘ≦１）からなる群から選択された少なくとも１種の酸化物である。
更にまた、前記基板は、半導体材料、金属、石英、セラミックス及び樹脂からなる群から選択された１種の材料により形成することができる。その場合、前記半導体材料は、例えば、シリコン、サファイア及びＧａＡｓからなる群から選択された１種の半導体材料である。
更にまた、低融点金属、導電性樹脂及び金属含有樹脂からなる群から選択された１種の材料により、前記半導体素子と、前記配線体に設けられ前記配線層と電気的に接続された電極とを相互に接続してもよい。その場合、前記半導体素子を、フリップチップ接続することができる。
本発明によれば、基板上に配線体を形成しているため、形状不良を発生させずに、高密度で微細な配線層を備えた配線体を形成することができると共に、基板と配線体との間に酸化物層と金又は白金族金属との積層膜を設けているため、配線体上に半導体素子を搭載した後、応力を印加することにより、酸化物層と金属層との界面で基板を剥離することができ、容易に薄型化することができる。
本発明の第１の実施形態の半導体パッケージの構造を示す断面図である。 （ａ）乃至（ｄ）は本発明の第１の実施形態の半導体パッケージの製造方法をその工程順に示す断面図である。 （ａ）及び（ｂ）は本発明の第１の実施形態の半導体パッケージの製造方法をその工程順に示す断面図であり、（ａ）は図２（ｄ）の次の工程を示す。 本発明の第２の実施形態の半導体パッケージの構造を示す断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態の半導体パッケージの製造方法をその工程順に示す断面図である。 本発明の第２の実施形態の第１変形例の半導体パッケージの構造を示す断面図である。 本発明の第２の実施形態の第２変形例の半導体パッケージの構造を示す断面図である。 （ａ）乃至（ｃ）は特許文献５に記載の半導体装置の製造方法をその工程順に示す断面図である。 （ａ）及び（ｂ）は特許文献７に記載の半導体装置の製造方法をその工程順に示す断面図である。
符号の説明
１；基板
２、１１３；酸化物層
３；金属層
４ａ、４ｂ、４４、１０２、１１５；配線層
５ａ、５ｂ；絶縁層
６、３６；電極
７；配線体
８ａ、８ｂ；ビア
９；アンダーフィル
１０；はんだボール
１１、１０３、１０４；半導体素子
１２；封止樹脂層
２０、３０、４０、５０；半導体パッケージ
１００；半導体装置
１０１、１１１；支持基板
１０５；はんだバンプ
１０６；パッケージ基板
１１２；金属層又は窒化物層
１１４；絶縁層
以下、本発明の実施の形態に係る半導体パッケージについて、添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態の半導体パッケージについて説明する。図１は本実施形態の半導体パッケージの構造を示す断面図である。図１に示すように、本実施形態の半導体パッケージ２０は、基板１上に酸化物層２が形成され、酸化物層２上には金又は白金族金属からなる金属層３が形成されている。この金属層３上に、配線層を含む配線体７が形成されており、配線体７には半導体素子１１がフリップチップ接続されている。また、半導体素子１１と配線体７との間には、接続部分の強度を向上するためにアンダーフィル９が充填されており、半導体素子１１及び配線体７における半導体素子１１が搭載されている面を覆うように、封止樹脂層１２が形成されている。
本実施形態の半導体パッケージ２０における基板１は、適度な剛性を有していることが望ましく、例えば、シリコン、サファイア及びＧａＡｓ等の半導体ウエハ材料からなる基板、金属基板、石英基板、ガラス基板、セラミックス基板及びプリント基板等を使用することができる。なお、半導体素子を１００μｍ以下の狭ピッチで接続する場合は、シリコン、サファイア、ＧａＡｓ等の半導体ウエハ材料からなる基板を使用することが好ましく、特に、半導体素子にも使用されているシリコン基板を使用することがより好ましい。
酸化物層２は、その上に形成される金属層３と基板１との反応を防止すると共に、金属層３との間の密着力を適正化するための層であり、例えば、ＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ；但し、０≦ｘ≦１）、ＰｂＺｒｘＴｉ１−ｘＯ３（ＰＺＴ；但し、０≦ｘ≦１）及びＰｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３（ＰＬＺＴ；但し、０≦ｘ≦１且つ０＜ｙ＜１）等のペロブスカイト型酸化物、ＢａｘＳｒ１−ｘＢｉ２Ｔａ２Ｏ９（但し、０≦ｘ≦１）及びＢａｘＳｒ１−ｘＢｉ４Ｔｉ４Ｏ１５（但し、０≦ｘ≦１）等のＢｉ系層状酸化物、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２並びにＮｂ２Ｏ５からなる群から選択された少なくとも１種の酸化物により形成することができる。その形成方法としては、例えば、スパッタ法、ＰＬＤ（Pulesed Laser Deposition；パルスレーザ蒸着）法、ＭＢＥ（Molecular Beam Epitaxy；分子線エピタキシー）法、ＡＬＤ（Atomic Layer Deposition；原子層蒸着）法、ＭＯＤ（Metal Organic Deposition；金属有機化合物堆積）法、ゾルゲル法、ＣＶＤ（Chemical Vapor Deposition；気相成長）法及び陽極酸化法等を適用することができる。
酸化物層２の膜厚は、１０乃至６００ｎｍであることが好ましく、より好ましくは５０乃至３００ｎｍである。酸化物層２の厚さが１０ｎｍ未満の場合、基板１の表面の粗度及び段差によって、基板１上に連続した膜を形成することができないことがある。一方、酸化物層２の厚さが６００ｎｍを超えると、内部応力によりクラックが発生しやすくなると共に、成膜時間が長くなるために製造コストが増加してしまう。
金属層３は、金、白金、パラジウム、ロジウム、ルテニウム、イリジウム及びオスミウムからなる群から選択された少なくとも１種の金属により形成することができ、これにより、酸化物層２と金属層３との間の密着力を最適化することができる。具体的には、酸化物層２と金属層３との界面の密着力を、他の界面の密着力よりも低くし、且つ、４点曲げ試験法による密着性評価で１．９Ｊ／ｍ２以上とすることができる。酸化物層２と金属層３との界面の密着力を他の界面よりも低くすることにより、基板１を容易に且つ安定して剥離することができる。また、酸化物層２と金属層３との界面の密着力を、１．９Ｊ／ｍ２以上にすることにより、その後の工程において剥離等の不良が発生することを防止することができる。なお、前述の４点曲げ試験法による密着性評価方法とは、試験片を２本のロールで支え、上部中央からこの２本のロールで荷重をかけながら試験片が破壊されるまでの最大荷重を測定し、この最大荷重から曲げ変形により系にたくわえられた弾性エネルギーのうち単位面積の剥離が生ずることによって外部に開放されるエネルギーを求める方法であり、本実施形態においては、この方法で求められたエネルギー値を密着強度としている。
また、金属層３は、例えば、スパッタ法、コロイダル法、ＣＶＤ法及びＡＬＤ法等により形成することができ、その膜厚は、１０乃至４００ｎｍであることが好ましく、より好ましくは、１００乃至２００ｎｍである。金属層３の厚さが１０ｎｍ未満の場合、酸化物層２上に連続した膜が形成されないことがあり、また、金属層３の厚さが４００ｎｍを超えると、成膜時間が長くなるために製造コストが増加してしまう。
なお、酸化物層２及び金属層３は、基板１の一方の面を覆うように形成されていなくてもよく、例えば、酸化物層２及び金属層３を基板１の周縁部以外の部分に形成し、基板１の周縁部は、基板１と絶縁層５とが直接接触するようにしてもよい。これにより、パッケージ製造時の安定性を向上させることができる。
配線体７は、配線層４ａ及び４ｂ、絶縁層５ａ及び５ｂ、ビア８ａ及び８ｂ、並びに電極６等により構成されている。具体的には、金属層３上に配線層４ａが形成されており、金属層３及び配線層４ａを覆うように絶縁層５ａが形成されている。また、絶縁層５ａ上には配線層４ｂが形成されており、この配線層４ｂは絶縁層５ａに形成されたビア８ａにより、配線層４ａと電気的に接続されている。更に、絶縁層５ａ及び配線層４ｂを覆うように絶縁層５ｂが形成されており、絶縁層５ｂ上には、複数の電極６が形成されている。これらの電極６は、絶縁層５ｂに形成されたビア８ｂにより、配線層４ｂと電気的に接続されている。
本実施形態の半導体パッケージ２０における配線層４ａ及び４ｂは、例えば銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも１種の金属により形成することができるが、特に、電気抵抗値及びコストの観点から銅により形成することが好ましい。また、配線層４ａ及び４ｂをニッケルにより形成すると、絶縁層６ａ及び６ｂ等の他の層との界面で反応が生じることを防止でき、磁性体としての特性を活かしたインダクタ又は抵抗配線を形成することができる。更に、配線４ａ及び４ｂは、サブトラクティブ法、セミアディティブ法及びフルアディティブ法等により形成することができる。なお、サブトラクティブ法は、セラミックス又は樹脂等からなる基板上に設けられた銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る方法である。また、セミアディティブ法は、無電解めっき、スパッタ法及びＣＶＤ法等で給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る方法である。更に、フルアディティブ法は、セラミックス又は樹脂等からなる基板上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属を析出させることで所望の配線パターンを得る方法である。
また、絶縁層５ａ及び５ｂは、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（benzocyclobutene）、ＰＢＯ（polybebzoxazole）及びポリノルボルネン樹脂等の感光性又は非感光性の有機材料により形成することができる。これらの感光性又は非感光性の有機材料の中でも、特に、ポリイミド樹脂及びＰＢＯは、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れているため、高い信頼性を得ることができる。
更に、電極６は、例えば積層構造とすることができ、その場合、電極６の最表層は、はんだボールの濡れ性又はボンディングワイヤーとの接続性を考慮し、金、銀、銅、アルミニウム、錫及びはんだ材料からなる群から選択された１種の金属又は少なくとも１種の金属を含む合金により形成することが好ましい。
本実施形態の半導体パッケージ２０における封止樹脂層１２は、例えばシリカフィラーを含有したエポキシ樹脂により形成することができ、この封止樹脂層１２により、半導体素子１１への水分の進入を防止することができると共に、衝突などによる機械的衝撃に対して半導体素子１１を保護することができる。封止樹脂層１２形成後、即ち、封止後の残留応力は、０．３乃至３４ＭＰａとすることが望ましく、特に、３乃至２０ＭＰａとすることがより望ましい。
なお、本実施形態の半導体パッケージ２０の配線体７においては、配線層と絶縁層が交互に２層ずつ設けられているが、本発明はこれに限定されるものではなく、配線層及び絶縁層は夫々１層以上設けられていればよい。また、その順番も特に限定させるものではなく、金属層３上に絶縁層を形成し、その上に配線層を形成することもできる。
本実施形態の半導体パッケージ２０においては、半導体素子１１がはんだボールにてフリップチップ接続されているが、本発明はこれに限定されるものではなく、半導体素子１１がフェイスアップの状態で配線体７に取り付けられ、ワイヤーボンディングにより配線体７に接続されていてもよい。また、フリップチップ接続する場合でも、はんだを使用せず、異方性導電膜、低融点金属によるバンプ接続等の方法を適用することもできる。更に、パッケージの剛性を向上するために、半導体素子１１が搭載された面に、金属枠からなるスティフナ等を取り付けてもよい。
本実施形態の半導体パッケージ２０においては、基板１上に配線体７を形成しているため、形状不良が発生しにくく、高密度で微細な配線層４ａ及び４ｂを高密度化及び緻密化することができる。また、基板１と配線体７との間には、酸化物層２と金又は白金族金属からなる金属層３とを設けているため、配線体７上に半導体素子を搭載した後、例えば、封止樹脂層１２を形成するなどして、応力を印加することにより、酸化物層２と金属層３との界面で基板１を剥離することができ、容易に薄型化することができる。
次に、本実施形態の半導体パッケージ２０の製造方法について説明する。図２（ａ）乃至（ｄ）及び図３（ａ）及び（ｂ）は本実施形態の半導体パッケージの製造方法をその工程順に示す断面図である。先ず、図２（ａ）に示すように、基板１として、直径が例えば２０ｍｍ（８インチ）で、厚さが例えば０．７２５ｍｍのシリコンウエハを用意する。なお、基板１は、シリコンウエハに限定されるものではなく、適度な剛性を有し、平坦性の高い基板であればよく、シリコン基板以外には、例えば、サファイア及びＧａＡｓ等の半導体ウエハ材料からなる基板、金属基板、石英基板、ガラス基板、セラミックス基板、プリント板等を使用することができ、その大きさも適宜選択することができる。
次に、図２（ｂ）に示すように、例えばスパッタ法により、基板１上に、例えばＳｒＴｉＯ３からなり、厚さが例えば２００ｎｍの酸化物層２を形成する。なお、酸化物層２を形成する際は、スパッタ法以外にもＰＬＤ法、ＭＢＥ法、ＡＬＤ法、ＭＯＤ法、ゾルゲル法、ＣＶＤ法及び陽極酸化法等を適用することができる。また、酸化物層２を形成する材料もＳｒＴｉＯ３に限定されるものではなく、ＢａｘＳｒ１−ｘＴｉＯ３（ＢＳＴ；但し、０≦ｘ≦１）、ＰｂＺｒｘＴｉ１−ｘＯ３（ＰＺＴ；但し、０≦ｘ≦１）及びＰｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３（ＰＬＺＴ；但し、０≦ｘ≦１且つ０＜ｙ＜１）等のペロブスカイト型酸化物、ＢａｘＳｒ１−ｘＢｉ２Ｔａ２Ｏ９（但し、０≦ｘ≦１）及びＢａｘＳｒ１−ｘＢｉ４Ｔｉ４Ｏ１５（但し、０≦ｘ≦１）等のＢｉ系層状酸化物、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２並びにＮｂ２Ｏ５からなる群から選択された少なくとも１種の酸化物により形成することができる。更に、酸化物層２の膜厚は、１０乃至６００ｎｍとすることができ、５０乃至３００ｎｍとすることが望ましい。
次に、図２（ｃ）に示すように、酸化物層２上に、例えばスパッタ法により、例えばパラジウムからなり、厚さが例えば１５０ｎｍの金属層３を形成する。なお、金属層３を形成する材料はパラジウムに限定されるものではなく、金、白金、パラジウム、ロジウム、ルテニウム、イリジウム及びオスミウムからなるから選択された少なくとも１種の金属であればよい。また、その形成方法も、スパッタ法以外に、コロイダル法、ＣＶＤ法及びＡＬＤ法等を適用することができる。更に、金属層３の膜厚は、１０乃至４００ｎｍであればよく、１００乃至２００ｎｍとすることが望ましい。
更にまた、酸化物層２と金属層３との界面における密着力は、他の界面における密着力よりも低く、且つ、４点曲げ試験法による密着性評価で１．９Ｊ／ｍ２以上とすることが望ましい。これにより、基板１を安定して容易に剥離することができると共に、後の工程において、特に、封止樹脂層１２を形成するまでの工程において、剥離が発生することを防止することができる。
次に、図２（ｄ）に示すように、金属層３上に、配線体７を形成する。具体的には、サブトラクティブ法、セミアディティブ法又はフルアディティブ法等の方法により、例えば銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも１種の金属からなる配線層４ａを形成する。銅からなる配線層４ａをサブトラクティブ法により形成する場合、基板１上に銅泊を設け、この銅箔上に所望のパターンのレジストを形成し、不要な銅箔をエッチングした後に、レジストを剥離して所望のパターンを得る。また、セミアディティブ法により配線層４ａを形成する場合、無電解めっき、スパッタ法、ＣＶＤ法等により給電層を形成した後、所望のパターンに開口されたレジストを形成し、レジスト開口部内に電解めっきを析出させ、レジストを除去した後に給電層をエッチングして所望の配線パターンを得る。更に、フルアディティブ法で配線層４ａを形成する場合、基板１上に無電解めっき触媒を吸着させた後に、レジストでパターンを形成し、このレジストを絶縁膜として残したまま触媒を活性化し、無電解めっき法により絶縁膜の開口部に金属３を形成する金属材料を析出させることにより所望の配線パターンを得る。
引き続き、金属層３上に配線層４ａを覆うように、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の感光性又は非感光性の有機材料からなる絶縁層５ａを形成した後、この絶縁層５ａにビア８ａを形成する。絶縁層５ａを感光性の有機材料により形成する場合は、ビア８ａを設けるための開口部は、フォトリソグラフィーにより形成することができる。また、非感光性の有機材料又は、感光性の有機材料でもパターン解像度が低い材料により絶縁層５ａを形成する場合は、ビア８ａを設けるための開口部は、レーザ加工法、ドライエッチング法又はブラスト法により形成することができる。更に、ビア８ａの位置に予めめっきポストを形成した後に絶縁層５ａを形成し、研磨により絶縁層５ａ表面を切削し、めっきポストを露出させることにより、ビア８ａを形成することもでき、この方法では、絶縁層５ａに予め開口部を設ける必要が無い。
次に、絶縁層５ａ上に、前述の配線層４ａと同様の方法で、例えば銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも１種の金属からなり、ビア１３ａにより配線層４ｂと接続された配線層４ｂを形成する。更に、この配線層４ｂを覆うように、前述の絶縁層５ａと同様の方法で、例えばエポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ、ＰＢＯ及びポリノルボルネン樹脂等の感光性又は非感光性の有機材料からなる絶縁層５ｂを形成した後、前述のビ８ａと同様の方法で、絶縁層５ｂにビア８ｂを形成する。
そして、この絶縁層５ｂ上に、例えば、厚さが２μｍの銅薄膜と、厚さが３μｍのニッケル薄膜と、厚さが１μｍの金薄膜とをこの順に積層して、ビア８ｂにより配線層４ｂと電気的に接続された電極６を形成する。なお、本実施形態の半導体パッケージの製造方法においては、電極６の最表層を金により形成しているが、本発明はこれに限定されるものではなく、電極６の最表層は、金、銀、銅、アルミニウム、錫及びはんだ材料からなる群から選択された１種の金属又はこれらの金属の少なくとも１種を含む合金により形成することができる。これにより、電極６上に形成されるはんだボールの濡れ性又はボンディングワイヤーとの接続性が向上する。
次に、図３（ａ）に示すように、はんだボール１０により、半導体素子１１の電極（図示せず）と電極６とを電気的に接続し、配線体７上に半導体素子１１を実装する。その後、接続部分の強度を向上するため、半導体素子１１と配線体７との間にアンダーフィル９を充填する。なお、本実施形態の半導体パッケージの製造方法においては、半導体素子１１をはんだボール１０によりフリップチップ接続しているが、本発明はこれに限定されるものではなく、半導体素子１１をフェイスアップの状態で配線体７に取り付けた後、ワイヤーボンディングにより接続してもよい。また、フリップチップ接続する場合でも、異方性導電膜、低融点バンプ接続等のように、はんだ材料を使用しない接続方法を適用することもできる。更に、パッケージとしての剛性を向上するため、半導体素子１１を搭載した面に、金属枠からなるスティフナ等を取り付けてもよい。
次に、図３（ｂ）に示すように、例えばシリカフィラーを含有したエポキシ樹脂からなる封止樹脂１２により、半導体素子１１をモールディングする。その際使用する封止樹脂としては、硬化後の残留応力が０．３乃至３４ＭＰａとなるものが好ましく、３乃至２０ＭＰａとなるものがより好ましい。
なお、本実施形態の半導体パッケージの製造方法においては、金属層３上に配線層４ａを設けているが、本発明はこれに限定されるものではなく、金属層３上に絶縁層を形成し、その上に配線層を形成してもよい。また、酸化物層２及び金属層３は、基板１の一方の面を覆うように形成されていなくてもよく、例えば、酸化物層２及び金属層３を基板１の周縁部以外の部分に形成し、基板１の周縁部は、基板１と絶縁層５とが直接接触するようにしてもよい。これにより、パッケージ製造時の安定性を向上させることができる。
本実施形態の半導体パッケージ２０の製造方法においては、基板１上に配線体７を形成しているため、形状不良が発生しにくく、高密度で微細な配線層４ａ及び４ｂを形成することができる。また、基板１上に、酸化物層２と金又は白金族金属からなる金属層３とをこの順に形成しているため、これらの層の密着力が強くなりすぎることがなく、酸化物層２と金属層３との界面を、他の界面よりも密着性が低く且つ４点曲げ試験法による密着性評価で１．９Ｊ／ｍ２以上とすることができる。これにより、配線体７上に半導体素子を搭載するまでは剥離せず、例えば、封止樹脂層１２を形成するなどして、応力を印加すると、酸化物層２と金属層３との界面で剥離が生じるようにすることができる。
次に、本発明の第２の実施形態に係る半導体パッケージについて説明する。図４は本実施形態の半導体パッケージの構造を示す断面図である。なお、図４においては、図１に示す半導体パッケージの構成要素と同じものには同じ符号を付し、詳細な説明は省略する。図４に示すように、本実施形態の半導体パッケージ３０は、図１に示す第１の実施形態の半導体パッケージから基板１及び酸化物層２を取り除いたものである。具体的には、金属層３上に、配線層４ａ及び４ｂ、絶縁層５ａ及び５ｂ、ビア８ａ及び１８ｂ、並びに電極６を備えた配線体７が形成されている。また、配線体７には、半導体素子１１がフリップチップ接続されている。即ち、配線体７の電極６と、半導体素子１１の電極（図示せず）とが、はんだボール１０を介して接続されている。そして、半導体素子１１と配線体７との間には、接続部分の強度を向上するためにアンダーフィル９が充填されている。更にまた、半導体素子１１及び配線体７における半導体素子１１が搭載されている面を覆うように、封止樹脂層１２が形成されている。
次に、本実施形態の半導体パッケージ３０の製造方法について説明する。図５（ａ）及び（ｂ）は本実施形態の半導体パッケージの製造方法をその工程順に示す断面図である。先ず、図２（ａ）乃至（ｄ）及び図３（ａ）及び（ｂ）に示す方法により、図６（ａ）に示す構造の半導体パッケージを用意する。次に、図６（ｂ）に示すように、酸化物層２と金属層３との界面で基板１を剥離する。本実施形態の半導体パッケージ３０の製造方法においては、酸化物層２と金属層３との界面の密着力が他の界面の密着力よりも弱いため、この部分は、封止樹脂層１２の硬化後の収縮により発生する応力により、無理なく安定して剥離することができる。
なお、本実施形態の半導体パッケージの製造方法においては、封止樹脂層１２により半導体素子１１をモールディングすることにより発生する応力を利用して剥離しているが、本発明はこれに限定されるものではなく、半導体素子１１を形成した段階で、封止樹脂層１２が硬化する際に収縮して発生する応力と同等の応力を、外部から物理的に加えることにより、酸化物層２と金属層３とを分離することもできる。このように、封止樹脂層における応力と同様の応力を与える方法としては、例えば、半導体素子１１が搭載された配線体７の面に、除去可能な厚膜レジストを形成する方法がある。これにより、スティフナ又はヒートスプレッダを使用し、接続パッドが１０００を超える半導体素子のＦＣＢＧＡ（Flip Chip Ball Grid Array；フリップチップ・ボール・グリッド・アレイ）パッケージ等のように、封止樹脂層を設けない半導体パッケージを作製することができる。
また、同様に、配線体７を形成した段階で、封止樹脂層１２が硬化する際に収縮して発生する応力と同等の応力を、外部から物理的に加えて、酸化物層２と金属層３とを分離してもよい。これにより、種々の用途に対応した薄型基板を得ることができる。更に、基板１を剥離した後、所望の大きさに加工してもよく、また、複数の半導体素子を搭載している場合は、ダイシング等により素子毎に分離してもよい。
次に、本発明の第２実施形態の第１変形例に係る半導体パッケージについて説明する。図６は本変形例の半導体パッケージの構造を示す断面図である。なお、図６においては、図４に示す半導体パッケージの構成要素と同じものには同じ符号を付し、詳細な説明は省略する。図６に示すように、本変形の半導体パッケージ４０は、第２実施形態の半導体パッケージにおける金属層３を加工して、裏面電極３６としたものである。なお、この裏面電極３６には、更に、半導体素子及び／又は受動態素子等を接続してもよい。
金属層３を加工して裏面電極３６を形成する方法としては、例えば、所望の形状にパターニングしたレジストをマスクとして、ドライエッチング又はウェットエッチングにより不要部分を取り除く方法がある。また、裏面電極３６の代わりに、配線層を形成することもできる。金属層３は、膜厚が薄く、エッチングに使用するレジスト膜厚を薄くすることができるため、半導体の配線形成に使用されるような微細なパターン形成が可能となり、配線収容率を高くすることができる。更に、金属層３は、金又は白金族金属により形成されているため、酸化しにくく、安定した金属結合を得ることができる。更にまた、成膜方法により緻密な膜となるため、前処理等を行わずにワイヤーボンディング及びはんだ等の接続を行うことができる。
本変形例の半導体パッケージにおいては、配線体７の両面に半導体素子を搭載可能であるため、半導体装置としての高機能化が実現できると共に、配線体７が薄いため、両面に実装される半導体装置間の配線距離が短くなり、高速信号伝送及び広いバス幅を実現することができる。なお、本変形例の半導体パッケージにおける上記以外の構成及び効果は前述の第２の実施形態の半導体パッケージと同様である。
次に、本発明の第２の実施形態の第２変形例に係る半導体パッケージについて説明する。図７は本変形例の半導体パッケージの構造を示す断面図である。なお、図７においては、図４に示す半導体パッケージの構成要素と同じものには同じ符号を付し、詳細な説明は省略する。図７に示すように、本変形例の半導体パッケージ５０は、前述の第１変形例の半導体パッケージ４０の裏面電極３６上に、更に、例えば銅、アルミニウム、ニッケル、金及び銀からなる群から選択された少なくとも１種の金属からなる配線層４４を形成したものである。配線層４４は、電気抵抗値及びコストの観点から、銅により形成することが望ましい。また、配線層４４の厚さを厚くすることにより、電気特性を向上させることができるため、配線層４４の厚さは、５乃至１５μｍであることが好ましい。この配線層４４は、例えば裏面電極３６を給電層としたセミアディティブ法により形成することができる。なお、配線層４４上には、半導体素子及び／又は受動態素子等を搭載することもできる。
本変形例の半導体パッケージ５０においては、半導体装置としての高機能化が実現できると共に、配線体７が薄いため、両面に実装される半導体装置間の配線距離が短くなり、高速信号伝送及び広いバス幅を実現することができる。なお、本変形例の半導体パッケージにおける上記以外の構成及び効果は前述の第２の実施形態の半導体パッケージと同様である。
本発明は、半導体パッケージの高密度化、微細化及び薄型化に有効である。

Claims (26)

  1. 基板と、前記基板上に形成された酸化物層と、前記酸化物層上に形成され金、白金、パラジウム、ロジウム、ルテニウム、イリジウム及びオスミウムからなる群から選択された少なくとも１種の金属からなる金属層と、前記金属層上に形成され少なくとも１層の配線層を含む配線体と、前記配線体上に搭載された１又は複数の半導体素子と、を有することを特徴とする半導体パッケージ。
  2. 前記酸化物層と前記金属層との界面は、他の界面よりも密着力が低いことを特徴とする請求項１に記載の半導体パッケージ。
  3. 前記酸化物層は、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ペロブスカイト型酸化物及びＢｉ系層状酸化物からなる群から選択された少なくとも１種の酸化物により形成されていることを特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 前記ペロブスカイト型酸化物は、ＢａｘＳｒ１−ｘＴｉＯ３（但し、０≦ｘ≦１）、ＰｂＺｒｘＴｉ１−ｘＯ３（但し、０≦ｘ≦１）及びＰｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３（但し、０≦ｘ≦１且つ０＜ｙ＜１）からなる群から選択された少なくとも１種の酸化物であることを特徴とする請求項３に記載の半導体パッケージ。
  5. 前記Ｂｉ系層状酸化物は、ＢａｘＳｒ１−ｘＢｉ２Ｔａ２Ｏ９（但し、０≦ｘ≦１）及びＢａｘＳｒ１−ｘＢｉ４Ｔｉ４Ｏ１５（但し、０≦ｘ≦１）からなる群から選択された少なくとも１種の酸化物であることを特徴とする請求項３又は４に記載の半導体パッケージ。
  6. 前記基板は、半導体材料、金属、石英、セラミックス及び樹脂からなる群から選択された１種の材料からなることを特徴とする請求項１乃至５のいずれか１項に記載の半導体パッケージ。
  7. 前記半導体材料は、シリコン、サファイア及びＧａＡｓからなる群から選択された１種の半導体材料であることを特徴とする請求項６に記載の半導体パッケージ。
  8. 前記配線体は、前記配線層の上層及び／又は下層に形成された絶縁層を有することを特徴とする請求項１乃至７のいずれか１項に記載の半導体パッケージ。
  9. 前記配線体は、更に、前記半導体素子が搭載されている面に形成され前記配線層と電気的に接続された電極を有し、前記半導体素子は、低融点金属、導電性樹脂及び金属含有樹脂からなる群から選択された１種の材料により、前記電極と電気的に接続されていることを特徴とする請求項１乃至８のいずれか１項に記載の半導体パッケージ。
  10. 前記半導体素子は、フリップチップ接続されていることを特徴とする請求項９に記載の半導体パッケージ。
  11. 更に、前記半導体素子及び前記配線体の前記半導体素子が搭載されている面を封止する封止樹脂層を有することを特徴とする請求項１乃至１０のいずれか１項に記載の半導体パッケージ。
  12. 前記封止樹脂層の厚さは、前記半導体素子の厚さよりも厚いことを特徴とする請求項１１に記載の半導体パッケージ。
  13. 前記封止樹脂層は、シリカフィラーを含むエポキシ樹脂により形成されていることを特徴とする請求項１１又は１２に記載の半導体パッケージ。
  14. 基板上に酸化物層を形成する工程と、前記酸化物層上に金、白金、パラジウム、ロジウム、ルテニウム、イリジウム及びオスミウムからなる群から選択された少なくとも１種の金属からなる金属層を形成する工程と、前記金属層上に少なくとも１層の配線層を含む配線体を形成する工程と、前記配線体上に１又は複数の半導体素子を搭載する工程と、を有することを特徴とする半導体パッケージの製造方法。
  15. 更に、前記酸化物層と前記金属層との界面で剥離する工程を有することを特徴とする請求項１４に記載の半導体パッケージの製造方法。
  16. 前記半導体素子を搭載した後、前記半導体素子及び前記配線体の前記半導体素子が搭載されている面を覆うように封止樹脂層を形成することにより剥離することを特徴とする請求項１５に記載の半導体パッケージの製造方法。
  17. 前記封止樹脂層の厚さを、前記半導体素子の厚さよりも厚くすることを特徴とする請求項１６に記載の半導体パッケージの製造方法。
  18. 前記封止樹脂層を、シリカフィラーを含むエポキシ樹脂により形成することを特徴とする請求項１６又は１７に記載の半導体パッケージの製造方法。
  19. 前記酸化物層と前記金属層との界面で剥離した後、前記金属層をパターニングすることにより、配線又は電極を形成することを特徴とする請求項１５乃至１８のいずれか１項に記載の半導体パッケージの製造方法。
  20. 前記酸化物層を、ＴｉＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ペロブスカイト型酸化物及びＢｉ系層状酸化物からなる群から選択された少なくとも１種の酸化物により形成することを特徴とする請求項１４乃至１９のいずれか１項に記載の半導体パッケージの製造方法。
  21. 前記ペロブスカイト型酸化物は、ＢａｘＳｒ１−ｘＴｉＯ３（但し、０≦ｘ≦１）、ＰｂＺｒｘＴｉ１−ｘＯ３（但し、０≦ｘ≦１）及びＰｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３（但し、０≦ｘ≦１且つ０＜ｙ＜１）からなる群から選択された少なくとも１種の酸化物であることを特徴とする請求項２０に記載の半導体パッケージの製造方法。
  22. 前記Ｂｉ系層状酸化物は、ＢａｘＳｒ１−ｘＢｉ２Ｔａ２Ｏ９（但し、０≦ｘ≦１）及びＢａｘＳｒ１−ｘＢｉ４Ｔｉ４Ｏ１５（但し、０≦ｘ≦１）からなる群から選択された少なくとも１種の酸化物であることを特徴とする請求項２０又は２１に記載の半導体パッケージの製造方法。
  23. 前記基板は、半導体材料、金属、石英、セラミックス及び樹脂からなる群から選択された１種の材料からなることを特徴とする請求項１４乃至２２のいずれか１項に記載の半導体パッケージの製造方法。
  24. 前記半導体材料は、シリコン、サファイア及びＧａＡｓからなる群から選択された１種の半導体材料であることを特徴とする請求項２３に記載の半導体パッケージの製造方法。
  25. 低融点金属、導電性樹脂及び金属含有樹脂からなる群から選択された１種の材料により、前記半導体素子と、前記配線体に設けられ前記配線層と電気的に接続された電極とを相互に接続することを特徴とする請求項１４乃至２４のいずれか１項に記載の半導体パッケージの製造方法。
  26. 前記半導体素子を、フリップチップ接続することを特徴とする請求項２５に記載の半導体パッケージの製造方法。
JP2007505982A 2005-03-01 2006-03-01 半導体パッケージ及びその製造方法 Expired - Fee Related JP4921354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007505982A JP4921354B2 (ja) 2005-03-01 2006-03-01 半導体パッケージ及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005056233 2005-03-01
JP2005056233 2005-03-01
JP2007505982A JP4921354B2 (ja) 2005-03-01 2006-03-01 半導体パッケージ及びその製造方法
PCT/JP2006/303882 WO2006093191A1 (ja) 2005-03-01 2006-03-01 半導体パッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2006093191A1 true JPWO2006093191A1 (ja) 2008-08-07
JP4921354B2 JP4921354B2 (ja) 2012-04-25

Family

ID=36941220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007505982A Expired - Fee Related JP4921354B2 (ja) 2005-03-01 2006-03-01 半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (1) US20090001604A1 (ja)
JP (1) JP4921354B2 (ja)
WO (1) WO2006093191A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079150A1 (en) * 2006-09-28 2008-04-03 Juergen Simon Die arrangement and method for producing a die arrangement
KR100887475B1 (ko) * 2007-02-26 2009-03-10 주식회사 네패스 반도체 패키지 및 그 제조방법
JP4627775B2 (ja) * 2007-12-27 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法。
JP4753960B2 (ja) * 2008-03-31 2011-08-24 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法
JP2009302427A (ja) * 2008-06-17 2009-12-24 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
JP5543754B2 (ja) * 2009-11-04 2014-07-09 新光電気工業株式会社 半導体パッケージ及びその製造方法
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
US8815707B2 (en) 2012-06-21 2014-08-26 Board of Trustess of the Leland Stanford Junior University Environmentally-assisted technique for transferring devices onto non-conventional substrates
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
CN105765710A (zh) * 2013-11-25 2016-07-13 小利兰·斯坦福大学托管委员会 外延薄膜结构的激光剥离
CN105161451B (zh) * 2015-07-30 2017-11-07 通富微电子股份有限公司 半导体叠层封装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW569424B (en) * 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
US7579251B2 (en) * 2003-05-15 2009-08-25 Fujitsu Limited Aerosol deposition process
JP4260672B2 (ja) * 2004-04-16 2009-04-30 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法及び中継基板の製造方法

Also Published As

Publication number Publication date
JP4921354B2 (ja) 2012-04-25
US20090001604A1 (en) 2009-01-01
WO2006093191A1 (ja) 2006-09-08

Similar Documents

Publication Publication Date Title
JP4921354B2 (ja) 半導体パッケージ及びその製造方法
JP5496445B2 (ja) 半導体装置の製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5378380B2 (ja) 半導体装置及びその製造方法
JP5267987B2 (ja) 半導体装置およびその製造方法
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
US6841862B2 (en) Semiconductor package board using a metal base
JP3773896B2 (ja) 半導体装置の製造方法
JP3591524B2 (ja) 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
JP2007109825A (ja) 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
JP2007109802A (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP5310103B2 (ja) 半導体装置及びその製造方法
JP5548855B2 (ja) 配線基板及びその製造方法
US8872334B2 (en) Method for manufacturing semiconductor device
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
WO2010047228A1 (ja) 配線基板およびその製造方法
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
JP4241202B2 (ja) めっきポスト型配線基板の製造方法
JP2006147932A (ja) 多層配線基板及びその製造方法
JP3834305B2 (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080609

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120202

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees