JP5267987B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5267987B2
JP5267987B2 JP2008543014A JP2008543014A JP5267987B2 JP 5267987 B2 JP5267987 B2 JP 5267987B2 JP 2008543014 A JP2008543014 A JP 2008543014A JP 2008543014 A JP2008543014 A JP 2008543014A JP 5267987 B2 JP5267987 B2 JP 5267987B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
layer
metal
metal frame
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008543014A
Other languages
English (en)
Other versions
JPWO2008056499A1 (ja
Inventor
克 菊池
新太郎 山道
秀哉 村井
勝美 前田
琢央 船矢
健太郎 森
武彦 前田
連也 川野
祐治 萱島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Renesas Electronics Corp
Original Assignee
NEC Corp
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Renesas Electronics Corp filed Critical NEC Corp
Priority to JP2008543014A priority Critical patent/JP5267987B2/ja
Publication of JPWO2008056499A1 publication Critical patent/JPWO2008056499A1/ja
Application granted granted Critical
Publication of JP5267987B2 publication Critical patent/JP5267987B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は半導体チップを内蔵した半導体装置およびその製造方法に関する。
近年、携帯機器をはじめ電子機器の急激な小型化、薄型化、高密度化が進み、また半導体装置の高速化、高機能化に伴う端子数増加により、半導体チップを搭載したパッケージに対して薄型化や微細化、高密度化が求められている。
従来、配線基板としてはビルドアップ基板等のスルーホールを有する基板が一般的であるが、基板が厚く、スルーホールのピッチが大きいため、薄型化や微細化、高密度化が困難であり、さらにスルーホールの存在により高速信号伝送に不向きである。
一方、テープ基板等の薄型基板も使用されているが、配線層がその製法から単層また２層に限定されること、またテープ基材の伸縮が大きいためパターンの位置精度がビルドアップ基板より劣ることから、高密度化が困難である。
半導体チップの実装においては、半田ボールを用いるフリップチップ接続や金線などを用いるワイヤーボンディング接続が用いられているが、いずれの接続も狭ピッチ化が困難である。
フリップチップ接続では、微小な半田ボール等を用いたバンプにより半導体チップと配線基板を接続するが、半導体チップの端子数増加や狭ピッチ化が進むと、バンプによる接続が困難になり、またバンプ自体の強度が低くなるために接続箇所が破断しやすくなる。さらに、接続部分において抵抗値が高くなり、電流方向に依存した金属原子の移動に起因するボイドが発生しやすくなり、接続不良が発生しやすくなる。
ワイヤーボンディング接続では、狭ピッチ化のために、金線を代表とするワイヤーの径を小さくすると、ワイヤーが切れやすなり、また接続条件のマージンが狭くなるため、安定した接続が困難になる。
上記のフリップリップ接続の例として、特許文献１（特開２００１−１８５６５３号公報）には、配線層およびビアを備えた多層の有機絶縁基板上に、中央に開口をもつ金属等からなる枠体が設けられ、その開口部に半導体チップがバンプを用いて実装された半導体装置が開示されている。また、特許文献２（特開２００１−１４４２４５号公報）には、多層の樹脂配線板上に、開口をもつ枠状金属板が設けられ、その開口部に半導体チップがバンプを用いて実装された半導体パッケージが開示されている。
近年、高密度化が可能な実装技術として、半導体チップの接続ピッチに対応したデザインルールに従って半導体チップ上に直接、多層配線構造を形成する技術が提案されている。
特許文献３（特開２００２−１６１７３号公報）には、底板および樹脂製の枠材からなる凹部を有する基板と、この凹部内に搭載された半導体チップと、この半導体チップおよび基板表面を覆うように設けられた、有機絶縁層、金属ビア及び配線層を有する多層配線構造とを備えた半導体装置が開示されている。
特許文献４（特開２００２−２４６５０６号公報）には、凹部を有する樹脂基板と、この凹部内に搭載されたＩＣチップと、このＩＣチップ及び基板表面を覆うように設けられた多層配線構造とを備えた多層プリント配線板が開示されている。また、板状のヒートシンクと貫通する開口をもつ樹脂層とで基板が構成され、この基板の開口部にＩＣチップが搭載され、その上に多層配線構造を備えた多層プリント配線板が開示されている。
特許文献５（特開２００４−３３５６４１号公報）には、第１のシートに半導体チップを接着する工程と、開口部を有する絶縁性樹脂からなる第２のシートを用意し、その開口部に半導体チップが収容されるように第２のシートを載置する工程と、樹脂層と導電層からなる第３のシートを樹脂層を下にして積層する工程と、第１、第２及び第３のシートを一括して熱圧着する工程と、半導体チップの電極部と第３のシートの導電層とを電気的に接続する工程と、第３のシートの導電層をパターン加工して配線を形成する工程を有する半導体素子内蔵基板の製造方法が開示されている。
特許文献６（特開２００５−３１１２４９号公報）には、金属層が樹脂層を介して積層され、高さの異なる開口部が形成されたコア層と、このコア層の開口内に搭載された電子部品と、コア層の両面側に形成された配線構造とを備えた部品内蔵型多層基板が開示されている。
しかしながら上記の従来技術には以下のような問題がある。
特許文献１及び２に記載の技術では、前述の通り、端子ピッチが狭い半導体チップの搭載が困難であり、また接続部が破断しやすくなるため、歩留まりや信頼性の高い高密度の半導体装置を提供することが困難である。
特許文献３、４及び５に記載の技術では、半導体チップ周囲の枠材に樹脂が用いられている。このような構造においては、特に薄型化のために片面側のみに樹脂絶縁層を含む配線構造を設けると、樹脂材料の熱収縮率の違いにより、反りが発生しやすくなる。反りが発生すると、半導体チップと配線との接続部の不良が発生しやすくなり、またこの半導体チップ搭載基板の他の基板への搭載が困難になる。さらに、半導体チップに応力が生じ、素子特性の低下を招くおそれもある。このような反りを抑えるために、枠材あるいは凹部を持つ基板の厚みを厚くしたり、補強板を設けたりすると、半導体装置の薄型化が困難になる。
このような反りの問題に加えて、枠材が樹脂で形成されている構造では、発熱源である半導体チップが、多層配線構造を構成する樹脂と枠材を構成する樹脂で取り囲まれているため、放熱性が低いという問題がある。
特許文献６に記載の技術は、サイズ（高さ）の異なる電子部品の基板内蔵化を目的とし、電子部品を収容するコア層を樹脂層と複数の金属層との積層構造にするものであり、薄型化を図るものではない。また、コア層の形成において積層工程が必要であるため製造工程数が多くなる問題がある。
本発明の目的は、素子特性および信頼性に優れ、高密度で薄型の半導体装置およびその簡易な製造方法を提供するものである。
本発明によれば、以下の半導体装置およびその製造方法が提供される。
（１）貫通する開孔を有する金属枠体と、
この開孔内に設けられた半導体チップと、
この半導体チップの回路形成面である上面を覆うように前記金属枠体上面に設けられた絶縁層と、
前記金属枠体の上面側にのみ前記絶縁層の絶縁材料を介して設けられ、前記半導体チップの回路と電気的に接続された配線層と、
前記半導体チップの上面に設けられ、この半導体チップの回路と前記配線層とを電気的に接続するビア導体と、
前記金属枠体の下面に設けられた樹脂層を有する半導体装置。
（２）前記樹脂層を貫通する開孔内を満たす金属からなる金属パターンをさらに有し、
この金属パターンは、少なくとも前記半導体チップ下面の直下領域に設けられている１項に記載の半導体装置。
（３）前記樹脂層は、前記金属枠体の下面から前記半導体チップ下面の直下領域にわたって設けられ、
前記金属パターンは、前記半導体チップ下面の直下領域内のみに設けられている２項に記載の半導体装置。
（４）前記金属パターンは、前記半導体チップ下面の直下領域から前記金属枠体下面上へ延在するパターン部を有する２項に記載の半導体装置。
（５）前記樹脂層は、前記金属枠体の下面から前記半導体チップ下面の直下領域にわたって設けられ、
前記金属パターンは、前記半導体チップ下面の直下領域内に設けられたパターン部と、このパターン部に接続された、前記金属枠体下面上へ延在するライン状パターン部を有する４項に記載の半導体装置。
（６）前記金属パターンは、前記半導体チップ下面の直下領域の全部と、金属枠体下面の半導体チップ周辺領域部分とを覆うように設けられている４項に記載の半導体装置。
（７）前記樹脂層は、前記金属枠体の下面および前記半導体チップ下面の直下領域に設けられ、
前記半導体チップと前記樹脂層との間にこれらを接合する接着層を有する１項から５項のいずれかに記載の半導体装置。
（８）前記半導体チップの側面と前記金属枠体の開孔内側面との間隙に充填された絶縁材料からなる充填層を有する１項から７項のいずれかに記載の半導体装置。
（９）前記充填層の上面と、前記半導体チップの上面と、前記金属枠体の上面が同一面にある８項に記載の半導体装置。
（１０）前記充填層の上面が、前記半導体チップの上面および前記金属枠体の上面に対して突出している８項に記載の半導体装置。
（１１）前記充填層の上面が、前記半導体チップの上面および前記金属枠体の上面に対して窪んでいる８項に記載の半導体装置。
（１２）前記絶縁層内に設けられ、前記半導体チップ上面に接触する第１の導電体と、前記絶縁層内に設けられ、前記金属枠体上面に接触する第２の導電体と、第１の導電体および第２の導電体と接続する前記絶縁層上の導電体層からなる熱伝導路をさらに有する１項から１１項のいずれかに記載の半導体装置。
（１３）前記熱伝導路を構成する導電体層は、前記配線層と同じ材料からなる１２項に記載の半導体装置。
（１４）前記金属枠体と電気的に接続されている配線層をさらに有する１項から１３項のいずれかに記載の半導体装置。
（１５）前記金属枠体は、前記配線層を介して電源線またはグランド線と電気的に接続されている１４項に記載の半導体装置。
（１６）前記半導体チップの上面と前記金属枠体の上面が同一面にある１項から１５項のいずれかに記載の半導体装置。
（１７）前記半導体チップの上面が前記金属枠体の上面に対して突出している１項から１５項のいずれかに記載の半導体装置。
（１８）前記半導体チップの上面が前記金属枠体の上面に対して窪んでいる１項から１５項のいずれかに記載の半導体装置。
（１９）前記絶縁層の上面側に設けられた上層側絶縁層と、この上層側絶縁層に設けられたビア導体と、このビア導体を介して下方の配線層と電気的に接続される上層側絶縁層上面に設けられた配線層とを含む配線構造層を一つ又は複数有し、さらに、最上層を構成する最上絶縁層と、この最上絶縁層に設けられたビア導体と、このビア導体を介して下方の配線層と電気的に接続される最上絶縁層上面に設けられた外部端子を有する１項から１８項のいずれかに記載の半導体装置。
（２０）上記１項に記載の半導体装置の製造方法であって、
金属基材の一方の面に樹脂層を形成し、
前記金属基材に、他方の面側から前記樹脂層が露出するように開口を設けて金属枠体を形成し、
前記開口内に、回路形成面を上にして半導体チップを搭載し、
前記金属枠体と前記半導体チップを覆うように絶縁層を形成し、
前記半導体チップ上面の導電部に接続するビア導体を形成し、
前記ビア導体に電気的に接続される配線層を形成する半導体装置の製造方法。
（２１）上記２項に記載の半導体装置の製造方法であって、
金属基材の一方の面に金属パターンを形成し、
前記金属パターンを覆うように樹脂層を形成し、
前記金属基材に、他方の面側から前記金属パターンを残すように開口を設けて金属枠体を形成し、
前記開口内に、回路形成面を上にして半導体チップを搭載し、
前記金属枠体と前記半導体チップを覆うように絶縁層を形成し、
前記半導体チップ上面の導電部に接続するビア導体を形成し、
前記ビア導体に電気的に接続される配線層を形成し、
前記金属パターンが露出するように前記樹脂層を除去する半導体装置の製造方法。
（２２）上記１項に記載の半導体装置の製造方法であって、
樹脂層を介して支持基板と金属基材を貼り合わせ、
前記金属基材に、前記樹脂層が露出するように開口を設けて金属枠体を形成し、
前記開口内に、回路形成面を上にして半導体チップを搭載し、
前記金属枠体と前記半導体チップを覆うように絶縁層を形成し、
前記半導体チップ上面の導電部に接続するビア導体を形成し、
前記ビア導体に電気的に接続される配線層を形成し、
前記樹脂層と前記支持基板を分離する半導体装置の製造方法。
（２３）上記１項に記載の半導体装置の製造方法であって、
支持基板上に樹脂層と開口を持つ金属枠体を形成し、
前記金属枠体の開口内に、回路形成面を上にして半導体チップを搭載し、
前記金属枠体と前記半導体チップを覆うように絶縁層を形成し、
前記半導体チップ上面の導電部に接続するビア導体を形成し、
前記ビア導体に電気的に接続される配線層を形成し、
前記樹脂層と前記支持基板を分離する半導体装置の製造方法。
（２４）前記支持基板が剥離層を介して前記樹脂層と貼り合わされるように、その支持基板上または樹脂層上に剥離層を設ける工程を有する２２項又は２３項に記載の半導体装置の製造方法。
（２５）半導体チップの搭載工程において、半導体チップを接着層を介して搭載する２０項から２４項のいずれかに記載の半導体装置の製造方法。
（２６）前記開口内に搭載された半導体チップの側面と、前記金属枠体の開口内側面との間隙に絶縁材料を充填する工程を有する２０項から２５項のいずれかに記載の半導体装置の製造方法。
本発明によれば、素子特性および信頼性に優れ、高密度で薄型の半導体装置およびその簡易な製造方法を提供することができる。
本発明の半導体装置の第１実施形態の模式的断面図である。 本発明の半導体装置の第１実施形態の他の例の模式的断面図である。 本発明の半導体装置の第１実施形態の他の例の模式的断面図である。 本発明の半導体装置の第１実施形態の他の例の模式的断面図である。 本発明の半導体装置の第１実施形態の他の例の模式的断面図である。 本発明の半導体装置の第１実施形態の他の例の模式的断面図である。 本発明の半導体装置の第２実施形態の模式的断面図である。 本発明の半導体装置の第３実施形態の模式的断面図である。 本発明の半導体装置の第３実施形態の模式的な斜視図である。 本発明の半導体装置の第３実施形態の他の例の模式的断面図である。 本発明の半導体装置の第３実施形態の他の例の模式的な斜視図である。 本発明の半導体装置の第３実施形態の他の例の模式的な斜視図である。 本発明の半導体装置の第４実施形態の模式的断面図である。 本発明の半導体装置の第４実施形態の模式的な斜視図である。 本発明の半導体装置の第４実施形態の他の例の模式的な斜視図である。 本発明の半導体装置の第４実施形態の他の例の模式的斜視図である。 本発明の半導体装置の第４実施形態の他の例の模式的斜視図である。 本発明の半導体装置の製造方法を示す工程断面図である。 本発明の半導体装置の製造方法の他の例を示す工程断面図である。 本発明の半導体装置の製造方法の他の例を示す工程断面図である。 本発明の半導体装置の製造方法の他の例を示す工程断面図である。 本発明の半導体装置の製造方法の他の例を示す工程断面図である。
以下、本発明の実施の形態について図面を参照して説明する。
第１の実施形態
図１は、本発明の半導体装置の構成の一例を示す模式的断面図である。図１に示す構成において、金属枠体１１と有機樹脂層１２からなるベース基材１３の凹部内に半導体チップ１４が接着層１５を介して搭載されている。この半導体チップ１４と金属枠体１１との間の溝には絶縁材料が充填され、充填層１６が形成されている。そして、半導体チップ１４が搭載されたベース基材１３上には配線構造体２１が設けられている。
この配線構造体２１においては、絶縁層１８を介して配線層１７が形成され、上層側の配線と下層側の配線はビアを介して電気的に接続されている。半導体チップの外部端子１は、ビア１９ａを介して上層側の配線層１７と電気的に接続されている。配線構造体２１の最上面には外部端子２０が設けられ、この外部端子２０は、絶縁層１８内に設けられたビア１９と配線層１７とを介して半導体チップ１４と電気的に接続されている。
この構成では、半導体チップ１４の周囲を構成する枠体１１が樹脂に比較して剛性に優れる金属のみで構成され、また、金属枠体の下面側に設けられた樹脂層が金属枠体の上面側に設けられた絶縁層１８の収縮による応力を緩和することができるため、製造工程中や完成後の半導体装置の反りやうねりが抑制される。製造工程において反りやうねりを抑制できることから、絶縁層に設けられる配線層やビアを精度よく形成することができる。また、完成後の半導体装置の反りやうねりを抑制できることから、信頼性を高めることができ、また、他の基板等への実装を精度よく行うことができる。結果、半導体装置の薄型化を図ることができる。
また、枠体１１が金属で構成されているため放熱性を高めることができ、素子の動作を安定化することができる。
また、半田等の接続材料を用いないで半導体チップ１４の導電部（外部端子１）とビア１９ａとを直接接続し、半導体チップ１４と配線層１７を電気的に接続する構造を有するため、端子ピッチが狭い高密度な回路を有する半導体チップの搭載を精度よく容易に行うことができ、また、接続抵抗や接続不良を抑えることができる。
金属枠体１１を構成する金属としては、例えば銅、ニッケル、アルミニウム、金、銀、パラジウム、白金、鉄、ステンレス鋼、亜鉛、マグネシウム、チタン、４２アロイ、クロム、バナジウム、ロジウム、モリブデン、コバルトが挙げられ、これらの単独もしくは複数の材料を用いてもよく、必要に応じて単層もしくは複数金属による積層構造としてよい。これらの中でも、コストや加工性等の点から銅または銅合金が適している。半導体素子の性能劣化の原因となる金属汚染が懸念されるときは、ニッケルなどのバリア性材料を用いることができ、このようなバリア性材料からなる被覆層を設けてもよい。
金属体枠１１の厚みは、搭載される半導体チップ１４の厚みに応じて適宜選択すればよい。図１に示すように、半導体チップ１４の回路形成面（上面）と金属枠体１１の上面がほぼ同じ位置にある場合、配線構造体２１を設ける際の安定性が向上し、微細な接続および配線を形成することが容易となる。図２に示すように、半導体チップ１４の上面が金属枠体１１の上面より突出している場合は、微細な電気的接続が容易になり、狭ピッチ化に対応できることに加えて、半導体チップ１４をベース基材１３に搭載する際のツールと金属枠体１１との干渉が少なくなり、搭載精度を向上させることができる。図３に示すように、半導体チップ１４の上面が金属枠体１１の上面より窪んだ位置にある場合は、半導体チップ１４端部のチッピングや剥離を防止することが容易となる。
金属枠体１１は、金属板に有機樹脂層１２を設けた後にエッチングにより開口部を形成して得ることができる。
本実施形態では、厚み１２５μｍの銅からなる金属枠体１１の開口部に、厚み１１０μｍ厚の半導体チップ１４を厚み１５μｍの接着層１５を介して搭載した。
金属枠体の下面側に設けられる有機樹脂層１２は、例えば感光性又は非感光性の有機材料で形成することができる。有機材料としては、例えば、エポキシ樹脂、エポキシアクリレート樹脂、ウレタンアクリレート樹脂、ポリエステル樹脂、フェノール樹脂、ポリイミド樹脂、ＢＣＢ（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、ＰＢＯ（ｐｏｌｙｂｅｎｚｏｘａｚｏｌｅ）、ポリノルボルネン樹脂等や、ガラスクロスやアラミド繊維などで形成された織布や不織布にこれらの樹脂を含浸させた材料を用いることができる。特に、ポリイミド樹脂、ＰＢＯ、および織布や不織布に樹脂を含浸させた材料は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れ、高い信頼性を得ることができるため好ましい。
図１では、金属枠体１１をすべて覆うように有機樹脂層１２が設けられているが、これに限定されることなく、所望の効果に応じて金属枠体１１の下面すべてを覆っていなくても構わない。本実施形態では、１０μｍ厚みのポリイミド樹脂を用い、金属枠体１１と同じサイズとした。
本実施形態において、半導体チップ１４は、回路形成面（上面）に対する反対面（下面）が接着層１５を介して有機樹脂層１２に接合されている。半導体チップ１４は、必要に応じて裏面研削により厚みを薄くしたものを用いることができる。本実施形態では、厚み１１０μｍの半導体チップ１４を用いた。
接着層１５は、半導体チップ１４と有機樹脂層１２とを接合させるために用いられ、例えば、エポキシ系、ポリイミド系、アクリル系、ウレタン系、エポキシアクリレート系などの有機材料や、銀ペーストや半田材料を主成分とする材料を用いることができる。有機樹脂層１２自体に接着性能がある場合には、図４に示す通り、有機樹脂層１２上に直接半導体チップ１４を接合してもよい。接着性を有する有機樹脂層１２としては、熱可塑性を有する有機材料や、硬化反応が完了していない状態の有機樹脂を用いることができる。本実施形態ではポリイミド系材料からなる厚み１５μｍの接着層を形成した。
充填層１６は、半導体チップ１４の側面と金属枠体１１の開口部の内側面との間に存在するギャップに埋め込まれた絶縁材料からなる。このギャップは、金属枠体１１の開口部内に半導体チップ１４を搭載する際のツール干渉を回避するために形成される。この絶縁材料としては、例えばエポキシ系、ポリイミド系、アクリル系、ウレタン系、エポキシアクリレート系樹脂などの有機材料や、これらの有機材料にシリカ、アルミナ、酸化チタンなどに代表される無機フィラーが添加された材料などを用いることができる。配線構造体２１の絶縁層１８の材料でギャップを充填できる場合は、この材料により充填層を形成することができる。
図１において、充填層１６は、その上面が半導体チップ１４の上面と同じ位置にあるが、図６に示すように半導体チップの上面より突出していてもよいし、図５に示すように半導体チップの上面よりも窪んだ位置にあってもよい。充填層１６の上面が突出している場合は、半導体チップ１４の端部を保護することができ、端部のチッピングや剥離を防止することができる。また、配線構造体２１による半導体チップ１４にかかる応力を緩和することができ、信頼性を向上させることができる。一方、充填層１６の上面が半導体チップ１４の上面より窪んだ位置に存在する場合は、絶縁材料の充填量の制御が容易となり、安定して半導体装置を製造できる。図２及び図３に示す構造において、充填層１６の上面位置が、半導体チップ上面および金属枠体上面より突出した構造、ならびに半導体チップ上面および金属枠体上面より窪んだ位置にある構造をとることもできる。これらの場合、それぞれの利点が複合した効果を得ることができる。本実施形態では、絶縁材料としてフィラーが含まれていないエポキシ系の有機材料を用い、充填層上面が半導体チップ上面より３μｍ程度低い位置にある充填層を形成した。
配線構造体２１は、絶縁層と、絶縁層上の配線層と、絶縁層に設けられたビアと、最上面に設けられた外部端子２０から構成され、配線層１７と絶縁層１８が交互に積層されている。半導体チップ１４の端子１から外部端子２０までは、絶縁層１８内に設けられたビアと配線層を介して電気的に接続されている。半導体チップの端子１は、バンプを介しないで、絶縁層内のビア１９ａと直接に接続されている。
配線層１７の材料としては、銅、金、ニッケル、アルミニウム、銀、パラジウム等の導電性材料が挙げられ、これらの単独あるいは複数種の材料を組み合わせて用いることができる。抵抗値やコストの面で銅あるいは銅合金が好適である。また、ニッケルは、絶縁材料等の他の材料と配線材料との界面反応を防止でき、磁性体としての特性を活用したインダクタ又は抵抗配線として使用できる。本実施形態においては、後述のセミアディティブ法（給電層はスパッタ法により形成）を用いて厚み１０μｍの銅配線を形成した。
絶縁層１８は、前述の有機樹脂層１２の有機材料と同様な材料を用いることができる。特に、ポリイミド樹脂、ＰＢＯ、および織布や不織布に樹脂を含浸させた材料は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れ、高い信頼性を得ることができるため好ましい。本実施形態では、ポリイミド樹脂からなる厚み１０μｍの絶縁層を、金属枠体および半導体チップと配線層との間、下層側の配線層と上層側の配線層の間、配線層と外部端子の間に形成した。
ビア１９、１９ａは、絶縁層１８内に設けられ、半導体チップの端子１と配線層との接続、下層側の配線層と上層側の配線層との接続、配線層と外部端子２０との接続を行っている。ビアの形成方法としては、絶縁層にビアホールを設け、次いで配線層形成用の導電膜を形成する際にその導電材料をビアホールに充填することにより形成することができる。また、配線層の形成とは別途に、ビアホール内に導電性材料を充填もしくはビアホールの内壁面に追従させることにより形成することもできる。その他の方法として、ビアの形成位置に予めめっきポストを形成した後に絶縁膜を形成し、研磨により絶縁膜表面を削ってめっきポストを露出させてビアを得ることができる。このメッキポスト法によれば、絶縁層に予めビアホールを設ける必要がない。また、インダクタ結合やキャパシタ結合などの無線で電気的に接続を行う構造により、ビアに代えることができる。さらに、配線層を設ける絶縁層が傾斜を持った形状で開口部を設け、上下の配線層間や半導体チップと配線層との間を直接接続してもよい。また、半導体チップ１４と配線層との接続において、一部が光結合により行われていてもよく、この場合は、配線層として光配線を用いても良い。本実施形態では、銅からなるビアを、めっきポスト法により形成した。
外部端子２０は、配線構造体の最上面に設けられ、ビアと配線層を介して半導体チップ１４に電気的に接続されている。
外部端子２０は、複数の層が積層された積層体で形成することができ、例えば、外部端子２０の表面に設けられる半田ボールの濡れ性又はボンディングワイヤーとの接続性を考慮して、外部端子の表面は、金、銀、銅、錫及び半田材料からなる群から選ばれる少なくとも一種の金属又は合金で形成することが好ましい。
図１では、配線構造体上にソルダーレジストを設けていないが、ソルダーレジストを設けて外部端子２０の少なくとも一部を露出させる構造としてもよい。また、ソルダーレジストを設けた場合、ソルダーレジストの開口内部の外部端子２０表面のみが金、銀、銅、錫及び半田材料からなる群からばれる少なくとも一種の金属又は合金で形成されていてもよい。
外部端子の形成は、ソルダーレジストのパターンを形成した後に、その開口部を覆うように外部端子が設けられた構造としてもよい。
本実施形態では、外部端子２０として厚み１０μｍの銅パターンを形成した後、ソルダーレジスト（不図示）を形成し、その開口部内のみの銅膜上に厚み３μｍのニッケル（不図示）および厚み０．５μｍの金（不図示）を最表面が金になる順に積層した。
図に示すように本実施形態では、配線層が２層、絶縁層が３層の場合を示したが、これに限定されることはなく、適宜必要に応じて配線層および絶縁層の層数を設定することができる。また、外部端子２０が設けられている絶縁層上に配線層を設けてもよく、この配線層は、外部端子の形成と同時に形成してもよい。
本実施形態の構造によれば、反りやうねりが抑えられた安定した形状が得られるため、微細配線を高密度に設けることが可能になり、薄型の半導体装置を得ることができる。また、半導体チップが金属枠体と有機樹脂層と配線構造体により覆われているため、半導体装置を別の基板などに搭載した際にかかる応力が半導体チップに直接伝わることがないため二次実装信頼性が向上する。また、半導体チップと配線構造体との接続が半田などの接続材料を介していないため、一次実装と呼ばれる状態とは異なり安定した接続構造を得ることができ、その接続部分の抵抗が小さく、接続不良も抑えられるため、半導体素子への電力供給を安定化することができる。
第２の実施形態
図７は、本発明の半導体装置の構成の他の実施形態を示す模式的断面図である。本実施形態は、第１実施形態に対して、金属枠体１１が配線構造体２１の配線層に電気的に接続されていることが異なっている。それ以外の部分は第１実施形態と同じである。また、第１実施形態に記載したように、図２から６に示す構成と組み合わせてもよい。
配線構造体２１において、絶縁層１８内に設けられたビア１９、１９ｂと配線層を介して金属枠体１１と半導体チップ１４の回路と外部端子２０とが電気的に接続されている。
金属枠体１１と配線構造体２１とを電気的に接続するビア１９ｂは、例えば次のようにして形成することができる。金属枠体１１に対して、めっき法、エッチング法、機械加工法、印刷法、ボンディングワイヤーによるスタッドバンプの形成、ペースト材料の転写などにより所望の位置に所望の形状で導電体を設け、その後に絶縁層を設け、この絶縁層を加工して導電体を露出させることにより形成することができる。あるいは、絶縁層形成後に、ビアホールを形成し、その内部に導電体を設けてビアを形成することもできる。その際、絶縁層に感光性の材料を使用する場合はフォトリソグラフィーにより、非感光性の材料（あるいはパターン解像度が低い感光性材料）を使用する場合は、レーザ加工法、ドライエッチング法又はブラスト法によりビアホールを形成することができる。その他、第１の実施形態の配線構造体のビアと同様な構成、形成方法を採用することができる。
本実施形態の構成によれば、第１実施形態の効果に加えて、金属枠体１１に電源やグランドなどの電気的な機能を付与することができるため、半導体装置の電気特性を向上させることができる。さらに、配線構造体２１に設けられる電源やグランドなどの回路面積を低減できるため、配線構造体２１の配線層数を少なくすることができ、結果、低コスト化や高歩留まり化を図ることができる。
第３の実施形態
図８Ａ、図８Ｂ、図９Ａ、図９Ｂ、図９Ｃは、本発明の半導体装置の他の実施形態を示す模式的な説明図である。図８Ａ及び図９Ａは断面図、図８Ｂ、図９Ｂ及び図９Ｃは下面側からみた斜視図である。本実施形態は、第１実施形態に対して、有機樹脂層１２に貫通する金属パターン２２が設けられていることが異なっている。それ以外の部分は第１実施形態および第２実施形態と同様な構成をとることができる。また、第１実施形態に記載したように、図２から６に示す構成と組み合わせてもよい。
図８Ａ及び図８Ｂには、正方形あるいは矩形の単一パターンからなる金属パターン２２が設けられ、図９Ａ、図９Ｂ及び図９Ｃには、複数の正方形あるいは矩形パターンからなる金属パターン２２が設けられている。
金属パターン２２は、少なくとも一部が有機樹脂層１２を膜厚方向に貫通している状態で設けられており、有機樹脂層１２の両表面に露出する構造を有する。この金属パターン２２は、半導体チップ１４の放熱性を高めることができる。
金属パターンの材料としては、例えば、銅、ニッケル、アルミニウム、金、銀、パラジウム、白金、鉄、ステンレス鋼、亜鉛、マグネシウム、チタン、４２アロイ、クロム、バナジウム、ロジウム、モリブデン、コバルトが挙げられ、これらの単独もしくは複数の材料を用いてもよく、必要に応じて単層もしくは複数金属による積層構造としてよい。これらの中でも、コストや加工性等の点から銅または銅合金が適している。また、素子性能劣化の原因となる金属汚染が懸念されるときは、ニッケルなどのバリア性材料により金属パターンを形成することができ、あるいは金属パターン２２の半導体チップに対する露出面をバリア性材料で被覆してもよい。
この金属パターン２２は、金属枠体１１に加工前の金属板の下面の所望の位置に所望の形状の金属パターンを形成し、その後に有機樹脂層１２を設け、この有機樹脂層を加工して金属パターンを露出させることにより形成することができる。あるいは、有機樹脂層１８の形成後に、開口パターンを形成し、その内部に導電体を設けて金属パターンを形成することもできる。
金属パターンの形状は、放熱性の要求にあわせて、図８Ａ及び図８Ｂに示すように半導体チップ１４の設置領域に対応した形状をもつ単一パターンとしてもよく、図９Ｂ及び図９Ｃに示すように複数のパターン部分の組み合わせからなるパターンとしてもよい。
製造時の金属パターンの抜け落ち等の欠陥を防止する点から、金属パターンの一部を有機樹脂層１２が覆う構造としてもよい。また、有機樹脂層１２と金属パターン２２との境界の少なくとも一部が覆われるように金属や有機樹脂からなるストッパーを設けてもよい。
本実施形態では、ニッケルからなる厚み１０μｍの金属パターン２２を形成し、有機樹脂層２２としてポリイミド樹脂にて覆った後、バフ研磨法にて金属パターン２２を露出させた。
放熱性をより高めるために金属パターン２２と接するように放熱板やヒートシンクを設けてもよい。
半導体チップ１４と有機樹脂層１２との間に接着層１５を設けた場合、先に記載のエポキシ系、ポリイミド系、アクリル系、ウレタン系、エポキシアクリレート系などの有機材料や、銀ペーストや半田材料を主成分とする材料に加えて、エポキシ系、ポリイミド系、アクリル系、ウレタン系、エポキシアクリレート系などの有機材料に金属材料や無機材料からなるフィラーを添加して放熱性を向上させた材料を用いても構わない。
本実施形態の構造によれば、第１実施形態あるいはさらに第２実施形態の効果に加えて、半導体装置の放熱性を向上することができ、素子動作を安定化できる。また、半導体チップの設置領域の全面が有機樹脂層で覆われていないため、有機樹脂層の収縮に起因する応力を低減することができ、素子の信頼性を向上できる。
第４の実施形態
図１０Ａ〜Ｅは、本発明の半導体装置の他の実施形態を示す模式的な説明図である。図１０Ａは断面図、図１０Ｂ〜Ｅは下面側からみた斜視図である。本実施形態は、第３実施形態に対して金属パターン２２の形状およびレイアウトが異なっている。それ以外の部分は第３実施形態と同様な構成をとることができる。
前述の第３の実施形態では、金属パターンが半導体チップの設置領域内にのみ設けられているに対して、本実施形態では、金属パターンが半導体チップの設置領域上から金属枠体上にわたって設けられている。この構造によれば、半導体チップからの熱を金属枠体へ効果的に逃がすことができ、放熱性をより一層高めることができる。
図１０Ａ〜Ｃでは、半導体チップ設置領域内に設けられた複数の多角形（矩形や正方形など）あるいは円形の複数の小パターンと、この小パターンに接続し、金属枠体上へ延在する複数のライン状パターンが設けられている。これらの図では、複数の小パターンがマトリクス状に配置され、最外周の小パターンにライン状パターンが接続されている。特に、図１０Ｃでは、隣接する小パターン同士が接続され、内側の小パターンから外側の小パターンそして金属枠体へつながる放熱経路が形成され、放熱効果が高められている。
図１０Ｄでは、半導体チップ設置領域内に、半導体チップの設置領域に対応した形状をもつ単一のパターン部分と、このパターン部分に接続し、金属枠体状へ延在する複数のライン状パターンが設けられている。
図１０Ｅでは、半導体チップ設置領域の全面と、金属枠体の半導体チップ設置領域周囲部分を覆うように単一のパターンが設けられている。
図１０Ａ〜Ｄに示す金属パターンは、半導体チップから金属枠体への放熱経路がライン状パターンで構成され、半導体チップの外周と金属枠体の開口内周との境界の全部が金属パターンで覆われていないため、この境界付近に発生する応力を低減することができる。
図１０Ｅに示す金属パターンは、半導体チップから金属枠体への放熱経路の面積が大きいため、より高い放熱効果を得ることができる。
第５の実施形態
本実施形態では、配線構造体２１に、半導体チップの上面に接続する第１ビアと、金属枠体上面に接続する第２ビアと、これらのビアに接続する導電体層を有する以外は、第１から第４の実施形態と同様な構成をとることができる。
第１ビアは、第１実施形態で説明した半導体チップの端子に接続するビアと同様にして形成でき、第２ビアは、第２実施形態で説明した金属枠体に接続するビアと同様にして形成することができる。また、第１ビアと第２ビアに接続する導電体層は配線層と同様にして形成することができる。
本実施形態の構造によれば、第１ビア、導電体層、第２ビアからなる放熱経路が形成されるため、半導体装置の放熱性を高めることができる。
以上に説明した各実施形態において、金属枠体１１や配線構造体２１の所望の位置に、回路のノイズフィルターの役割を果たすコンデンサが設けられていてもよい。コンデンサを構成する誘電体材料としては、酸化チタン、酸化タンタル、Ａｌ２Ｏ３、ＳｉＯ２、ＺｒＯ２、ＨｆＯ２又はＮｂ２Ｏ５等の金属酸化物、ＢＳＴ（ＢａｘＳｒ１−ｘＴｉＯ３）、ＰＺＴ（ＰｂＺｒｘＴｉ１−ｘＯ３）又はＰＬＺＴ（Ｐｂ１−ｙＬａｙＺｒｘＴｉ１−ｘＯ３）等のペロブスカイト系材料（０≦ｘ≦１、０＜ｙ＜１）、ＳｒＢｉ２Ｔａ２Ｏ９等のＢｉ系層状化合物が挙げられ、また、このような無機材料や磁性材料と有機材料を混合した材料を使用してもよい。更に、絶縁層１８の一層もしくは複数層を誘電率９以上の材料により構成し、金属枠体１１、配線層１７または外部端子２０に対向する位置に対向電極を形成することで回路のノイズフィルターの役割を果たすコンデンサを設けてもよい。このようなコンデンサを構成する誘電体材料としては、上記の誘電体材料を用いることができる。
製造例１
図１１（ａ）から（ｆ）に、図１に示す半導体装置の製造方法を説明するための工程断面図を示す。
まず、図１１（ａ）に示すように、金属枠体１１となる金属板２３を用意し、必要に応じて表面のウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施す。金属板２３の材料としては、金属枠体用の前述の金属材料を用いることができる。本実施形態では、この金属板として、厚み１２５μｍの銅板を用いた。
次に、図１１（ｂ）に示すように、金属板２３の片面に有機樹脂層１２を形成する。有機樹脂層１２の材料としては前述の有機材料を用いることができる。液状の有機材料を用いる場合は、スピンコート法や、ダイコート法、カーテンコート法、アルファコート法、印刷法等により形成できる。有機材料として、ドライフィルム、樹脂付き銅箔、プリプレグなどを用いる場合は、ラミネート法やプレス法、真空雰囲気下でのラミネート法やプレス法等により積層できる。熱硬化性の材料や溶剤を含む材料を用いた場合は、樹脂層の形成中あるいはその後に硬化や乾燥のための熱処理を行う。本実施形態では、厚み１０μｍのポリイミド樹脂からなる有機樹脂層を形成した。
次に、図１１（ｃ）に示すように、金属板２３に開口部を設けて金属枠体１１を形成する。開口部は、ウェットエッチング法、ドライエッチング法、機械加工法、レーザ加工法、又はこれらの組み合わせにより形成することができる。ウェットエッチング法やドライエッチング法では、形成しようとする開口部に対応する開口パターンを有するエッチングマスク（図示せず）を用いてマスクに覆われていない開口部分を選択的にエッチングする。エッチング終了後は、エッチングマスクを除去してもよいし、残してもよい。エッチングマスクを除去する場合は、金属枠体１１及び有機樹脂層１２がエッチングされないエッチング液を用いて除去する。エッチングによる除去が困難である場合は、研磨により除去してもよい。
半導体チップ１４の性能劣化の原因となる金属汚染が懸念されるときは、金属枠体の材料としてニッケルなどのバリア性をもつ材料を用いるか、開口部を設けた後に金属枠体１１の表面をバリア材料で被膜することができる。被膜の形成方法は、電解めっき法、無電解めっき法、スパッタ法、ゾルゲル法、蒸着法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがあげられる。
本実施形態では、エポキシ系のレジスト材料をエッチングマスクとして用いて金属板２３をウェットエッチングし、その後エッチングマスクを除去することで金属枠体１１を形成した。
なお、開口部の形成工程から半導体チップ搭載工程までは、開口部底部が損傷しないように支持台や支持部材に固定された状態で各工程の処理が実施されることが望ましい。
次に、図１１（ｄ）に示すように、金属枠体１１の開口部内に半導体チップ１４を接着層１５を介して有機樹脂層１２上に接合する。半導体チップ１４を搭載する際に、位置合わせ用のマークが必要である場合は、金属枠体１１や有機樹脂層１２のいずれかもしくは両方に、エッチング法、印刷法、めっき法、レーザ加工法、ブラスト法、機械加工法、スパッタ法、蒸着法、又はそれらの組み合わせにより位置合わせマークを形成することができる。図１１では、半導体チップ１４の回路形成面と金属枠体１１の表面がほぼ同じ位置にあるが、半導体チップ１４の厚みや接着層１５の厚みを適宜選択することで、半導体チップ１４の回路形成面が金属枠体１１表面より突出している形態（図２）や、半導体チップ１４の回路形成面が金属枠体１１表面より窪んだ位置にある形態（図３）を形成することができる。
接着層１５は、半導体チップ１４と有機樹脂層１２とを接合させるために形成され、半導体チップ１４の搭載前に、その回路形成面と反対の面（下面）に形成してもよいし、ベース基材１３の開口部内に形成してもよい。半導体チップ１４に形成する場合は、ウエハ状態で下面に接着剤層を形成し、チップ個片にダイシングする方法を用いることができる。ベース基材１３の開口部内に接着層１５を形成する場合は、粘性のあるペースト状材料、またはシート状の材料を設けることができる。接着層１５の材料は、例えば、エポキシ系、ポリイミド系、アクリル系、ウレタン系、エポキシアクリレート系などの有機材料や、銀ペーストや半田材料を主成分とする材料を用いることができる。接着層１５を介する半導体チップ１４と有機樹脂層１２との接合は、加圧や熱処理もしくはこれらの組み合わせにより行うことができ、必要に応じてウェット洗浄やドライ洗浄を行ってもよい。
有機樹脂層１２自体に接着性能がある場合には、図４に示すように、有機樹脂層１２上に直接半導体チップ１４を接合してもよい。有機樹脂層自体に接着性能が存在するためには、その材料として熱可塑性を有する有機材料や、硬化反応が完了していない状態の有機樹脂を用いることができる。このような有機樹脂層上に半導体チップを設けた後、加圧や熱処理もしくはこれらの組み合わせにより接着することができ、必要に応じてウェット洗浄やドライ洗浄を行ってもよい。
本実施形態では、厚み１１０μｍの半導体チップ１４を用い、ポリイミド系材料からなる厚み１５μｍの接着層１５を形成した。
次に、図１１（ｅ）に示すように、金属枠体１１の開口部の内側面と半導体チップ１４の側面との間のギャップに絶縁材料を充填して充填層１５を形成する。このギャップは、金属枠体１１の開口部内に半導体チップ１４を搭載する際のツール干渉を回避するために形成される。絶縁材料の充填は、粘性のある絶縁材料をノズルから射出する方法、インクジェット法、印刷法、転写法、ポッティング法などで行うことができる。絶縁材料は、例えばエポキシ系、ポリイミド系、アクリル系、ウレタン系、エポキシアクリレート系樹脂などの有機材料や、これらの有機材料にシリカ、アルミナ、酸化チタンなどに代表される無機フィラーが添加された材料などを用いることができる。
図１１では充填層１６の上面が半導体チップ１４の上面と同じ位置にあるが、図６に示すように半導体チップ１４の上面より突出していてもよく、図５示すように半導体素子１４の上面よりも窪んだ位置にあってもよい。
本実施形態では、絶縁材料としてフィラーが含まれていないエポキシ系の有機材料を用い、充填層の上面が半導体チップ上面より３μｍ程度低い位置にある充填層を形成した。
次に、図１１（ｆ）に示すように、配線構造体２１を形成する。配線構造体２１は、絶縁層１８と、絶縁層を介して設けられた配線層１７と、ビア１、１９と、最上面に設けられた外部端子２０から構成され、配線層１７と絶縁層１８が交互に積層されている。半導体チップ１４の露出面に対して、必要に応じて配線層１７から形成してもよく、絶縁層１８から形成してもよい。配線構造体２１を設ける際に、半導体チップ１４に対して位置あわせを行うために、半導体チップ１４上にあらかじめ位置合わせ用のパターンを形成しておいてもよい。半導体チップ１４と金属枠体１１との位置精度が良好であれば、金属枠体１１に位置合わせ用のパターンを形成してもよい。これらの位置合わせ用のパターンは、エッチング法、印刷法、めっき法、レーザ加工法、ブラスト法、機械加工法、スパッタ法、蒸着法、又はそれらの組み合わせにより形成することができる。
配線層１７の材料としては、銅、金、ニッケル、アルミニウム、銀、パラジウム等の導電性材料が挙げられ、これらの単独あるいは複数種の材料を組み合わせて用いることができる。抵抗値やコストの面で銅あるいは銅合金が好適である。また、ニッケルは、絶縁材料等の他の材料と配線材料との界面反応を防止でき、磁性体としての特性を活用したインダクタ又は抵抗配線として使用できる。本実施形態では、後述のセミアディティブ法（給電層はスパッタ法により形成）を用いて厚み１０μｍの銅配線を形成した。
配線層１７の形成方法としては、例えばサブトラクティブ法、セミアディティブ法又はフルアディティブ法を用いることができる。サブトラクティブ法は、基板上に設けられた銅箔上に所定のパターンのレジストを形成し、このレジストをマスクとして不要な銅箔をエッチングした後に、レジストを剥離して所定の配線パターンを形成する方法である。セミアディティブ法は、無電解めっき法や、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等で給電層を形成した後、所定のパターンのレジストを形成し、このレジストに覆われていない給電層上に電解めっき法により金属を析出させ、レジスト及びその下の給電層を除去して所定の配線パターンを得る方法である。フルアディティブ法は、基板上に無電解めっき触媒を吸着させた後に、レジストパターンを形成し、このレジストをマスクとして触媒を活性化し、このレジストに覆われていない領域に無電解めっき法により金属を析出させ、そのレジストを除去することで所定の配線パターンを得る方法である。その他の方法として、絶縁層に、所定の配線パターンに対応するパターンを持つ凹部を設け、無電解めっき法や、スパッタ法、ＣＶＤ法等で給電層を形成した後、無電解めっき法や電解めっき法により凹部を埋め込むように金属膜を形成し、その表面を研磨して凹部外部の金属を除去して、凹部内に埋め込まれた配線層を得ることができる。
絶縁層１８は、前述の有機樹脂層１２の有機材料と同様な材料を用いて通常の方法で形成することができる。特に、ポリイミド樹脂、ＰＢＯ、および織布や不織布に樹脂を含浸させた材料は、膜強度、引張弾性率及び破断伸び率等の機械的特性が優れ、高い信頼性を得ることができるため好ましい。本実施形態では、ポリイミド樹脂からなる厚み１０μｍの絶縁層を、金属枠体および半導体チップと配線層との間、下層側の配線層と上層側の配線層の間、配線層と外部端子の間に形成した。
ビア１９、１９ａは、絶縁層１８にビアホールを設け、その内部に導電性材料を充填することにより形成することができる。電解めっき法、無電解めっき法、インクジェット法及び印刷法などによりビアホール内に導電性材料を充填するように形成することができ、あるいはビアホールの壁面に追従する状態で形成してもよい。ビアの形成は配線層１７の形成と同時に行ってもよいし、別途に行ってよい。ビア１９の導電性材料としては、銅、金、銀、錫、ニッケル、半田材料、もしくはそれらの合金を用いることができる。ビアホール内に導電性材料を形成する前に、ビアホールの底部の残渣除去のため、ウェットエッチング法、ドライエッチング法もしくはこれらの組み合わせによるクリーニングを行ってもよい。ビアホールの形成は、絶縁層に感光性の材料を使用する場合、フォトリソグラフィーにより形成することができる。非感光性の材料（あるいはパターン解像度が低い感光性材料）を使用する場合は、レーザ加工法、ドライエッチング法又はブラスト法によりビアホールを形成することができる。その他のビアの形成方法として、ビアの形成位置に予めめっきポストを形成した後に絶縁膜を形成し、研磨により絶縁膜表面を削ってめっきポストを露出させてビアを得ることができる。このメッキポスト法によれば、絶縁層に予めビアホールを設ける必要がない。金属枠体１１と配線層１７とを接続するためのビアを形成する場合、そのビアの形成と、半導体チップ１４の端子と配線層１７とを接続するためのビアの形成とは、別の工程において行ってもよく、同じ工程において行ってもよい。放熱経路を形成するために、半導体体チップの上面と配線層（金属枠体にビアを介して接続される導電体層）とを接続するためのビアを形成する場合、そのビアの形成と、半導体チップ１４の端子と配線層１７とを接続するためのビアの形成とは、別の工程において行ってもよく、同じ工程において行ってもよい。
本実施形態では、銅からなるビアを、めっきポスト法により形成した。
外部端子２０は、配線構造体の最上面に設けられ、ビアと配線層を介して半導体チップ１４に電気的に接続されている。
図１１では、配線構造体上にソルダーレジストを設けていないが、ソルダーレジストを設けて外部端子２０の少なくとも一部を露出させる構造としてもよい。ソルダーレジストの材料は、エポキシ系、アクリル系、ウレタン系、ポリイミド系の有機材料が挙げられ、必要に応じて無機材料や有機材料のフィラーが添加されていてもよい。ソルダーレジストの材料が液状である場合はスピンコート法、ダイコート法、カーテンコート法、アルファコート法又は印刷法等で塗布できる。ソルダーレジストの材料がドライフィルム等のフィルム状であればラミネート法やプレス法、真空雰囲気下でのラミネート法やプレス法等により積層できる。熱硬化性の材料や溶剤を含む材料を用いた場合は、ソルダーレジストの形成中あるいはその後に硬化や乾燥のための熱処理を行う。ソルダーレジストの開口部は、感光性の有機材料を使用する場合、フォトリソグラフィー法により形成することができる。非感光性の有機材料（あるいはパターン解像度が低い感光性材料）を使用する場合は、レーザ加工法、ドライエッチング法又はブラスト法により開口部を形成することができる。また、ソルダーレジストを設けた場合、ソルダーレジストの開口内部の外部端子２０表面のみが金、銀、銅、錫及び半田材料からなる群から選択された少なくとも一種の金属又は合金で形成されていてもよい。また、ソルダーレジストのパターンを形成した後に、その開口部を覆うように外部端子２０のパターンを設けた構造としてもよい。
外部端子２０が設けられている絶縁層上に配線層を設けてもよく、この配線層は、外部端子の形成と同時に形成してもよい。
本実施形態では、外部端子２０として、スパッタ膜を給電層としたセミアディティブ法により厚み１０μｍの銅パターンを形成し、次いでソルダーレジスト（不図示）を形成し、その開口部内のみの銅膜上に厚み３μｍのニッケル（不図示）および厚み０．５μｍの金（不図示）を最表面が金になる順に積層した。
本製造例では、一つの半導体装置を形成する場合を示したが、複数の半導体装置を一体に形成し、最終的にダイシング法、プレス法、レーザ加工法、ウォーターカッター法などにより切断し、分離してもよい。この場合、分離時のダメージを抑えるため、切断部分に金属枠体１１が存在しないように、複数の金属板を組み合わせた状態で各金属板に対応する金属枠体を備えた半導体装置を作製し、その組み合わせの境界部分で切断することが好ましい。複数の金属板２３は、縦横方向に側面同士を接触させて大判の板状としてもよく、また、一列あるいは複数列に組み合わせて長尺のリール形状としてもよい。複数の金属板を組み合わせて製造を行うことにより生産性を高めることができる。
また、本製造例では、一つの半導体装置に一つの半導体チップを搭載しているが、一つの金属板に複数の開口部を設け、各開口部に半導体チップを設けた構成にすることもできる。
製造例２
図１２（ａ）から（ｈ）に、図８Ａ及び図８Ｂに示す半導体装置の製造方法を説明するための工程断面図を示す。本製造例は、金属パターン２２の形成に関係する製造プロセスを除いて、製造例１と同様にして実施することができる。製造例１で製造した半導体装置と共通する構成の製造は、製造例１と同様にして行うことができる。
まず、図１２（ａ）に示すように、金属枠体１１となる金属板２３を用意する。本実施形態では、この金属板として、厚み１２５μｍの銅板を用いた。
次に、図１２（ｂ）に示すように、金属板２３の片面に所定の形状の金属パターン２２を所定の位置に形成する。
金属パターン２２の形成は、第１の方法として、金属板２３をウェットエッチング法やドライエッチング法、機械加工法、レーザ加工法、これらの組み合わせにより加工して形成することができる。ウェットエッチング法やドライエッチング法では、開口パターンを持つマスクを用いて選択的にエッチングする。エッチング終了後にマスクを除去してもよいし、残してもよい。マスクを除去する場合は、金属板２３や金属パターン２２がエッチングされないエッチング液を用いて除去する。エッチングによる除去に代えて研磨により除去してもよい。
金属パターンの第２の形成方法としては、電解めっき法、無電解めっき法、蒸着法、スパッタ法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、加熱加圧による金属の圧接法、印刷法、ボンディングワイヤーによるスタッドバンプの形成、ペースト材料の転写などにより形成することができる。有機樹脂層１８の形成後に、開口パターンを形成し、その内部に導電体を設けて金属パターンを形成することもできる。有機樹脂層の形成工程において、有機樹脂層に感光性の材料を使用する場合はフォトリソグラフィーにより、非感光性の材料（あるいはパターン解像度が低い感光性材料）を使用する場合は、レーザ加工法、ドライエッチング法又はブラスト法により開口パターンを形成することができる。
金属板２３に半導体チップ搭載用の開口部を形成した際に、開口内に露出する金属パターン２２に起因する金属汚染により素子性能の劣化が懸念されるときは、ニッケルなどのバリア性材料により金属パターンを形成することができ、あるいは金属パターン２２の露出面をバリア性材料で被覆してもよい。被膜の形成方法は、電解めっき法、無電解めっき法、スパッタ法、ゾルゲル法、蒸着法、ＣＶＤ法などにより行うことができる。
本実施形態では、金属パターン２２として、めっきレジストを用いて電解ニッケルめっき法により厚み１０μｍのニッケルパターンを形成した。
次に、図１２（ｃ）に示すように、金属板２３の金属パターン２２を形成した面に、金属パターン２２を覆うように有機樹脂層１２を形成する。本実施形態では、厚み１０μｍのポリイミド樹脂からなる有機樹脂層を形成した。
次に、図１２（ｄ）に示すように、金属パターン２２を有機樹脂層１２から露出させる。本実施形態では、金属パターン上の有機樹脂層２２をバフ研磨法にて除去して金属パターン２２を露出させた。
金属パターンを露出させる方法としては、有機樹脂層１２に感光性の材料を使用する場合、金属パターン２２を露出させたい部分に応じてフォトリソグラフィーにより形成することができる。有機樹脂層１２が非感光性の材料（あるいはパターン解像度が低い感光性材料）からなる場合、レーザ加工法、ドライエッチング法、研磨法、切削法、機械加工法又はブラスト法等により金属パターン上の有機樹脂層を除去して露出させることができる。
図１２（ａ）〜（ｈ）に示す本実施形態では有機樹脂層１２を形成する前に金属パターン２２を金属板２３上に形成しているが、有機樹脂層１２を先に形成し、所定の開口パターンを形成した後に、その開口内に導電性材料を設けて金属パターン２２を形成してもよい。その際、開口パターンは、有機樹脂層に感光性の材料を使用する場合はフォトリソグラフィーにより形成でき、非感光性の材料（あるいはパターン解像度が低い感光性材料）を使用する場合は、レーザ加工法、ドライエッチング法又はブラスト法等により開口パターンを形成することができる。
図１２（ａ）〜（ｈ）に示す本実施形態では図８Ａ及び図８Ｂに示す金属パターンを形成しているが、同様な方法で、図９Ａ〜Ｃ及び図１０Ａ〜Ｄに示す金属パターン２２を形成することができる。
次に、図１２（ｅ）に示すように、金属板２３に開口部を設けて金属枠体１１を形成する。本実施形態では、エポキシ系のレジスト材料をエッチングマスクとして用いて金属板２３をウェットエッチングし、その後エッチングマスクを除去することで金属枠体１１を形成した。
なお、開口部の形成工程から半導体チップ搭載工程までは、開口部底部が損傷しないように支持台や支持部材に固定された状態で各工程の処理が実施されることが望ましい。
次に、図１２（ｆ）に示すように、金属枠体１１の開口部内に半導体チップ１４を接着層１５を介して有機樹脂層１２及び金属パターン２２上に接合する。本実施形態では、厚み１１０μｍの半導体チップ１４を用い、ポリイミド系材料からなる厚み１５μｍの接着層１５を形成した。
次に、図１２（ｇ）に示すように、金属枠体１１の開口部の内側面と半導体チップ１４の側面との間のギャップに絶縁材料を充填して充填層１５を形成する。本実施形態では、絶縁材料としてフィラーが含まれていないエポキシ系の有機材料を用い、充填層の上面が半導体チップ上面より３μｍ程度低い位置にある充填層を形成した。
次に、図１２（ｈ）に示すように、配線構造体２１を形成する。本実施形態では、セミアディティブ法（給電層はスパッタ法により形成）を用いて厚み１０μｍの銅配線を形成した。また本実施形態では、ポリイミド樹脂からなる厚み１０μｍの絶縁層を、金属枠体および半導体チップと配線層との間、下層側の配線層と上層側の配線層の間、配線層と外部端子の間に形成した。また本実施形態では、銅からなるビアを、めっきポスト法により形成した。外部端子２０は、スパッタ膜を給電層としたセミアディティブ法により厚み１０μｍの銅パターンを形成し、次いでソルダーレジスト（不図示）を形成し、その開口部内のみの銅膜上に厚み３μｍのニッケル（不図示）および厚み０．５μｍの金（不図示）を最表面が金になる順に積層した。
製造例３
図１３（ａ）から（ｈ）は、図８Ａ及び図８Ｂに示す半導体装置の製造方法を説明するための工程断面図を示す。製造例２に対して、金属パターン２２を露出させる工程の順番が異なる以外は製造例２と同様にして製造プロセスを実施することができる。また、製造例１で製造した半導体装置と共通する構成の製造は、製造例１と同様にして行うことができる。
まず、図１３（ａ）に示すように、金属枠体１１となる金属板２３を用意する。本実施形態では、この金属板として、厚み１２５μｍの銅板を用いた。
次に、図１３（ｂ）に示すように、金属板２３の片面に所定の形状の金属パターン２２を所定の位置に形成する。本実施形態では、金属パターン２２として、めっきレジストを用いて電解ニッケルめっき法により厚み１０μｍのニッケルパターンを形成した。
次に、図１３（ｃ）に示すように、金属板２３の金属パターン２２を形成した面に、金属パターン２２を覆うように有機樹脂層１２を形成する。本実施形態では、厚み１０μｍのポリイミド樹脂からなる有機樹脂層を形成した。
次に、図１３（ｄ）に示すように、金属板２３に開口部を設けて金属枠体１１を形成する。本実施形態では、エポキシ系のレジスト材料をエッチングマスクとして用いて金属板２３をウェットエッチングし、その後エッチングマスクを除去することで金属枠体１１を形成した。
次に、図１３（ｅ）に示すように、金属枠体１１の開口部内に半導体チップ１４を接着層１５を介して有機樹脂層１２及び金属パターン２２上に接合する。本実施形態では、厚み１１０μｍの半導体チップ１４を用い、ポリイミド系材料からなる厚み１５μｍの接着層１５を形成した。
次に、図１３（ｆ）に示すように、金属枠体１１の開口部の内側面と半導体チップ１４の側面との間のギャップに絶縁材料を充填して充填層１５を形成する。本実施形態では、絶縁材料としてフィラーが含まれていないエポキシ系の有機材料を用い、充填層の上面が半導体チップ上面より３μｍ程度低い位置にある充填層を形成した。
次に、図１３（ｇ）に示すように、配線構造体２１を形成する。本実施形態では、セミアディティブ法（給電層はスパッタ法により形成）を用いて厚み１０μｍの銅配線を形成した。また本実施形態では、ポリイミド樹脂からなる厚み１０μｍの絶縁層を、金属枠体および半導体チップと配線層との間、下層側の配線層と上層側の配線層の間、配線層と外部端子の間に形成した。また本実施形態では、銅からなるビアを、めっきポスト法により形成した。外部端子２０は、スパッタ膜を給電層としたセミアディティブ法により厚み１０μｍの銅パターンを形成し、次いでソルダーレジスト（不図示）を形成し、その開口部内のみの銅膜上に厚み３μｍのニッケル（不図示）および厚み０．５μｍの金（不図示）を最表面が金になる順に積層した。
次に、図１３（ｈ）に示すように、金属パターン２２を有機樹脂層１２から露出させる。本実施形態では、金属パターン上の有機樹脂層２２をバフ研磨法にて除去して金属パターン２２を露出させた。この方法に限られず、製造例２で説明した各種の方法を実施することができる。
本実施形態では、最終工程において金属パターンを露出させるため、金属パターン形成工程から露出工程にいたるプロセスにおいて金属パターンが有機樹脂層で保護され、金属パターンの損傷を防止することができる。
製造例４
図１４（ａ）から（ｇ）に、図１に示す半導体装置の製造方法の他の例を説明するための工程断面図を示す。本製造例は、支持基板２４を用いる点に特徴があり、この支持基板の使用に関係する製造プロセスを除いて、製造例１と同様にして実施することができる。製造例１で製造した半導体装置と共通する構成の製造は、製造例１と同様にして行うことができる。
先ず、図１４（ａ）に示すように、支持基板２４を用意し、必要に応じて表面のウェット洗浄、ドライ洗浄、平坦化、粗化など処理を施す。支持基板２４の材料は、十分な剛性が得られるものとして、シリコン、サファイア、ＧａＡｓ等の半導体ウエハ材料、金属、石英、ガラス、セラミック、プリント板などを用いることができる。本実施形態では、支持基板２４として、厚み０．７２５ｍｍの熱酸化膜付きシリコンウエハを用いた。
次に、図１４（ｂ）に示すように、支持基板２４の片面に有機樹脂層１２を形成する。支持基板に設ける以外は、製造例１と同様にして有機樹脂層を形成することができる。本実施形態では、厚み１０μｍのポリイミド樹脂からなる有機樹脂層を形成した。
本製造例において、金属パターン２２を形成する場合は、支持基板２４の片面に所定の形状の金属パターン２２を所定の位置に形成し、その後に有機樹脂層を設けることができる。あるいは、有機樹脂層１２を形成した後に金属パターンを設けることもできる。
有機樹脂層１２の形成前に金属パターン２２を形成する場合は、電解めっき法、無電解めっき法、蒸着法、スパッタ法、ＣＶＤ法、加熱加圧による金属の圧接法、印刷法、ボンディングワイヤーによるスタッドバンプの形成、ペースト材料の転写などにより形成することができる。金属枠体１１の開口内に露出する金属パターン２２に起因する金属汚染が懸念されるときは、ニッケルなどのバリア性材料により金属パターンを形成することができ、あるいは金属パターン２２の露出面をバリア性材料で被覆してもよい。被膜の形成方法は、電解めっき法、無電解めっき法、スパッタ法、ゾルゲル法、蒸着法、ＣＶＤ法などにより行うことができる。
有機樹脂層１２を形成後に金属パターン２２を形成する場合は、有機樹脂層１２に感光性の材料を使用するときはフォトリソグラフィーにより、非感光性の材料（あるいはパターン解像度が低い感光性材料）を使用する場合は、レーザ加工法、ドライエッチング法又はブラスト法により開口パターンを形成し、開口内に導電体を設けて金属パターン２２を形成することができる。
具体的には、例えば以下のような方法で金属パターンを形成することができる。まず、スパッタ法により支持基板２４の表面に給電層を形成し、その後、電解めっき法により厚み１０μｍのニッケル膜からなる金属パターン２２を形成する。次に、この金属パターン２２を覆うように有機樹脂層１２として厚み１０μｍのポリイミド樹脂層を形成し、次いでＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｒｉｓｈｉｎｇ）を行って金属パターン２２を露出させる。
次に、図１４（ｃ）に示すように、金属枠体１１となる金属層２５を有機樹脂層１２上に形成する。金属層２５の形成方法としては、電解めっき法、無電解めっき法、スパッタ法、ゾルゲル法、蒸着法、ＣＶＤ法、又はこれらの組み合わせによりで行うことができる。また、支持基板２４に対応する板状の金属層２５を別途用意して、有機樹脂層１２上に貼り合わせてもよい。板状の金属層を貼り合わせる場合は、有機樹脂層１２自体に接着性がある状態で直接接合してもよく、また接着剤を用いて接合してもよい。金属層２５を形成する前に、必要に応じて、有機樹脂層１２の表面に対してウェット洗浄、ドライ洗浄、平坦化、粗化などの処理を施してもよい。
金属層２５の材料としては、例えば、銅、ニッケル、アルミニウム、金、銀、パラジウム、白金、鉄、ステンレス鋼、亜鉛、マグネシウム、チタン、４２アロイ、クロム、バナジウム、ロジウム、モリブデン、コバルトが挙げられ、これらの単独もしくは複数の材料を用いてもよく、必要に応じて単層もしくは複数金属による積層構造としてよい。これらの中でも、コストや加工性等の点から銅又は銅合金が適している。本実施形態では、電解めっき法により、厚み１２５μｍの銅からなる金属層を形成した。
次に、図１４（ｄ）に示すように、金属層２５に開口部を設けて金属枠体１１を形成する。本実施形態では、エポキシ系のレジスト材料をエッチングマスクとして用いて金属層２５をウェットエッチングし、その後エッチングマスクを除去することで金属枠体１１を形成した。本製造例では、開口部のない金属層２５を設けた後にこの金属層を加工して金属枠体１１を形成したが、金属層２５の形成工程（図１４（ｃ））において、めっきレジストを用いることで開口部を持つ金属枠体１１を形成しても構わない。
次に、図１４（ｅ）に示すように、金属枠体１１の開口部内に半導体チップ１４を接着層１５を介して有機樹脂層１２上に接合する。本実施形態では、厚み１１０μｍの半導体チップ１４を用い、ポリイミド系材料からなる厚み１５μｍの接着層１５を形成した。
次に、図１４（ｆ）に示すように、金属枠体１１の開口部の内側面と半導体チップ１４の側面との間のギャップに絶縁材料を充填して充填層１５を形成する。本実施形態では、絶縁材料料としてフィラーが含まれていないエポキシ系の有機材料を用い、充填層の上面が半導体チップ上面より３μｍ程度低い位置にある充填層を形成した。
次に、図１４（ｇ）に示すように、配線構造体２１を形成する。本実施形態では、セミアディティブ法（給電層はスパッタ法により形成）を用いて厚み１０μｍの銅配線を形成した。また本実施形態では、ポリイミド樹脂からなる厚み１０μｍの絶縁層を、金属枠体および半導体チップと配線層との間、下層側の配線層と上層側の配線層の間、配線層と外部端子の間に形成した。また本実施形態では、銅からなるビアを、めっきポスト法により形成した。外部端子２０は、スパッタ膜を給電層としたセミアディティブ法により厚み１０μｍの銅パターンを形成し、次いでソルダーレジスト（不図示）を形成し、その開口部内のみの銅膜上に厚み３μｍのニッケル（不図示）および厚み０．５μｍの金（不図示）を最表面が金になる順に積層した。
以上に説明した工程後に、支持基板２４を除去する。支持基板２４を除去する方法としては、剥離層を設けた支持基板を用いてその低い密着性を利用して支持基板を剥離する剥離法、支持基板として透明基板を用いて支持基板と接触している材料をレーザ光や紫外線により変質させ密着性を低下させて支持基板を剥離する方法、支持基板をエッチングする方法、支持基板を研磨する方法、ウォーターカッターやスライサー等の切断法により分割する方法、これらの方法を組み合わせた方法が挙げられる。本実施形態では、シリコンの熱酸化膜と銅との間の低い密着性を利用して剥離した。
図１５に示すように、低い密着性を利用して支持基板を剥離するための剥離層２６は、有機樹脂層と支持基板２４の間に形成することができる。剥離層は、本実施形態のように支持基板２４に設けてもよいし、有機樹脂層上に形成してもよい。
本実施形態では支持基板２４の片面に半導体装置を形成したが、支持基板２４の両面に半導体装置を形成してもよい。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２００６年１１月６日に出願された日本出願特願２００６−３００６８１を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (23)

  1. 貫通する開孔を有する金属枠体と、
    この開孔内に設けられた半導体チップと、
    この半導体チップの回路形成面である上面を覆うように前記金属枠体上面に設けられた絶縁層と、
    前記金属枠体の上面側にのみ前記絶縁層の絶縁材料を介して設けられ、前記半導体チップの回路と電気的に接続された配線層と、
    前記半導体チップの上面に設けられ、この半導体チップの回路と前記配線層とを電気的に接続するビア導体と、
    前記金属枠体の下面に設けられた樹脂層を有し、
    前記樹脂層を貫通する開孔内を満たす金属からなる金属パターンをさらに有し、
    この金属パターンは、少なくとも前記半導体チップ下面の直下領域に設けられ、
    前記樹脂層は、前記金属枠体の下面から前記半導体チップ下面の直下領域にわたって設けられ、
    前記金属パターンは、前記半導体チップ下面の直下領域内のみに設けられている半導体装置。
  2. 貫通する開孔を有する金属枠体と、
    この開孔内に設けられた半導体チップと、
    この半導体チップの回路形成面である上面を覆うように前記金属枠体上面に設けられた絶縁層と、
    前記金属枠体の上面側にのみ前記絶縁層の絶縁材料を介して設けられ、前記半導体チップの回路と電気的に接続された配線層と、
    前記半導体チップの上面に設けられ、この半導体チップの回路と前記配線層とを電気的に接続するビア導体と、
    前記金属枠体の下面に設けられた樹脂層を有し、
    前記樹脂層を貫通する開孔内を満たす金属からなる金属パターンをさらに有し、
    この金属パターンは、少なくとも前記半導体チップ下面の直下領域に設けられ、
    前記金属パターンは、前記半導体チップ下面の直下領域から前記金属枠体下面上へ延在するパターン部を有する半導体装置。
  3. 前記樹脂層は、前記金属枠体の下面から前記半導体チップ下面の直下領域にわたって設けられ、
    前記金属パターンは、前記半導体チップ下面の直下領域内に設けられたパターン部と、このパターン部に接続された、前記金属枠体下面上へ延在するライン状パターン部を有する請求項２に記載の半導体装置。
  4. 前記金属パターンは、前記半導体チップ下面の直下領域の全部と、金属枠体下面の半導体チップ周辺領域部分とを覆うように設けられている請求項２に記載の半導体装置。
  5. 前記樹脂層は、前記金属枠体の下面および前記半導体チップ下面の直下領域に設けられ、
    前記半導体チップと前記樹脂層との間にこれらを接合する接着層を有する請求項１から３のいずれかに記載の半導体装置。
  6. 前記半導体チップの側面と前記金属枠体の開孔内側面との間隙に充填された絶縁材料からなる充填層を有する請求項１から５のいずれかに記載の半導体装置。
  7. 前記充填層の上面と、前記半導体チップの上面と、前記金属枠体の上面が同一面にある請求項６に記載の半導体装置。
  8. 前記充填層の上面が、前記半導体チップの上面および前記金属枠体の上面に対して突出している請求項６に記載の半導体装置。
  9. 前記充填層の上面が、前記半導体チップの上面および前記金属枠体の上面に対して窪んでいる請求項６に記載の半導体装置。
  10. 前記絶縁層内に設けられ、前記半導体チップ上面に接触する第１の導電体と、前記絶縁層内に設けられ、前記金属枠体上面に接触する第２の導電体と、第１の導電体および第２の導電体と接続する前記絶縁層上の導電体層からなる熱伝導路をさらに有する請求項１から９のいずれかに記載の半導体装置。
  11. 前記熱伝導路を構成する導電体層は、前記配線層と同じ材料からなる請求項１０に記載の半導体装置。
  12. 前記金属枠体と電気的に接続されている配線層をさらに有する請求項１から１１のいずれかに記載の半導体装置。
  13. 前記金属枠体は、前記配線層を介して電源線またはグランド線と電気的に接続されている請求項１２に記載の半導体装置。
  14. 前記半導体チップの上面と前記金属枠体の上面が同一面にある請求項１から１３のいずれかに記載の半導体装置。
  15. 前記半導体チップの上面が前記金属枠体の上面に対して突出している請求項１から１３のいずれかに記載の半導体装置。
  16. 前記半導体チップの上面が前記金属枠体の上面に対して窪んでいる請求項１から１３のいずれかに記載の半導体装置。
  17. 前記絶縁層の上面側に設けられた上層側絶縁層と、この上層側絶縁層に設けられたビア導体と、このビア導体を介して下方の配線層と電気的に接続される上層側絶縁層上面に設けられた配線層とを含む配線構造層を一つ又は複数有し、さらに、最上層を構成する最上絶縁層と、この最上絶縁層に設けられたビア導体と、このビア導体を介して下方の配線層と電気的に接続される最上絶縁層上面に設けられた外部端子を有する請求項１から１６のいずれかに記載の半導体装置。
  18. 請求項１又は２に記載の半導体装置の製造方法であって、
    金属基材の一方の面に金属パターンを形成し、
    前記金属パターンを覆うように樹脂層を形成し、
    前記金属基材に、他方の面側から前記金属パターンを残すように開口を設けて金属枠体を形成し、
    前記開口内に、回路形成面を上にして半導体チップを搭載し、
    前記金属枠体と前記半導体チップを覆うように絶縁層を形成し、
    前記半導体チップ上面の導電部に接続するビア導体を形成し、
    前記ビア導体に電気的に接続される配線層を形成し、
    前記金属パターンが露出するように前記樹脂層を除去する半導体装置の製造方法。
  19. 請求項１又は２に記載の半導体装置の製造方法であって、
    支持基板上に金属パターンを形成し、
    前記支持基板上に、前記金属パターンの形成前又は後に樹脂層を形成し、
    前記樹脂層を介して前記支持基板と金属基材を貼り合わせ、
    前記金属基材に、前記金属パターンが露出するように開口を設けて金属枠体を形成し、
    前記開口内に、回路形成面を上にして半導体チップを搭載し、
    前記金属枠体と前記半導体チップを覆うように絶縁層を形成し、
    前記半導体チップ上面の導電部に接続するビア導体を形成し、
    前記ビア導体に電気的に接続される配線層を形成し、
    前記樹脂層と前記支持基板を分離する半導体装置の製造方法。
  20. 請求項１又は２に記載の半導体装置の製造方法であって、
    支持基板上に金属パターンを形成し、
    前記支持基板上に、前記金属パターンの形成前又は後に樹脂層を形成し、
    前記支持基板上に、前記金属パターンが露出するように、開口を持つ金属枠体を形成し、
    前記金属枠体の開口内に、回路形成面を上にして半導体チップを搭載し、
    前記金属枠体と前記半導体チップを覆うように絶縁層を形成し、
    前記半導体チップ上面の導電部に接続するビア導体を形成し、
    前記ビア導体に電気的に接続される配線層を形成し、
    前記樹脂層と前記支持基板を分離する半導体装置の製造方法。
  21. 前記支持基板が剥離層を介して前記樹脂層と貼り合わされるように、その支持基板上または樹脂層上に剥離層を設ける工程を有する請求項１９又は２０に記載の半導体装置の製造方法。
  22. 半導体チップの搭載工程において、半導体チップを接着層を介して搭載する請求項１８から２１のいずれかに記載の半導体装置の製造方法。
  23. 前記開口内に搭載された半導体チップの側面と、前記金属枠体の開口内側面との間隙に絶縁材料を充填する工程を有する請求項１８から２２のいずれかに記載の半導体装置の製造方法。

JP2008543014A 2006-11-06 2007-10-09 半導体装置およびその製造方法 Expired - Fee Related JP5267987B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008543014A JP5267987B2 (ja) 2006-11-06 2007-10-09 半導体装置およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006300681 2006-11-06
JP2006300681 2006-11-06
JP2008543014A JP5267987B2 (ja) 2006-11-06 2007-10-09 半導体装置およびその製造方法
PCT/JP2007/069672 WO2008056499A1 (en) 2006-11-06 2007-10-09 Semiconductor device and method for manufacturing same

Publications (2)

Publication Number Publication Date
JPWO2008056499A1 JPWO2008056499A1 (ja) 2010-02-25
JP5267987B2 true JP5267987B2 (ja) 2013-08-21

Family

ID=39364323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008543014A Expired - Fee Related JP5267987B2 (ja) 2006-11-06 2007-10-09 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8536691B2 (ja)
JP (1) JP5267987B2 (ja)
CN (2) CN102646628B (ja)
WO (1) WO2008056499A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627775B2 (ja) * 2007-12-27 2011-02-09 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法。
WO2009099191A1 (ja) * 2008-02-07 2009-08-13 Sumitomo Bakelite Company Limited 半導体用フィルム、半導体装置の製造方法および半導体装置
US8093704B2 (en) * 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
WO2011125354A1 (ja) * 2010-04-06 2011-10-13 日本電気株式会社 機能素子内蔵基板
JP2011253911A (ja) * 2010-06-01 2011-12-15 Shinko Electric Ind Co Ltd 配線基板
JP2011253879A (ja) * 2010-06-01 2011-12-15 Nec Corp 半導体素子及び半導体内蔵基板
CN102376674B (zh) * 2010-08-04 2013-06-26 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构
WO2012048095A2 (en) * 2010-10-06 2012-04-12 The Charles Stark Draper Laboratory, Inc. Interposers, electronic modules, and methods for forming the same
JP2012119597A (ja) * 2010-12-03 2012-06-21 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
US9269685B2 (en) 2011-05-09 2016-02-23 Infineon Technologies Ag Integrated circuit package and packaging methods
US9105562B2 (en) 2011-05-09 2015-08-11 Infineon Technologies Ag Integrated circuit package and packaging methods
US9425116B2 (en) 2011-05-09 2016-08-23 Infineon Technologies Ag Integrated circuit package and a method for manufacturing an integrated circuit package
US9142426B2 (en) * 2011-06-20 2015-09-22 Cyntec Co., Ltd. Stack frame for electrical connections and the method to fabricate thereof
EP2555039B1 (en) * 2011-08-05 2017-08-23 Samsung Electronics Co., Ltd. Electrofluidic chromatophore (EFC) display apparatus
WO2013052592A1 (en) * 2011-10-05 2013-04-11 Flipchip International, Llc Wafer level applied thermal heat sink
JP6132769B2 (ja) * 2011-10-21 2017-05-24 パナソニック株式会社 半導体装置
DE102012112328A1 (de) * 2011-12-15 2013-06-20 Infineon Technologies Ag Integrierter-Schaltkreis-Gehäuse und Häusungsverfahren
JP5729290B2 (ja) * 2011-12-16 2015-06-03 富士通株式会社 半導体装置の製造方法、電子装置の製造方法及び基板
US10373930B2 (en) * 2012-08-10 2019-08-06 Cyntec Co., Ltd Package structure and the method to fabricate thereof
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
JP2014072279A (ja) * 2012-09-28 2014-04-21 Dainippon Printing Co Ltd 部品内蔵配線基板の製造方法
US9171794B2 (en) * 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9320149B2 (en) 2012-12-21 2016-04-19 Intel Corporation Bumpless build-up layer package including a release layer
US9059130B2 (en) * 2012-12-31 2015-06-16 International Business Machines Corporation Phase changing on-chip thermal heat sink
JP2014158010A (ja) * 2013-01-15 2014-08-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
US10134689B1 (en) 2013-02-28 2018-11-20 Maxim Integrated Products, Inc. Warpage compensation metal for wafer level packaging technology
US20140284040A1 (en) * 2013-03-22 2014-09-25 International Business Machines Corporation Heat spreading layer with high thermal conductivity
JP5904307B2 (ja) * 2013-05-22 2016-04-13 株式会社村田製作所 フィブリル状液晶ポリマーパウダー、フィブリル化液晶ポリマーパウダーの製造方法、ペースト、樹脂多層基板、および、樹脂多層基板の製造方法
CN104283403A (zh) * 2013-07-12 2015-01-14 Tdk株式会社 电源装置
CN103489858A (zh) * 2013-09-30 2014-01-01 南通富士通微电子股份有限公司 晶圆封装方法
DE102014104819A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
JP6230124B2 (ja) * 2014-12-05 2017-11-15 太陽誘電株式会社 撮像素子内蔵基板及びその製造方法、並びに撮像装置
KR102139755B1 (ko) * 2015-01-22 2020-07-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
DE102015104956A1 (de) 2015-03-31 2016-10-06 Infineon Technologies Ag Gedruckte Leiterplatte mit einem Leiterrahmen mit eingefügten gehäusten Halbleiterchips
JP6517629B2 (ja) * 2015-08-20 2019-05-22 株式会社東芝 平面型アンテナ装置
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP6716363B2 (ja) * 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
CN106793483A (zh) * 2016-12-30 2017-05-31 广州市铭基电子实业有限公司 一种复合基板及其制备方法
IT201700000518A1 (it) 2017-01-03 2018-07-03 St Microelectronics Srl Dispositivo a semiconduttore, circuito e procedimento corrispondenti
EP3355347A1 (de) * 2017-01-31 2018-08-01 Siemens Aktiengesellschaft Kontaktierungsvorrichtung eines leistungshalbleiter
JP6928896B2 (ja) * 2017-07-05 2021-09-01 大日本印刷株式会社 実装基板及び実装基板の製造方法
US10510595B2 (en) * 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
JP7085908B2 (ja) * 2018-06-13 2022-06-17 住友電工デバイス・イノベーション株式会社 半導体装置
TWI677949B (zh) * 2018-11-21 2019-11-21 華邦電子股份有限公司 半導體元件
KR20210020198A (ko) * 2019-08-13 2021-02-24 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11670563B2 (en) * 2021-06-24 2023-06-06 STATS ChipPAC Pte. Ltd. Thermally enhanced FCBGA package
JPWO2023149133A1 (ja) * 2022-02-02 2023-08-10

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015650A (ja) * 1999-06-29 2001-01-19 Nec Corp ボールグリッドアレイパッケージとその製造方法
JP2004241660A (ja) * 2003-02-06 2004-08-26 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2950290B2 (ja) 1997-06-27 1999-09-20 日本電気株式会社 高周波集積回路装置およびその製造方法
JP2001185653A (ja) 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
JP3691995B2 (ja) 1999-11-12 2005-09-07 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
JP2002016173A (ja) 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP4883843B2 (ja) 2000-12-15 2012-02-22 イビデン株式会社 プリント配線板
JP4033639B2 (ja) 2000-12-15 2008-01-16 イビデン株式会社 多層プリント配線板
CN2613046Y (zh) * 2003-04-17 2004-04-21 威盛电子股份有限公司 芯片封装结构
JP2004335641A (ja) 2003-05-06 2004-11-25 Canon Inc 半導体素子内蔵基板の製造方法
JP4339739B2 (ja) 2004-04-26 2009-10-07 太陽誘電株式会社 部品内蔵型多層基板
TWI301660B (en) * 2004-11-26 2008-10-01 Phoenix Prec Technology Corp Structure of embedding chip in substrate and method for fabricating the same
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
TWI293202B (en) * 2005-11-23 2008-02-01 Phoenix Prec Technology Corp Carrier board structure with semiconductor component embedded therein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015650A (ja) * 1999-06-29 2001-01-19 Nec Corp ボールグリッドアレイパッケージとその製造方法
JP2004241660A (ja) * 2003-02-06 2004-08-26 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN101536181A (zh) 2009-09-16
CN102646628A (zh) 2012-08-22
CN101536181B (zh) 2012-06-06
WO2008056499A1 (en) 2008-05-15
US20090283895A1 (en) 2009-11-19
JPWO2008056499A1 (ja) 2010-02-25
US8536691B2 (en) 2013-09-17
CN102646628B (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
JP5267987B2 (ja) 半導体装置およびその製造方法
JP5496445B2 (ja) 半導体装置の製造方法
JP5258045B2 (ja) 配線基板、配線基板を用いた半導体装置、及びそれらの製造方法
JP5378380B2 (ja) 半導体装置及びその製造方法
JP5510323B2 (ja) コアレス配線基板、半導体装置及びそれらの製造方法
JP4819471B2 (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法
JP5423874B2 (ja) 半導体素子内蔵基板およびその製造方法
US8552570B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device
JP4921354B2 (ja) 半導体パッケージ及びその製造方法
JP5548855B2 (ja) 配線基板及びその製造方法
JPWO2010041630A1 (ja) 半導体装置及びその製造方法
WO2010101167A1 (ja) 半導体装置及びその製造方法
JP5589735B2 (ja) 電子部品内蔵基板及びその製造方法
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP4063240B2 (ja) 半導体装置搭載基板とその製造方法、並びに半導体パッケージ
KR101574019B1 (ko) 인쇄회로기판의 제조 방법
JP5193332B2 (ja) 配線基板及び配線基板を用いた半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130409

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

R150 Certificate of patent or registration of utility model

Ref document number: 5267987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees